JP3108712U - 可変利得増幅回路 - Google Patents
可変利得増幅回路 Download PDFInfo
- Publication number
- JP3108712U JP3108712U JP2004006631U JP2004006631U JP3108712U JP 3108712 U JP3108712 U JP 3108712U JP 2004006631 U JP2004006631 U JP 2004006631U JP 2004006631 U JP2004006631 U JP 2004006631U JP 3108712 U JP3108712 U JP 3108712U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifying element
- semiconductor amplifying
- voltage
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】 AGC電圧により自動制御され、入力RF信号の電界強度変動時にRF信号に歪が発生することなく、入出力インピーダンスを外部回路のインピーダンスと略整合可能な可変利得増幅回路を提供する。
【解決手段】 ゲート接地形式で増幅動作するFET2とコレクタ接地形式でで増幅動作するトランジスタ3とからなり、供給されるAGC電圧でFET2のゲート電圧及びトランジスタ3のベース電圧を調整しているもので、入力RF信号が小振幅のとき、高いAGC電圧によりゲート電圧を高くしてFET2の主電流を増やし、その信号利得を増大させ、入力RF信号が大または中振幅のとき、低いAGC電圧によりゲート電圧を低くしてFET2の主電流を減らし、その信号利得を減少させる。
【選択図】 図1
【解決手段】 ゲート接地形式で増幅動作するFET2とコレクタ接地形式でで増幅動作するトランジスタ3とからなり、供給されるAGC電圧でFET2のゲート電圧及びトランジスタ3のベース電圧を調整しているもので、入力RF信号が小振幅のとき、高いAGC電圧によりゲート電圧を高くしてFET2の主電流を増やし、その信号利得を増大させ、入力RF信号が大または中振幅のとき、低いAGC電圧によりゲート電圧を低くしてFET2の主電流を減らし、その信号利得を減少させる。
【選択図】 図1
Description
本考案は、アンテナ同調回路の前段に接続され、出力段にインピーダンス整合用コレクタ接地トランジスタまたはドレイン接地FETを有するもので、入力RF信号の電界強度が高いとき、出力段のトランジスタまたはFETで増幅されるRF信号に信号歪が生じないようにした可変利得増幅回路に関する。
従来、テレビジョンチューナにおいては、アンテナ同調回路の前段に受信したテレビジョン信号を増幅するRF信号増幅回路を接続したものが知られており、そのRF信号増幅幅回路は、入力RF信号の電界強度の強弱に対応できるように、RF信号の電界強度の強弱に対応してそのインピーダンス値が調整される入力調整手段をその入力端に接続したものである。
ここで、図3は、かかる既知のRF信号増幅回路の構成の一例を示す回路図であって、次続回路とともに示されているもので、特開平11−220342号公報に開示されているものである。
図3に示されるように、RF信号増幅回路50は、増幅用トランジスタ51と、入力調整用トランジスタ52と、コレクタ負荷インダクタ53と、エミッタ抵抗54と、バイパスコンデンサ55と、結合コンデンサ56と、ベースバイアス抵抗57、58と、結合コンデンサ59と、エミッタ抵抗60と、バイパスコンデンサ61と、バッファ抵抗62と、切替スイッチ63と、バイアス電源64と、アンテナ入力端65と、信号出力端66と、電源端子67とを備え、これらの構成素子51乃至67は図3に図示されているように接続されている。また、RF信号増幅回路50の信号出力端66に接続された次続回路は、VHF同調回路(VHF TN)67と、VHF用AGC増幅回路(AGC AMP)68と、UHF同調回路(UHF TN)69と、UHF用AGC増幅回路(AGC AMP)70と、バッファ抵抗71、72と、AGC電圧供給端子73とを備えており、これらの構成素子67乃至73は図3に図示されているように接続されている。
前記構成によるRF信号増幅回路50は、次のように動作する。
入力RF信号の電界強度が弱電界強度乃至中電界強度である場合、切替スイッチ63の可動接点63(0)を一方の固定端子63(1)側に切替え、入力調整用トランジスタ52のベースに接地電圧を供給する。このとき、入力調整用トランジスタ52は、カットオフ状態になり、そのドレイン−ソース間インピーダンスがかなり大きくなって、アンテナ入力端65に供給された受信RF信号は、入力調整用トランジスタ52で減衰されることなく、増幅用トランジスタ51のベースに供給される。そして、増幅用トランジスタ51は、ベースに供給されたRF信号を増幅し、そのコレクタから増幅されたRF信号が導出され、信号出力端66から次続回路に供給される。
また、入力RF信号の電界強度が強電界強度である場合、切替スイッチ63の可動接点63(0)を他方の固定端子63(2)側に切替え、入力調整用トランジスタ52のベースにバイアス電源64の出力バイアス電圧を供給する。このとき、入力調整用トランジスタ52は、ベースへのバイアス電圧の供給によってオン状態になり、そのドレイン−ソース間インピーダンスが前の場合よりも小さくなって、アンテナ入力端65に供給された受信RF信号は、入力調整用トランジスタ52によって若干減衰された後、増幅用トランジスタ51のベースに供給される。そして、増幅用トランジスタ51は、ベースに供給されたRF信号を増幅し、そのコレクタから増幅されたRF信号が導出され、信号出力端66から次続回路に供給される。
そして、次続回路においては、RF信号増幅回路50の信号出力端66からVHFテレビジョン信号が出力されると、そのVHFテレビジョン信号がVHF同調回路67で選択抽出され、VHF用AGC増幅回路68に供給される。VHF用AGC増幅回路68は、供給されたVHFテレビジョン信号をAGC電圧供給端子73に供給されるAGC電圧により設定された信号利得で増幅し、後段のミキサや中間周波回路に供給される。一方、RF信号増幅回路50の信号出力端66からUHFテレビジョン信号が出力されると、そのUHFテレビジョン信号がUHF同調回路69で選択抽出され、UHF用AGC増幅回路70に供給される。UHF用AGC増幅回路70は、供給されたUHFテレビジョン信号をAGC電圧供給端子73に供給されるAGC電圧により設定された信号利得で増幅し、同様に後段のミキサや中間周波回路に供給される。
このように、RF信号増幅回路50は、入力RF信号の電界強度が弱電界強度乃至中電界強度である場合、アンテナ入力端65でRF信号減衰を発生させずに増幅用トランジスタ51に供給して増幅し、入力RF信号の電界強度が強電界強度である場合、アンテナ入力端65でRF信号を若干減衰させた後、増幅用トランジスタ51に供給して増幅しているので、入力RF信号の電界強度が強電界強度であったときでも、増幅用トランジスタ51が飽和してRF信号に歪を生じることがない。
特開平11−220342号公報
前記特開平11−220342号公報に開示されたRF信号増幅回路50は、入力RF信号の電界強度が弱電界強度乃至中電界強度である場合に、RF信号を減衰させることなく増幅用トランジスタ51に供給し、入力RF信号の電界強度が強電界強度である場合に、RF信号を若干減衰させた後で増幅用トランジスタ51に供給するようにしているが、増幅用トランジスタ51自体の信号利得が固定されているため、入力される強電界強度のRF信号の電界強度変化に充分追従させることが難しく、場合によっては信号歪が生じたりすることがあり、その他にも、電界強度の切替操作をマニュアルで行っているため、RF信号の電界強度変化を常時監視して電界強度の切替を制御するというように、煩わしい制御操作を行う必要があるものである。
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、信号利得がAGC電圧によって自動制御され、入力RF信号の電界強度の変動時にRF信号に歪が発生することなく、かつ、入出力インピーダンスを外部回路のインピーダンスと略整合可能な可変利得増幅回路を提供することにある。
前記目的を達成するために、本発明による可変利得増幅回路は、制御電極と第1主電極及び低出力インピーダンス特性の第2主電極を有する半導体増幅素子を用いた半導体増幅段からなり、半導体増幅素子は、制御電極にRF信号が入力されるとともにバイアス電圧を発生するバイアス回路が接続され、第1主電極が交流的に接地され、第2主電極から増幅されたRF信号が導出され、バイアス回路は、供給されるAGC電圧に対応して制御電極のバイアス電圧が調整されるもので、入力RF信号の振幅が大きくなるに従って制御電極のバイアス電圧が低下し、第1主電極及び第2主電極を流れる主電流が減少して半導体増幅素子の信号利得を低下させ、入力RF信号の振幅が小さくなるに従って制御電極のバイアス電圧が上昇し、主電流が増加して半導体増幅素子の信号利得を増大させる第1の手段を具備する。
また、前記目的を達成するために、本発明による可変利得増幅回路は、それぞれ制御電極と第1主電極及び低出力インピーダンス特性の第2主電極を有する第1及び第2半導体増幅素子を用いた半導体増幅段からなり、第1半導体増幅素子は、制御電極が交流的に接地されるとともにバイアス電圧を発生する第1バイアス回路が接続され、第2主電極にRF信号が入力され、第1主電極から増幅されたRF信号が導出され、第2半導体増幅素子は、制御電極に第1半導体増幅素子から導出されたRF信号が入力されるとともにバイアス電圧を発生する第2バイアス回路が接続され、第1主電極が交流的に接地され、第2主電極から増幅されたRF信号が導出され、第1及び第2バイアス回路は、供給されるAGC電圧に対応して第1及び第2半導体増幅素子の各制御電極のバイアス電圧が調整されるもので、入力RF信号の振幅が大きくなるに従って各制御電極に供給されるバイアス電圧が低下し、第1及び第2半導体増幅素子の第1主電極及び第2主電極を流れる主電流がそれぞれ減少して第1及び第2半導体増幅素子の信号利得を低下させ、入力RF信号の振幅が小さくなるに従って各制御電極のバイアス電圧が上昇し、主電流がそれぞれ増加して第1及び第2半導体増幅素子の信号利得を増大させる第2の手段を具備する。
このように、前記第1の手段の可変利得増幅回路によれば、半導体増幅素子の制御電極のバイアス電圧が供給されるAGC電圧に対応して調整され、入力RF信号の振幅が大きくなると制御電極のバイアス電圧が低下し、第1主電極及び第2主電極を流れる主電流が減少して半導体増幅素子の信号利得を低下させ、一方、入力RF信号の振幅が小さくなると制御電極のバイアス電圧が上昇し、主電流が増加して半導体増幅素子の信号利得を増大させるようにしているもので、入力RF信号の電界強度が変動しても、自動的に半導体増幅素子の信号利得を調整するようにしているので、電界強度が強電界強度になってもRF信号に歪が発生することがなく、しかも、半導体増幅素子の低出力インピーダンス特性の第2主電極からRF信号が導出されるので、出力インピーダンスを外部回路のインピーダンスと略整合させることができるという効果がある。
また、前記第2の手段の可変利得増幅回路によれば、第1及び第2半導体増幅素子の各制御電極のバイアス電圧が供給されるAGC電圧に対応して調整され、入力RF信号の振幅が大きくなると各制御電極のバイアス電圧が低下し、双方の第1主電極及び第2主電極を流れる主電流が減少して第1及び第2半導体増幅素子の信号利得を低下させ、一方、入力RF信号の振幅が小さくなると各制御電極のバイアス電圧が上昇し、それぞれの主電流が増加して第1及び第2半導体増幅素子の信号利得を増大させるようにしているもので、入力RF信号の電界強度が変動しても、自動的に第1及び第2半導体増幅素子の信号利得を調整するようにしているので、電界強度が強電界強度になってもRF信号に歪が発生することがなく、しかも、第1半導体増幅素子の低出力インピーダンス特性の第2主電極にRF信号が供給され、第2半導体増幅素子の低出力インピーダンス特性の第2主電極からRF信号が導出されるので、入出力インピーダンスを外部回路のインピーダンスと略整合させることができるという効果がある。
以下、本考案の実施の形態を図面を参照して説明する。
図1は、本考案による可変利得増幅回路の第1の実施の形態に係わるもので、その構成の一例を示す回路図であり、次続回路とともに示したものである。
図1に示されるように、第1の実施の形態による可変利得増幅回路1は、FET(第1半導体増幅素子)2と、トランジスタ(第2半導体増幅素子)3と、ドレイン負荷インダクタ4と、ゲート抵抗5、6と、バイパスコンデンサ7と、PINダイオード8と、分路インダクタ9と、結合コンデンサ10と、ドレイン抵抗(第1抵抗)11と、バイパスコンデンサ12と、ダイオード13と、ベース分圧抵抗(第2及び第3抵抗)14、15と、バイパスコンデンサ16と、エミッタ負荷抵抗17と、結合コンデンサ18と、アンテナ入力端19と、信号出力端20と、電源端子21と、AGC電圧供給端22とを備える。また、可変利得増幅回路1の信号出力端20に接続された次続回路は、VHF同調回路(VHF TN)23と、VHF用AGC増幅回路(AGC AMP)24と、UHF同調回路(UHF TN)25と、UHF用AGC増幅回路(AGC AMP)26と、バッファ抵抗27、28と、AGC電圧供給端子29とを備える。
そして、可変利得増幅回路1において、FET2は、ソースがPINダイオード8のアノードに接続され、ゲートがゲート抵抗5、6、バイパスコンデンサ7の各一端に接続されるとともに、ダイオード13のカソードに接続され、ドレインがドレイン負荷インダクタ4、結合コンデンサ10の各一端に接続される。トランジスタ3は、ベースが結合コンデンサ10の他端及びベース分圧抵抗14、15の各一端にそれぞれ接続され、コレクタが電源端子21及びバイパスコンデンサ16の一端に接続され、エミッタがエミッタ負荷抵抗17及び結合コンデンサ18の各一端に接続される。
また、ドレイン負荷インダクタ4は、その他端がドレイン抵抗11の一端に接続されるとともに、バイパスコンデンサ12の一端、ベース分圧抵抗14の他端にそれぞれ接続される。ゲート抵抗5及びバイパスコンデンサ7は、その他端がそれぞれ接地接続される。ゲート抵抗6は、その他端が電源端子21に接続される。PINダイオード8は、カソードがアンテナ入力端19に接続されるとともに、分路インダクタ9の一端に接続される。分路インダクタ9の他端、バイパスコンデンサ12、16の各他端、ベース分圧抵抗15の他端、エミッタ負荷抵抗17の他端は、いずれも接地接続される。ダイオード13は、アノードがAGC電圧供給端22に接続される。結合コンデンサ18は、その他端が信号出力端20に接続される。
さらに、可変利得増幅回路1の信号出力端20に接続された次続回路において、VHF同調回路23は、入力端が信号出力端20に接続され、出力端がVHF用AGC増幅回路24の入力端に接続される。VHF用AGC増幅回路24は、出力端が後続のミキサや中間周波回路等に接続され、制御端がバッファ抵抗27を通してAGC電圧供給端子29に接続される。UHF同調回路25は、入力端が信号出力端20に接続され、出力端がUHF用AGC増幅回路26の入力端に接続される。UHF用AGC増幅回路26は、出力端が後続のミキサや中間周波回路等に接続され、制御端がバッファ抵抗28を通してAGC電圧供給端子29に接続される。この場合、VHF同調回路23及びUHF同調回路25は、それぞれ、複数のインダクタと1つまたは2つの可変容量ダイオードとを含み、可変容量ダイオードに同調電圧を供給することにより、選択すべきVHF信号またはUHF信号に同調させるものである。
この場合、FET2は、ゲートに、電源端子21に供給された電源電圧をゲート抵抗6とゲート抵抗5で分圧した第1分圧電圧と、AGC電圧供給端22に供給されたAGC電圧がダイオード13を通して供給された電圧との総合電圧がゲートバイアス電圧として印加される。また、トランジスタ3は、ベースに、ドレイン抵抗11を通して電圧降下させた電源電圧をベース分圧抵抗14、15によって分圧した第2分圧電圧がベースバイアス電圧として印加される。
前記構成による第1の実施の形態による可変利得増幅回路1は、次のように動作する。
受信されたテレビジョン信号(以下、このテレビジョン信号をRF信号という)がアンテナ入力端19に供給されると、そのRF信号はPINダイオード8を通してFET2のソースに供給される。FET2は、ゲート接地型増幅段として動作するもので、ソースに供給されたRF信号を増幅し、増幅したRF信号がドレインから導出され、結合コンデンサ10を通してトランジスタ3のベースに供給される。トランジスタ3は、コレクタ接地型増幅段として動作するもので、ベースに供給されたRF信号を増幅し、増幅したRF信号がエミッタから導出され、結合コンデンサ18を通して信号出力端20に供給される。
かかるRF信号の増幅動作時に、アンテナ入力端19に供給されたRF信号の電界強度が弱く、信号出力端20から出力される増幅されたRF信号が比較的小振幅である場合、AGC電圧供給端子29に供給されるAGC電圧の電圧値が高くなる。このとき、高い電圧値のAGC電圧は、ダイオード13を通して第1分圧電圧に重畳され、FET2のゲートに高い電圧値の総合電圧を供給するので、FET2のドレイン−ソースを流れる主電流が増大し、FET2は、その信号利得が増大し、小振幅のRF信号を比較的高い利得で増幅し、次続のトランジスタ3に供給する。また、FET2の主電流が増大すると、PINダイオード8を流れる電流が増大し、そのインピーダンスを低下させるので、PINダイオード8による信号損失が小さくなり、信号入力端19に供給されたRF信号は、殆ど減衰することなくFET2のソースに印加される。
また、FET2の主電流が増大すると、ドレイン抵抗11による電圧降下が大きくなり、FET2のドレイン電圧が低下する。この低下したドレイン電圧は、ベース分圧抵抗14、15で分圧されてトランジスタ3のベースに印加されるので、トランジスタ3のコレクタ−エミッタを流れる主電流が減少し、トランジスタ3は、その信号利得が若干減少し、FET2で増幅されたRF信号が比較的低い利得で増幅され、信号出力端20から次続回路に供給される。
これに対して、アンテナ入力端19に供給されたRF信号の電界強度が強いかまたは中程度で、信号出力端20から出力される増幅されたRF信号が比較的大振幅である場合、AGC電圧供給端子29に供給されるAGC電圧の電圧値が低くなる。このとき、低い電圧値のAGC電圧は、ダイオード13で殆ど阻止されて第1分圧電圧に重畳されず、FET2のゲートに低い電圧値の第1分圧電圧が総合電圧として供給されるので、FET2のドレイン−ソースを流れる主電流が減少し、FET2は、その信号利得が減少し、大振幅のRF信号を比較的低い利得で増幅し、次続のトランジスタ3に供給する。また、FET2の主電流が減少すると、PINダイオード8を流れる電流も減少し、そのインピーダンスを増大させるので、PINダイオード8による信号損失が大きくなり、信号入力端19に供給されたRF信号は、若干減衰されてFET2のソースに印加される。
また、FET2の主電流が減少すると、ドレイン抵抗11による電圧降下が小さくなり、FET2のドレイン電圧が増大する。この増大したドレイン電圧は、ベース分圧抵抗14、15で分圧されてトランジスタ3のベースに印加されるので、トランジスタ3のコレクタ−エミッタを流れる主電流が増え、トランジスタ3は、その信号利得が若干増大し、FET2で増幅されたRF信号が比較的高い利得で増幅され、信号出力端20から次続回路に供給される。
このように、第1の実施の形態の可変利得増幅回路1によれば、RF信号が比較的小振幅である場合、トランジスタ3による信号利得が若干低下するものの、PINダイオード8による信号損失が低下し、FET2による信号利得が増大するので、総合信号利得の高い状態でRF信号を低雑音増幅することが可能になり、また、RF信号が比較的大振幅または中振幅である場合、トランジスタ3による信号利得が若干増大するものの、PINダイオード8による信号損失が増大し、FET2による信号利得が減少するので、総合信号利得の低い状態でRF信号を低雑音増幅することが可能になる。そして、この可変利得増幅回路1は、その入力インピーダンスがFET2のソース入力構成であるので、低インピーダンス特性を呈し、その出力インピーダンスがトランジスタ3のエミッタ出力構成であるので、同じように低インピーダンス特性を呈するので、前段回路及び後段回路とのインピーダンス整合を図ることができる。
次に、この可変利得増幅回路1の後段回路の動作について説明する。
可変利得増幅回路1の信号出力端20から増幅されたRF信号が出力されると、そのRF信号はVHF同調回路23及びUHF同調回路25に供給される。そして、このRF信号がVHF信号であった場合、そのVHF信号はVHF同調回路23で選択抽出され、VHF用AGC増幅回路24に供給される。VHF用AGC増幅回路24は、その制御端にAGC電圧供給端子29に供給されるAGC電圧が印加されているので、供給されるVHF信号はその振幅に対応して自動利得制御が行われて増幅され、増幅されたVHF信号は図示されないミキサ等の次続回路に供給される。一方、このRF信号がUHF信号であった場合、そのUHF信号はUHF同調回路25で選択抽出され、UHF用AGC増幅回路26に供給される。UHF用AGC増幅回路26も、その制御端にAGC電圧供給端子29に供給されるAGC電圧が印加されているので、供給されるうUHF信号はその振幅に対応して自動利得制御が行われて増幅され、増幅されたUHF信号は図示されないミキサ等の次続回路に供給される。
次いで、図2は、本考案による可変利得増幅回路の第2の実施の形態に係わるもので、その構成の一例を示す回路図であり、次続回路とともに示したものである。なお、図2において、図1に示された構成要素と同等の構成要素については同じ符号を付けている。
図2に示されるように、第2の実施の形態による可変利得増幅回路1と第1の実施の形態による可変利得増幅回路1と比べると、FET2及びPINダイオード8と、それらに関連する回路部分を省略したものである。すなわち、第2の実施の形態による可変利得増幅回路1は、トランジスタ(半導体増幅素子)3と、結合コンデンサ10と、バイパスコンデンサ12と、ダイオード13と、バッファ抵抗13(1)と、ベース分圧抵抗14、15と、バッファ抵抗15(1)と、バイパスコンデンサ16と、エミッタ負荷抵抗17と、結合コンデンサ18と、アンテナ入力端19と、信号出力端20と、電源端子21と、AGC電圧供給端22とを備える。また、可変利得増幅回路1の信号出力端20に接続された次続回路は、第1の実施の形態による可変利得増幅回路1の構成と同じ構成のものである。
そして、この可変利得増幅回路1において、トランジスタ3は、ベースが結合コンデンサ10の一端とバッファ抵抗15(1)の一端にそれぞれ接続され、コレクタが電源端子21とバイパスコンデンサ16の一端にそれぞれ接続され、エミッタがエミッタ負荷抵抗17の一端と結合コンデンサ18の一端にそれぞれ接続される。結合コンデンサ10は他端が信号入力端19に接続され、結合コンデンサ18は他端が信号出力端20に接続される。ダイオード13は、アノードがバッファ抵抗13(1)の一端に接続され、カソードがバイパスコンデンサ12の一端、ベース分圧抵抗14、15の各一端、バッファ抵抗15(1)の他端にそれぞれ接続される。バイパスコンデンサ12、ベース分圧抵抗15、バイパスコンデンサ16、エミッタ負荷抵抗17は、他端がそれぞれ接地接続される。バッファ抵抗13(1)は、他端がAGC電圧供給端22に接続される。ベース分圧抵抗14は、他端が電源端子21に接続される。
前記構成による第2の実施の形態による可変利得増幅回路1は、次のように動作する。
RF信号がアンテナ入力端19に供給されると、そのRF信号は結合コンデンサ10を通してトランジスタ3のベースに供給される。この場合でも、トランジスタ3は、コレクタ接地型増幅段として動作するもので、ベースに供給されたRF信号を増幅し、増幅したRF信号がエミッタから導出され、結合コンデンサ18を通して信号出力端20に供給される。ところで、可変利得増幅回路1の次続回路は、その構成が図1に図示された当該次続回路の構成と同じで、その動作も図1に図示された当該次続回路の動作と同じであるので、この次続回路の動作についてはその説明を省略する。
いま、アンテナ入力端19に供給されたRF信号の電界強度が弱く、信号出力端20から出力される増幅されたRF信号が比較的小振幅である場合、AGC電圧供給端子29に供給されるAGC電圧の電圧値が高くなる。このとき、高い電圧値のAGC電圧は、ダイオード13を通してベース分圧抵抗14、15により設定される分圧電圧に重畳され、トランジスタ3のベースに高い電圧値の総合電圧を供給するので、トランジスタ3のコレクタ−エミッタを流れる主電流が増大し、トランジスタ3はその信号利得が増大し、小振幅のRF信号を比較的高い利得で増幅し、結合コンデンサ18を通して信号出力端20に供給する。
一方、アンテナ入力端19に供給されたRF信号の電界強度が強いかまたは中程度で、信号出力端20から出力される増幅されたRF信号が比較的大振幅である場合、AGC電圧供給端子29に供給されるAGC電圧の電圧値が低くなる。このとき、低い電圧値のAGC電圧は、ダイオード13で殆ど阻止されて分圧電圧に重畳されず、トランジスタ3のベースに低い電圧値の分圧電圧が総合電圧として供給されるので、トランジスタ3のコレクタ−エミッタを流れる主電流が減少し、トランジスタ3その信号利得が減少し、大振幅のRF信号を比較的低い利得で増幅し、結合コンデンサ18を通して信号出力端20に供給する。
このように、第2の実施の形態の可変利得増幅回路1によれば、RF信号が比較的小振幅である場合、トランジスタ3による信号利得が信号利得が増大するので、信号利得の高い状態でRF信号を低雑音増幅することが可能になり、また、RF信号が比較的大振幅または中振幅である場合、トランジスタ3による信号利得が減少するので、信号利得の低い状態でRF信号を低雑音増幅することが可能になる。そして、第2の実施の形態の可変利得増幅回路1は、その出力インピーダンスがトランジスタ3のエミッタ出力構成であって、低インピーダンス特性を呈するので、後段回路とのインピーダンス整合を図ることができる。
前記第1の実施の形態の可変利得増幅回路1においては、第2半導体増幅素子にバイポーラトランジスタ3をコレクタ接地形式にして構成した例を挙げて説明し、前記第2の実施の形態の可変利得増幅回路1においては、半導体増幅素子にバイポーラトランジスタ3をコレクタ接地形式にして構成した例を挙げて説明したが、かかる第2半導体増幅素子または半導体増幅素子はバイポーラトランジスタ3をコレクタ接地形式にして構成したものに限られるものでなく、FETをドレイン接地形式にして構成したものであってもよい。
1 可変利得増幅回路
2 FET(第1半導体増幅素子)
3 トランジスタ(第2半導体増幅素子、半導体増幅素子)
4 ドレイン負荷インダクタ
5、6 ゲート抵抗
7、12、16 バイパスコンデンサ
8 PINダイオード
9 分路インダクタ
10、18 結合コンデンサ
11 ドレイン抵抗(第1抵抗)
13 ダイオード
13(1)、15(1) バッファ抵抗
14、15 ベース分圧抵抗(第2及び第3抵抗)
17 エミッタ負荷抵抗
19 アンテナ入力端
20 信号出力端
21 電源端子
22 AGC電圧供給端
2 FET(第1半導体増幅素子)
3 トランジスタ(第2半導体増幅素子、半導体増幅素子)
4 ドレイン負荷インダクタ
5、6 ゲート抵抗
7、12、16 バイパスコンデンサ
8 PINダイオード
9 分路インダクタ
10、18 結合コンデンサ
11 ドレイン抵抗(第1抵抗)
13 ダイオード
13(1)、15(1) バッファ抵抗
14、15 ベース分圧抵抗(第2及び第3抵抗)
17 エミッタ負荷抵抗
19 アンテナ入力端
20 信号出力端
21 電源端子
22 AGC電圧供給端
Claims (8)
- 制御電極と第1主電極及び低出力インピーダンス特性の第2主電極を有する半導体増幅素子を用いた半導体増幅段からなり、前記半導体増幅素子は、制御電極にRF信号が入力されるとともにバイアス電圧を発生するバイアス回路が接続され、第1主電極が交流的に接地され、第2主電極から増幅されたRF信号が導出され、前記バイアス回路は、供給されるAGC電圧に対応して前記制御電極のバイアス電圧が調整されるもので、入力RF信号の振幅が大きくなるに従って前記制御電極のバイアス電圧が低下し、前記第1主電極及び前記第2主電極を流れる主電流が減少して前記半導体増幅素子の信号利得を低下させ、入力RF信号の振幅が小さくなるに従って前記制御電極のバイアス電圧が上昇し、前記主電流が増加して前記半導体増幅素子の信号利得を増大させることを特徴とする利得可変増幅回路。
- それぞれ制御電極と第1主電極及び低出力インピーダンス特性の第2主電極を有する第1及び第2半導体増幅素子を用いた半導体増幅段からなり、前記第1半導体増幅素子は、制御電極が交流的に接地されるとともにバイアス電圧を発生する第1バイアス回路が接続され、第2主電極にRF信号が入力され、第1主電極から増幅されたRF信号が導出され、前記第2半導体増幅素子は、制御電極に前記第1半導体増幅素子から導出されたRF信号が入力されるとともにバイアス電圧を発生する第2バイアス回路が接続され、第1主電極が交流的に接地され、第2主電極から増幅されたRF信号が導出され、前記第1及び第2バイアス回路は、供給されるAGC電圧に対応して前記第1及び第2半導体増幅素子の各制御電極のバイアス電圧が調整されるもので、入力RF信号の振幅が大きくなるに従って前記第1半導体増幅素子の制御電極に供給されるバイアス電圧が低下し、前記第1半導体増幅素子の第1主電極及び第2主電極を流れる主電流が減少して前記第1半導体増幅素子の信号利得を低下させ、入力RF信号の振幅が小さくなるに従って前記第1半導体増幅素子の制御電極のバイアス電圧が上昇し、前記主電流がそれぞれ増加して前記第1半導体増幅素子の信号利得を増大させ、一方、入力RF信号の振幅が大きくなるに従って前記第2半導体増幅素子の制御電極に供給されるバイアス電圧が増大し、前記第2半導体増幅素子の第1主電極及び第2主電極を流れる主電流を増大させ、入力RF信号の振幅が小さくなるに従って前記第2半導体増幅素子の制御電極のバイアス電圧が減少し、前記主電流を減少させることを特徴とする利得可変増幅回路。
- 前記第2バイアス回路は、前記第1半導体増幅素子の第1主電極と電源間に接続された第1抵抗と、前記第1抵抗の第1主電極側の電圧を分圧した分圧電圧を発生する第2抵抗及び第3抵抗とを有し、前記分圧電圧が前記第2半導体増幅素子の制御電極に供給されることを特徴とする請求項2に記載の利得可変増幅回路。
- 前記第1半導体増幅素子は、第2主電極に直列に前記第1半導体増幅素子の第1主電極及び第2主電極を流れる主電流を通流させるPINダイオードが接続され、前記主電流が増加または減少することに対応して前記PINダイオードのインピーダンスを減少または増大させることを特徴とする請求項2に記載の利得可変増幅回路。
- 前記半導体増幅素子はバイポーラトランジスタであることを特徴とする請求項1に記載の利得可変増幅回路。
- 前記半導体増幅素子はFETであることを特徴とする請求項1に記載の利得可変増幅回路。
- 前記第1半導体増幅素子はFETであり、前記第2半導体増幅素子はバイポーラトランジスタであることを特徴とする請求項2乃至4のいずれかに記載の利得可変増幅回路。
- 前記第1半導体増幅素子及び前記第2半導体増幅素子はFETであることを特徴とする請求項2乃至4のいずれかに記載の利得可変増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004006631U JP3108712U (ja) | 2004-11-11 | 2004-11-11 | 可変利得増幅回路 |
US11/271,244 US7398070B2 (en) | 2004-11-11 | 2005-11-08 | Variable gain amplifying circuit with matchable input/output impedance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004006631U JP3108712U (ja) | 2004-11-11 | 2004-11-11 | 可変利得増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3108712U true JP3108712U (ja) | 2005-04-28 |
Family
ID=36499357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004006631U Expired - Fee Related JP3108712U (ja) | 2004-11-11 | 2004-11-11 | 可変利得増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7398070B2 (ja) |
JP (1) | JP3108712U (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4845988B2 (ja) * | 2009-03-30 | 2011-12-28 | 株式会社豊田中央研究所 | アンテナ装置 |
US8622313B1 (en) * | 2012-09-25 | 2014-01-07 | Cambridge Silicon Radio Limited | Near field communications device |
US9927317B2 (en) | 2015-07-09 | 2018-03-27 | Mks Instruments, Inc. | Ionization pressure gauge with bias voltage and emission current control and measurement |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4208741A (en) * | 1978-11-02 | 1980-06-17 | Gte Products Corporation | AFC System for a synthesizer tuning system |
JPS56123113A (en) * | 1980-03-04 | 1981-09-28 | Alps Electric Co Ltd | High frequency amplifying circuit |
JP2938999B2 (ja) * | 1991-05-23 | 1999-08-25 | 松下電器産業株式会社 | チューナ用半導体装置およびチューナ |
JPH10276109A (ja) * | 1997-03-27 | 1998-10-13 | Alps Electric Co Ltd | テレビジョン信号受信用チュ−ナ |
US6118499A (en) * | 1997-05-19 | 2000-09-12 | Mitsubishi Denki Kabushiki Kaisha | Digital television signal receiver |
JPH11220342A (ja) | 1998-02-02 | 1999-08-10 | Kokusai Electric Co Ltd | 電力増幅回路におけるトランジスタの可変バイアス回路 |
JP2001036360A (ja) | 1999-07-23 | 2001-02-09 | Nec Yamagata Ltd | 利得可変増幅器 |
JP2002176371A (ja) * | 2000-12-07 | 2002-06-21 | Alps Electric Co Ltd | Uhfテレビジョンチューナの高周波増幅回路 |
JP3970623B2 (ja) * | 2001-02-28 | 2007-09-05 | シャープ株式会社 | 可変利得増幅器 |
JP2002261501A (ja) * | 2001-02-28 | 2002-09-13 | Alps Electric Co Ltd | 高周波信号切替回路 |
EP1328064A1 (en) * | 2002-01-15 | 2003-07-16 | Alps Electric Co., Ltd. | Integrated television tuner circuit |
US7756500B1 (en) * | 2002-01-25 | 2010-07-13 | Sige Semiconductor Inc. | Active inductor circuits for filtering in a cable tuner circuit |
CN100557961C (zh) * | 2003-04-16 | 2009-11-04 | Nxp股份有限公司 | 一种具有可变增益放大器的电子电路 |
JP3102998U (ja) * | 2004-01-26 | 2004-07-22 | アルプス電気株式会社 | テレビジョンチューナ |
US7352238B2 (en) * | 2006-06-21 | 2008-04-01 | Newport Media, Inc. | dB-linear analog variable gain amplifier (VGA) realization system and method |
-
2004
- 2004-11-11 JP JP2004006631U patent/JP3108712U/ja not_active Expired - Fee Related
-
2005
- 2005-11-08 US US11/271,244 patent/US7398070B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060099922A1 (en) | 2006-05-11 |
US7398070B2 (en) | 2008-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7728662B2 (en) | Saturated power amplifier with selectable and variable output power levels | |
US8149049B2 (en) | Low noise receiving apparatus | |
US7564935B2 (en) | AGC circuit which is hard to be influenced by level of input signal | |
US7400192B2 (en) | Low noise amplifier and differential amplifier with variable gain mode | |
US20090219089A1 (en) | Amplifier arrangement and method | |
US6600377B2 (en) | Gain control amplifier | |
US20050270104A1 (en) | Broadband amplifier with improved noise figure and distortion characteristics | |
JP2009005092A (ja) | 利得可変型低雑音増幅器 | |
US6903783B2 (en) | Tuner for receiving television signal in VHF band and UHF band | |
US7548116B2 (en) | High-frequency circuit of reduced circuit scale | |
US6400933B1 (en) | Amplifier | |
US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
WO2008044750A1 (fr) | Amplificateur à faible bruit | |
JP3108712U (ja) | 可変利得増幅回路 | |
US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
KR100415408B1 (ko) | 고주파신호 왜곡을 억제한 고주파신호 전환회로 | |
US9667211B1 (en) | Variable gain and slope active topology | |
US6184751B1 (en) | Amplifier circuit | |
JP2606165B2 (ja) | インピーダンス整合回路 | |
US6693492B2 (en) | Variable gain low-noise amplifier and method | |
JP2010114561A (ja) | 受信回路 | |
JPH0276407A (ja) | 高周波増幅器のagc回路 | |
JP2010034944A (ja) | 高周波増幅回路 | |
JP2002076966A (ja) | テレビジョンチューナ | |
JP2001320295A (ja) | テレビジョンチューナ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A623 | Registrability report |
Free format text: JAPANESE INTERMEDIATE CODE: A623 Effective date: 20050419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |