JP3102998U

JP3102998U - テレビジョンチューナ

Info

Publication number: JP3102998U
Application number: JP2004000264U
Authority: JP
Inventors: 山本　正喜
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2004-01-26
Filing date: 2004-01-26
Publication date: 2004-07-22
Anticipated expiration: 2010-01-26
Also published as: US20050162567A1; US7298426B2

Abstract

【課題】ＡＧＣ電圧による利得減衰特性（ＡＧＣカーブ）を集積回路の外部から簡単に変更できるようにする。
【解決手段】集積回路３０内にはエミッタが接地端子３０ｆに接続されたスイッチトランジスタ３３と、第１のＦＥＴ３１の第１ゲートと接地端子３０ｆとの間に接続された第１の抵抗３４と、第１のＦＥＴ３１の第１ゲートとスイッチトランジスタ３３のコレクタとの間に接続された第２の抵抗３５と、スイッチトランジスタ３３のコレクタと第２のＦＥＴ３２のドレインとの間に接続された第３の抵抗３６とを設け、集積回路３０にはスイッチトランジスタ３３のコレクタに接続されたバイアス電圧端子３０ｈを設けてバイアス電圧端子３０ｈに第６の抵抗４３を介して外部から電圧を印加した。
【選択図】図１

Description

本考案はＵＨＦ帯のテレビジョン信号又はＶＨＦ帯のテレビジョン信号を受信するテレビジョンチューナに関する。

本考案のテレビジョンチューナの構成を図２に示す。入力端１にはＶＨＦ帯乃至ＵＨＦ帯のテレビジョン信号が入力される。入力端１には不要な信号を除去するフィルタ２を介してバンド切替型のＶＨＦ入力同調回路３が結合される。また、フィルタ２にはスイッチダイオード４を介してＵＨＦ入力同調回路５が結合される。スイッチダイオード４のアノードにはＶＨＦ入力同調回路３から電圧が印加されている。そして、ＶＨＦ入力同調回路３の出力端とＵＨＦ入力同調回路５の出力端がそれぞれ集積回路２０に結合される。集積回路２０内にはデュアルゲート型の第１及び第２のＦＥＴ２１、２２、シングルゲート型の第３のＦＥＴ２３、およびこれらを相互に接続する複数の抵抗が構成されている。

集積回路２０の内部では、第１のＦＥＴ２１の第１ゲート（Ｇ１）と第３のＦＥＴ２３のドレイン（Ｄ）との間が第１の抵抗２４によって接続され、第１のＦＥＴ２１の第２ゲート（Ｇ２）と第２のＦＥＴ２２の第２ゲート（Ｇ２）との間が第２の抵抗２５によって接続され、第１のＦＥＴ２１のソース（Ｓ）と第２のＦＥＴ２２のソース（Ｓ）との間が第３の抵抗２６によって接続され、第３のＦＥＴ２３のゲート（Ｇ）と第２のＦＥＴ２２の第１ゲート（Ｇ１）との間が第４の抵抗２７によってに接続される。

集積回路２０には、第１のＦＥＴ２１の第１ゲートに接続された第１の外部端子２０ａと、第１のＦＥＴ２１の第２ゲートに接続された第２の外部端子２０ｂと、第３のＦＥＴ２３のドレインに接続された第３の外部端子２０ｃと、第２のＦＥＴ２２の第１ゲートに接続された第４の外部端子２０ｄと、第２のＦＥＴ２２のソースに接続された第５の外部端子２０ｅと、第２のＦＥＴ２２のドレインに接続された第６の外部端子２０ｆと、第１のＦＥＴ２１のソースに接続された第７の外部端子２０ｇと、第１のＦＥＴ２１のドレインに接続された第８の外部端子２０ｈとが設けられる。
そして、ＶＨＦ入力同調回路３が第１の外部端子２０ａに結合され、ＵＨＦ入力同調回路５が第４の外部端子２０ｄに結合される。また、第２の外部端子２０ｂはＡＧＣ端子８に接続される。ＡＧＣ端子にはＡＧＣ電圧が印加される。

また、第４の外部端子２０ｄにはピーキングコイル９の一端が接続され、その他端が直流カットコンデンサ１０によって高周波的に接地されると共に、切替端子１１に接続される。切替端子１１に印加される切替電圧はＵＨＦ帯のテレビジョン信号を受信するときにハイレベルとなり、ＶＨＦ帯のテレビジョン信号を受信するときにはローレベルとなる。
さらに、第３の外部端子２０ｃは抵抗１２を介してスイッチダイオード４のカソードに接続されると共に、プルアップ抵抗１３を介して電源端子１４に接続される。

第８の外部端子２０ｈには図示しないＶＨＦ段間同調回路が接続される。ＶＨＦ段間同調回路には電源電圧が印加されており、それが第８の外部端子２０ｈを介して第１のＦＥＴ２１のドレインに供給される。また、第７の外部端子２０ｇは直接接地される。
第６の外部端子２０ｆには図示しないＵＨＦ段間同調回路が接続される。ＵＨＦ段間同調回路には電源電圧が印加されており、それが第６の外部端子２０ｆを介して第２のＦＥＴ２２のドレインに供給される。また、第５の外部端子２０ｅはコンデンサ１５によって接地される。

以上の構成において、ＵＨＦ帯のテレビジョン信号を受信する場合は、切替端子１１にハイレベルの切替電圧が印加されて第２のＦＥＴ２２の第１ゲートには動作に必要な所定のバイアス電圧が加わり、動作状態となる。同時に、第３のＦＥＴ２３がオンとなり、これによってスイッチダイオード４がオンとなるのでテレビジョン信号はＵＨＦ入力同調回路５に入力可能となる。そして、ＵＨＦ入力同調回路５によって選択されたテレビジョン信号が第２のＦＥＴ２２の第１ゲートに入力される。
なお、第３のＦＥＴ２３がオンとなることで、第１のＦＥＴ２１は第１ゲートが０ボルトのバイアス電圧となり、動作不可となる。

一方、ＶＨＦ帯のテレビジョン信号を受信する場合には、切替端子１１にローレベルの切替電圧が印加される。すると、第２のＦＥＴ２２は第１ゲートが０ボルトのバイアス電圧となって動作不可となる。また、第３のＦＥＴ２３はオフとなるので、スイッチダイオード４もオフとなってＵＨＦ入力同調回路５にはテレビジョン信号が入力されない。さらに、第３のＦＥＴ２３がオフであるので、第１のＦＥＴ２１の第１ゲートには動作に必要な所定のバイアス電圧が印加され、第１のＦＥＴ２１は動作可能となる。なお、図示はしないが、このバイアス電圧を適正な値とするための抵抗が第１のＦＥＴ２１の第１ゲートとソースとの間に接続されている。そしてＶＨＦ入力同調回路３によって選択されたＶＨＦ帯のテレビジョン信号が第１のＦＥＴ２１の第１ゲートに入力され、増幅される（例えば特許文献１参照。）。

特開２００２−３６８６３９号公報（図１）。

上記の従来の構成では、第１のＦＥＴ及び第２のＦＥＴの各第１ゲートに印加するバイアス電圧は集積回路の内部に設けた抵抗によって決定されるので、その値が固定になっており、ＡＧＣ電圧による利得減衰特性（ＡＧＣカーブ）を変更することができない。

本考案は、ＡＧＣ電圧による利得減衰特性（ＡＧＣカーブ）を集積回路の外部から簡単に変更できるようにすることを目的とする。

上記課題を解決する手段として、本考案では、第１の周波数帯のテレビジョン信号を増幅する第１のＦＥＴ及び第２の周波数帯のテレビジョン信号を増幅する第２のＦＥＴを内部に構成し、前記第１及び第２のＦＥＴのソースが共に接続された接地端子と、前記第１の周波数帯のテレビジョン信号が入力されると共に前記第１のＦＥＴの第１ゲートが接続された第１の入力端子と、前記第２の周波数帯のテレビジョン信号が入力されると共に前記第２のＦＥＴの第１ゲートが接続された第２の入力端子とを少なくとも有する集積回路を備え、前記集積回路内にはエミッタが前記接地端子に接続されたスイッチトランジスタと、前記第１のＦＥＴの第１ゲートと前記接地端子との間に接続された第１の抵抗と、前記第１のＦＥＴの第１ゲートと前記スイッチトランジスタのコレクタとの間に接続された第２の抵抗と、前記スイッチトランジスタのコレクタと前記第１又は第２のＦＥＴのドレインとの間に接続された第３の抵抗と、前記スイッチトランジスタのベースと前記第２のＦＥＴの第１ゲートとの間に接続された第４の抵抗とを設け、前記第１及び第２のＦＥＴのドレインに電源電圧を供給すると共に、第２ゲートにＡＧＣ電圧を供給し、前記第２の入力端子には前記第２の周波数帯のテレビジョン信号を受信するときのみ前記集積回路外から第５の抵抗を介してバイアス電圧を供給し、前記集積回路には前記スイッチトランジスタのコレクタに接続されたバイアス電圧端子を設けて前記バイアス電圧端子に第６の抵抗を介して外部から電圧を印加した。

また、前記バイアス電圧端子を前記第６の抵抗を介して接地した。

また、前記バイアス電圧端子に前記第６の抵抗を介して電源電圧を印加した。

また、前記スイッチトランジスタのコレクタと前記第２の抵抗と前記第３の抵抗との接続点と前記バイアス電圧端子との間に第７の抵抗を介挿した。

請求項１の発明によれば、第２の周波数帯のテレビジョン信号を受信するときのみ集積回路外から第５の抵抗を介してバイアス電圧を供給し、集積回路にはスイッチトランジスタのコレクタに接続されたバイアス電圧端子を設けてバイアス電圧端子に第６の抵抗を介して外部から電圧を印加したので、第１のＦＥＴと第２のＦＥＴとの各第１ゲートのバイアス電圧を任意に設定できる。従って、それぞれのＦＥＴの利得減衰特性を外部の抵抗によって変更できる。

また、請求項２の発明によれば、バイアス電圧端子を第６の抵抗を介して接地したので、第１のＦＥＴの第１ゲートのバイアス電圧を低くすることができる。

また、請求項３の発明によれば、バイアス電圧端子に第６の抵抗を介して電源電圧を印加したので、第１のＦＥＴの第１ゲートのバイアス電圧を高くすることができる。

また、請求項４の発明によれば、スイッチトランジスタのコレクタと第２の抵抗と第３の抵抗との接続点とバイアス電圧端子との間に第７の抵抗を介挿したので、スイッチトランジスタを保護できる。

本考案のテレビジョンチューナの構成を図１に示す。図１において、図２の従来例と同じ構成については同一符号を付す。入力端１にはＶＨＦ帯乃至ＵＨＦ帯のテレビジョン信号が入力される。入力端１には不要な信号を除去するフィルタ２を介してＶＨＦ入力同調回路３が結合される。ＶＨＦ入力同調回路３はバンド切替型同調回路であり、その内部にはアノードに電圧が印加されたスイッチダイオード３ａとバラクタダイオード３ｂとが設けられ、スイッチダイオード３ａのオン又はオフに対応してＶＨＦ入力同調回路３がＶＨＦ帯のハイバンド又はローバンドに同調するように切り替えられる。そして、バラクタダイオードによって同調周波数が変化する。なお、ＶＨＦ入力同調回路３及びスイッチダイオード３ａのオン／オフを切り替えるための回路は省略する。

また、フィルタ２にはスイッチダイオード４を介してＵＨＦ入力同調回路５が結合される。スイッチダイオード４のアノードにはＶＨＦ入力同調回路３から電圧が印加されている。ＵＨＦ入力同調回路５にはバラクタダイオード５ａが設けられ、バラクタダイオード５ａによって同調周波数が変えられる。そして、ＶＨＦ入力同調回路３の出力端とＵＨＦ入力同調回路５の出力端がそれぞれ集積回路３０に結合される。集積回路３０内にはデュアルゲート型の第１及び第２のＦＥＴ３１、３２、スイッチトランジスタ３３、およびこれらを相互に接続する複数の抵抗が構成されている。

集積回路３０の中では、第１のＦＥＴ３１のソース（Ｓ）と第２のＦＥＴ３２のＦＥＴ３２のソース（Ｓ）とが互いに接続される。そして、第１のＦＥＴ３１の第１ゲート（Ｇ１）とこれらソースとの間に第１の抵抗３４が接続され、第１のＦＥＴ３１の第１ゲートとスイッチトランジスタ３３のコレクタ（Ｃ）との間に第２の抵抗３５が接続され、スイッチトランジスタ３３のコレクタと第２のＦＥＴ３２のドレイン（Ｄ）との間に第３の抵抗３６が接続される。なお、第３の抵抗はスイッチトランジスタ３３のコレクタと第１のＦＥＴ３１のドレインとの間に接続されてもよい。また、スイッチトランジスタ３３のベース（Ｂ）と第２のＦＥＴ３２の第１ゲートとの間に第４の抵抗３７が接続され、第１のＦＥＴ３１の第２ゲートと第２のＦＥＴ３２の第２ゲートとが抵抗３８によって接続される。

集積回路３０には、第１のＦＥＴ３１の第１ゲートに接続された第１の入力端子３０ａと、第２のＦＥＴ３２の第１ゲートに接続された第２の入力端子３０ｂと、第１のＦＥＴ３１のドレインに接続された第１の出力端子３０ｃと、第２のＦＥＴ３２のドレインに接続された第２の出力端子３０ｄと、第１のＦＥＴ３１の第２ゲートに接続されたＡＧＣ電圧端子３０ｅと、第１及び第２のＦＥＴ３１、３２のソースに接続された接地端子３０ｆとが設けられる。更に、集積回路３０には切替端子３０ｇとバイアス電圧端子３０ｈとが設けられ、スイッチトランジスタ３３のコレクタと第２の抵抗３５と第３の抵抗３６との三者の接続点と切替端子３０ｇとの間に抵抗３９が接続され、上記三者の接続点とバイアス電圧端子３０ｈとの間に第７の抵抗４０が接続される。

そして、ＶＨＦ入力同調回路３の出力端が第１の入力端子３０ａに結合され、ＵＨＦ入力同調回路５の出力端が第２の入力端子３０ｂに接続される。これによって第１の周波数帯（ＶＨＦ帯）のテレビジョン信号は第１のＦＥＴ３１の第１ゲートに入力され、第２の周波数帯（ＵＨＦ帯）のテレビジョン信号が第２のＦＥＴ３２の第１ゲートに入力される。また、ＡＧＣ電圧端子３０ｅは直流カットコンデンサ６によって高周波的に接地されると共に、抵抗７を介してＡＧＣ端子８に接続される。ＡＧＣ端子にはＡＧＣ電圧が印加される。これによって、第１のＦＥＴ３１及び第２のＦＥＴ３２の第２ゲートにＡＧＣ電圧が印加される。

また、第２の入力端子３０ｂには集積回路３０の外部に設けられた第５の抵抗４１を介してＵ／Ｖ切替端子４２から切替電圧が印加される。この切替電圧は、ＵＨＦ帯のテレビジョン信号を受信するときにハイレベルとなり、ＶＨＦ帯のテレビジョン信号を受信するときにはローレベルとなる。
さらに、集積回路３０の切替端子３０ｇはスイッチダイオード４のカソードに接続され、バイアス電圧端子３０ｈには第６の抵抗４３を介して任意の電圧が印加されるようになっており、そのために、第６の抵抗４３は、例えば電源Ｂに接続され、あるいは接地される。

第１の出力端子３０ｃには図示しないＶＨＦ段間同調回路が接続される。ＶＨＦ段間同調回路には電源電圧が印加されており、それが第１の出力端子３０ｃを介して第１のＦＥＴ３１のドレインに供給される。また、接地端子３０ｆは直接接地される。
第２の出力端子３０ｄには図示しないＵＨＦ段間同調回路が接続される。ＵＨＦ段間同調回路には電源電圧が印加されており、それが第２の出力端子３０ｄを介して第２のＦＥＴ３２のドレインに供給される。

以上の構成によれば、第１のＦＥＴ３１の第１ゲートにおけるバイアス電圧は、基本的には第１の抵抗３４と第２の抵抗３５と第３の抵抗３６の抵抗値によって決められるが、そのバイアス電圧は第６の抵抗４３の接続先（電源Ｂに接続するか又は接地するか）と抵抗値の設定によって高くも低くも変更できる。その結果、第２ゲートに印加されるＡＧＣ電圧に対する利得の変化特性、即ち利得減衰の開始時点のＡＧＣ電圧と、その後の利得減衰特性を変えることができる。この際、第７の抵抗４０は必ずしも必要ではないので、その場合には、スイッチトランジスタ３３のコレクタと第２の抵抗３５と第３の抵抗３６との三者の接続点と切替端子３０ｇとを相互に直結すればよい。しかし、第７の抵抗４０を設けた方がスイッチトランジスタ３３や第１のＦＥＴ３１の保護のために有効である。

以上の構成において、ＵＨＦ帯のテレビジョン信号を受信する場合は、Ｕ／Ｖ切替端子４２にハイレベルの切替電圧が印加される。すると、スイッチトランジスタ３３がオンとなって第２のＦＥＴ３２の第１ゲートには第４の抵抗３７と第５の抵抗４１とによって分圧された、動作に必要な所定のバイアス電圧が加わり、第２のＦＥＴ３２は動作状態となる。同時に、スイッチダイオード４がオンとなるのでテレビジョン信号はＵＨＦ入力同調回路５に入力可能な状態となる。そして、ＵＨＦ入力同調回路５によって選択されたテレビジョン信号が第２のＦＥＴ３２の第１ゲートに入力される。この状態で、第２のＦＥＴ３２の第１ゲートとスイッチトランジスタ３３のベースとの間には第４の抵抗３７が接続されているので、入力されたＵＨＦ帯のテレビジョン信号は減衰することはない。
なお、スイッチトランジスタ３３がオンとなることで、第１のＦＥＴ３１は第１ゲートが０ボルトのバイアス電圧となり、動作不可となる。

また、第２のＦＥＴ３２の第２ゲートには第抵抗３８を介してＡＧＣ電圧が印加されるので、此によっても負帰還が掛かり、寄生発振を起こしにくくなると共に、特にＡＧＣ電圧を低下して利得を３５ｄＢ程度減衰した状態での歪みが改善される。そして、集積回路３０の外部に設けた第５の抵抗４１の抵抗値を変えれば、第２のＦＥＴ３２の第１ゲートのバイアス電圧を変えることができ、これによって第２のＦＥＴ３２の、ＡＧＣ電圧による利得の変化特性、すなわち、利得減衰特性を変更できる。

一方、ＶＨＦ帯のテレビジョン信号を受信する場合には、Ｕ／Ｖ切替端子４２にローレベルの切替電圧が印加される。すると、第２のＦＥＴ３２は第１ゲートが０ボルトのバイアス電圧となって動作不可となる。また、スイッチトランジスタ３３はオフとなるので、スイッチダイオード４もオフとなってＵＨＦ入力同調回路５にはテレビジョン信号が入力されない。さらに、スイッチトランジスタ３３がオフであるので、第１のＦＥＴ３１の第１ゲートには動作に必要な所定のバイアス電圧が印加され、第１のＦＥＴ３１は動作状態となる。

そしてＶＨＦ入力同調回路３によって選択されたＶＨＦ帯のテレビジョン信号が第１のＦＥＴ３１の第１ゲートに入力され、増幅される。この場合、スイッチトランジスタ３３のコレクタと第１のＦＥＴ３１の第１ゲートとは第２の抵抗３５によって接続されているので、スイッチトランジスタ３３が有する出力容量成分が直接第１ゲートに結合しない。そのため、この出力容量成分はＶＨＦ入力同調回路３に付加されないので、ＶＨＦ入力同調回路３の同調周波数の変化範囲を狭くすることがない。

なお、上記の説明の中では、スイッチトランジスタ３３をバイポーラトランジスタとしたが、これをＦＥＴ（電界効果トランジスタ）に置換することができる。その場合は、コレクタをドレインに、ソースをエミッタに、ベースをゲートに読み替えればよい。

本考案のテレビジョンチューナの構成を示す回路図である。従来のテレビジョンチューナの構成を示す回路図である。

符号の説明

１入力端
２フィルタ
３ＶＨＦ入力同調回路
３ａスイッチダイオード
３ｂバラクタダイオード
４スイッチダイオード
５ＵＨＦ入力同調回路
５ａバラクタダイオード
８ＡＧＣ端子
３０集積回路
３０ａ第１の入力端子
３０ｂ第２の入力端子
３０ｃ第１の出力端子
３０ｄ第２の出力端子
３０ｅＡＧＣ電圧端子
３０ｆ接地端子
３０ｇ切替端子
３０ｈバイアス電圧端子
３１第１のＦＥＴ
３２第２のＦＥＴ
３３スイッチトランジスタ
３４第１の抵抗
３５第２の抵抗
３６第３の抵抗
３７第４の抵抗
３８、３９抵抗
４０第７の抵抗
４１第５の抵抗
４２Ｕ／Ｖ切替端子
４３第６の抵抗

Claims

第１の周波数帯のテレビジョン信号を増幅する第１のＦＥＴ及び第２の周波数帯のテレビジョン信号を増幅する第２のＦＥＴを内部に構成し、前記第１及び第２のＦＥＴのソースが共に接続された接地端子と、前記第１の周波数帯のテレビジョン信号が入力されると共に前記第１のＦＥＴの第１ゲートが接続された第１の入力端子と、前記第２の周波数帯のテレビジョン信号が入力されると共に前記第２のＦＥＴの第１ゲートが接続された第２の入力端子とを少なくとも有する集積回路を備え、前記集積回路内にはエミッタが前記接地端子に接続されたスイッチトランジスタと、前記第１のＦＥＴの第１ゲートと前記接地端子との間に接続された第１の抵抗と、前記第１のＦＥＴの第１ゲートと前記スイッチトランジスタのコレクタとの間に接続された第２の抵抗と、前記スイッチトランジスタのコレクタと前記第１又は第２のＦＥＴのドレインとの間に接続された第３の抵抗と、前記スイッチトランジスタのベースと前記第２のＦＥＴの第１ゲートとの間に接続された第４の抵抗とを設け、前記第１及び第２のＦＥＴのドレインに電源電圧を供給すると共に、第２ゲートにＡＧＣ電圧を供給し、前記第２の入力端子には前記第２の周波数帯のテレビジョン信号を受信するときのみ前記集積回路外から第５の抵抗を介してバイアス電圧を供給し、前記集積回路には前記スイッチトランジスタのコレクタに接続されたバイアス電圧端子を設けて前記バイアス電圧端子に第６の抵抗を介して外部から電圧を印加したことを特徴とするテレビジョンチューナ。
前記バイアス電圧端子を前記第６の抵抗を介して接地したことを特徴とする請求項１に記載のテレビジョンチューナ。
前記バイアス電圧端子に前記第６の抵抗を介して電源電圧を印加したことを特徴とする請求項１に記載のテレビジョンチューナ。
前記スイッチトランジスタのコレクタと前記第２の抵抗と前記第３の抵抗との接続点と前記バイアス電圧端子との間に第７の抵抗を介挿したことを特徴とする請求項１又は２又は３に記載のテレビジョンチューナ。