JP3592162B2 - テレビジョンチューナ - Google Patents
テレビジョンチューナ Download PDFInfo
- Publication number
- JP3592162B2 JP3592162B2 JP34168599A JP34168599A JP3592162B2 JP 3592162 B2 JP3592162 B2 JP 3592162B2 JP 34168599 A JP34168599 A JP 34168599A JP 34168599 A JP34168599 A JP 34168599A JP 3592162 B2 JP3592162 B2 JP 3592162B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- fet
- source
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はテレビジョンチューナに関し、詳しくはテレビジョンチューナにおける利得制御増幅器のバイアス電圧供給回路に関する。
【０００２】
【従来の技術】
従来のテレビジョンチューナは図３に示すように、ＶＨＦ帯のテレビジョン信号を増幅する第一の利得制御増幅器３１とＵＨＦ帯のテレビジョン信号を増幅する第二の利得制御増幅器３２とを有している。そして、第一の利得制御増幅器３１、第二の利得制御増幅器３２はそれぞれデュアルゲート型の第一のＦＥＴ３１ａ、第二のＦＥＴ３２ａで構成される。第一のＦＥＴ３１ａのドレインにはチョークインダクタ３１ｂを介して電源電圧Ｖｂが印加され、ソースはバイアス抵抗３１ｃ、バイパスコンデンサ３１ｄによって接地される。また、第一ゲートには、ドレインに加えられる電源電圧Ｖｂをバイアス抵抗３１ｅ、３１ｆによって分圧した電圧が固定のバイアス電圧として印加される。また、第二ゲートはバイパスコンデンサ３１ｇによって接地される。
【０００３】
同様に、第二のＦＥＴ３２ａのドレインにはチョークインダクタ３２ｂを介して電源電圧Ｖｂが印加され、ソースはバイアス抵抗３２ｃ、バイパスコンデンサ３２ｄによって接地される。また、第一ゲートには、ドレインに加えられる電源電圧Ｖｂをバイアス抵抗３２ｅ、３２ｆによって分圧した電圧がバイアス電圧として印加される。第二ゲートはバイパスコンデンサ３２ｇによって接地される。
【０００４】
そして、第一のＦＥＴ３１ａの第一ゲートにＶＨＦ帯のテレビジョン信号が入力され、第二のＦＥＴ３２ａの第一ゲートにＵＨＦ帯のテレビジョン信号が入力される。増幅された各テレビジョン信号は各ドレインから出力されるが、各ＦＥＴ３１ａ３２ａの利得は各第二ゲートに印加されるＡＧＣ電圧Ｖａによって制御される。ＡＧＣ電圧Ｖａは図示しないＡＧＣ電圧発生回路から出力される。
【０００５】
第一の利得制御増幅器３１と第二の利得制御増幅器３２にはバンドデコーダ３３を介して電源電圧Ｖｂが択一的に供給される。バンドデコーダ３３は、内部にスイッチ回路を有し、入力される電源電圧Ｖｂを選局信号Ｓによって切り替えて第一の利得制御増幅器３１または第二の利得制御増幅器３２に供給する。
即ち、ＶＨＦ帯のテレビジョン信号を受信する場合は、その選局信号によって電源電圧Ｖｂを第一の利得制御増幅器３１に供給する。また、ＵＨＦ帯のテレビジョン信号を受信する場合は、その選局信号によって電源電圧Ｖｂを第二の利得制御増幅器３１に供給する。
【０００６】
各ＦＥＴ３１ａ、３２ａの第二ゲートに印加されるＡＧＣ電圧Ｖａは入力される各テレビジョン信号のレベルの増加に対応してほぼ５ボルトから０ボルトまで低下するように変化し、例えば、第一の利得制御増幅器３１におけるＡＧＣ電圧に対する利得減衰特性は図４に示すようになっている。その結果、第一の利得制御増幅器３１から出力されるテレビジョン信号はほぼ一定となるように制御される。以上の動作は第二の利得制御増幅器３２においてもほぼ同じである。
【０００７】
【発明が解決しようとする課題】
上記の従来のテレビジョンチューナでは以下に述べる問題がある。以下の説明では、特に断る場合を除いて、第一の利得制御増幅器３１と第二の利得制御増幅器３２とを特に区別することなく、一般論で説明する。
【０００８】
先ず第一に、一般に、デュアルゲートＦＥＴのドレイン電流をカットオフ（遮断）にするための第一ゲート及び第二ゲートの電圧（これをピンチオフ電圧Ｖｐという）はソースに対してほぼマイナス０．３ボルト程度であるので、ＡＧＣ電圧が０ボルトのときには若干のドレイン電流（最小電流）が残留している。そのため、一方の動作状態の利得制御増幅器においては、ドレイン電流が遮断されたときの最大の利得減衰量Ｒｍａｘは得られず、ＡＧＣ電圧が０ボルトのときの最小電流に基づく利得減衰量Ｒ１しか得られない。また、ＡＧＣ電圧発生回路にオフセット電圧が存在すると、ＡＧＣ電圧Ｖａは０ボルトまで低下せずいわゆる残留電圧Ｖｒが最低電圧となる。そのため、利得減衰量はさらに少なくなり、Ｒ２となる（以上図４参照）。
その結果、利得制御増幅器のダイナミックレンジが狭くなるという問題が生じる。
【０００９】
また、他方の非動作状態の利得制御制御増幅器においては、ドレインに電源電圧Ｖｂが印加されなてはいないが、第一ゲートとソースとが同電位となっているため、第一ゲートに僅かのレベルで入力されているテレビジョン信号はドレインに出力される。このため、後段に接続される混合器で妨害信号を発生するという問題も発生する。
【００１０】
さらに、第一の利得制御増幅器３１と第二の利得制御増幅器３２にはバンドデコーダ３３を介して電源電圧を供給しているので、バンドデコーダ３３には比較的大きな電流が流れる。そのため、バンドデコーダ３３内のスイッチ回路素子には電流容量の大きなものを使用する必要があり、バンドデコーダ３３をコスト高にしていた。
【００１１】
そこで、本発明のテレビジョンチューナは、動作中の利得制御増幅器の利得減衰量を大きくするするとともに、非動作中の利得制御増幅器のＦＥＴのドレイン電流をほぼ完全に遮断して入力されるテレビジョン信号を出力しないようにすることを目的とする。
【００１２】
【課題を解決するための手段】
上記の課題を解決手段として、本発明のテレビジョンチューナは、第一の周波数バンドのテレビジョン信号を増幅するデュアルゲート型の第一のＦＥＴと、前記第一の周波数バンドよりも周波数が高い第二の周波数バンドのテレビジョン信号を増幅するデュアルゲート型の第二のＦＥＴとを備え、前記各ＦＥＴのドレインに共に電源電圧を印加すると共に、ソースとグランドとの間にバイアス抵抗を接続し、前記第一のＦＥＴの第一ゲートに前記第一の周波数バンドのテレビジョン信号を入力すると共に、前記第二のＦＥＴの第一ゲートに前記第二の周波数バンドのテレビジョン信号を入力し、前記各ＦＥＴの第二ゲートに共にＡＧＣ電圧を印加し、前記各ＦＥＴのソースにはソースバイアス用電圧をそれぞれ固定バイアス抵抗を介して供給して固定バイアス電圧を与え、前記各ＦＥＴの第一ゲートをそれぞれゲートバイアス抵抗によって接地すると共に、前記各ＦＥＴの第一ゲートには択一的にそれぞれ給電抵抗を介してゲートバイアス電圧を印加した。
【００１３】
また、本発明のテレビジョンチューナは、前記固定バイアス電圧を前記各ＦＥＴのピンチオフ電圧よりも大きくした。
【００１４】
また、本発明のテレビジョンチューナは、前記固定バイアス電圧を前記ＡＧＣ電圧の最小値よりも大きくした。
【００１５】
また、本発明のテレビジョンチューナは、選局信号によって前記ゲートバイアス電圧を発生するバンドデコーダを有し、前記バンドデコーダから前記各ＦＥＴの第一ゲートに前記ゲートバイアス電圧を印加した。
【００１６】
【発明の実施の形態】
図１は本発明のテレビジョンチューナの回路図である。図１に示すように、本発明のテレビジョンチューナは第一の周波数バンドのテレビジョン信号を増幅する第一の利得制御増幅器１と第一の周波数バンドよりも周波数が高い第二の周波数バンドのテレビジョン信号を増幅する第二の利得制御増幅器２とを有している。ここで、第一の周波数バンドはＶＨＦ帯の全帯域とＵＨＦ帯の一部とをカバーしており、その周波数範囲はおよそ５５ＭＨｚから３６１）ＭＨｚである。また、第二の周波数バンドの周波数範囲はおよそ３６７ＭＨｚから８０１ＭＨｚである。
【００１７】
第一の利得制御増幅器１、第二の利得制御増幅器２はそれぞれデュアルゲート型の第一のＦＥＴ１ａ、第二のＦＥＴ２ａを用いて構成される。第一のＦＥＴ１ａのドレインにはチョークインダクタ１ｂを介して電源電圧Ｖｂが印加される。電源電圧Ｖｂはソースバイアス電圧として固定バイアス抵抗１ｃを介してソースにも加えられる。ソースは自己バイアス抵抗１ｄ、バイパスコンデンサ１ｅによって接地される。第一ゲートはゲートバイアス抵抗１ｆによって接地され、第二ゲートはバイパスコンデンサ１ｇによって接地される。
【００１８】
同様に、第二のＦＥＴ２ａのドレインにはチョークインダクタ２ｂを介して電源電圧Ｖｂが印加される。電源電圧Ｖｂはソースバイアス電圧として固定バイアス抵抗２ｃを介してソースにも印加される。ソースは自己バイアス抵抗２ｄ、バイパスコンデンサ２ｅによって接地される。また、第一ゲートはゲートバイアス抵抗２ｆによって接地され、第二ゲートはバイパスコンデンサ２ｇによって接地される。
【００１９】
そして、第一のＦＥＴ１ａの第一ゲート又は第二のＦＥＴ２ａの第一ゲートにはバンドデコーダ３からそれぞれ給電抵抗１ｈ、２ｈを介して電源電圧Ｖｂがゲートバイアス電圧として択一的に印加される。第一のＦＥＴ１ａの第一ゲートのバイアス電圧はゲートバイアス抵抗１ｆと給電抵抗１ｈとの分割比によって設定され、第二のＦＥＴ２ａの第一ゲートのバイアス電圧はゲートバイアス抵抗２ｇと給電抵抗２ｈとの分割比によって決められる。
【００２０】
バンドデコーダ３は、内部にスイッチ回路を有し、入力される電源電圧Ｖｂを選局信号Ｓによって切り替えて第一のＦＥＴ１ａまたは第二のＦＥＴ２ａの各第一ゲートに供給する。
即ち、第一の周波数帯のテレビジョン信号を受信する場合は、その選局信号によって電源電圧Ｖｂを第一のＦＥＴ１ａの第一ゲートに供給する。また、第二の周波数帯のテレビジョン信号を受信する場合は、その選局信号によって電源電圧Ｖｂを第二のＦＥＴ２ａの第一ゲートに供給する。
なお、給電抵抗１ｈ、２ｈを介して各第一ゲートに電源電圧が供給されても、第一ゲートでは電流を消費しないので、バンドデコーダ３のスイッチ回路には電力負担がかからない。
【００２１】
そして、第一のＦＥＴ１ａの第一ゲートに第一の周波数帯のテレビジョン信号が入力され、第二のＦＥＴ２ａの第一ゲートに第二の周波数帯のテレビジョン信号が入力される。増幅された各テレビジョン信号は各ドレインから出力されるが、各ＦＥＴ１ａ、２ａの利得は各第二ゲートに印加されるＡＧＣ電圧Ｖａによって制御される。ＡＧＣ電圧Ｖａは図示しないＡＧＣ電圧発生回路から出力される。
【００２２】
各ＦＥＴ１ａ、２ａの第二ゲートに印加されるＡＧＣ電圧Ｖａは、各第一ゲートに入力される各テレビジョン信号のレベルの増加に対応してほぼ５ボルトから０ボルトまで低下するように変化する。そして、ＡＧＣ電圧が０ボルトのときはドレイン電流がほぼ０となるので、そのときの各ソースの電圧は、電源電圧Ｖｂを固定バイアス抵抗１ｃと自己バイアス抵抗１ｅ、および固定バイアス抵抗２ｃと自己バイアス抵抗２ｅとによってそれぞれ分圧して得られる分圧電圧となる。この分圧電圧はソースの固定バイアス電圧となり、各ＦＥＴ１ａ、２ａのピンチオフ電圧以上となるように、各抵抗値によって設定しておく。ピンチオフ電圧には第一ゲートのピンチオフ電圧と第二ゲートのピンチオフ電圧とがあるが、二つのピンチオフ電圧はほぼ同じである。
なお、ＡＧＣ電圧Ｖａの最小値が０にならず残留電圧が残る場合には、固定バイアス電圧はピンチオフ電圧と残留電圧との和の電圧となるように設定すればよい。
【００２３】
以上の構成において、一方の利得制御増幅器、例えば、第一の利得制御増幅器１を構成する第一のＦＥＴの第一ゲートにバンドデコーダ３から電源電圧Ｖｂが供給されている場合は、ＡＧＣ電圧Ｖａに対する利得減衰量の特性は図２に示すように変化する。即ち、ＡＧＣ電圧が０ボルトになったときは、第二ゲートの電圧がソースの電圧に対してピンチオフ電圧よりも低くなるので、ドレイン電流はほぼ０となり、第一の利得制御増幅器１の利得減衰量は最大（Ｒｍａｘ）となる。
【００２４】
一方、第二の利得制御増幅器２においては、第二のＦＥＴ２ａの第一ゲートには電源電圧Ｖｂが供給されないので、ＡＧＣ電圧Ｖａの変化範囲内で第一ゲートがピンチオフ電圧以下に押さえられており、ドレイン電流は流れない。従って、第一ゲートに第二の周波数帯のテレビジョン信号が入力されたとしても第二のＦＥＴ２ａのドレインには出力されない。
【００２５】
【発明の効果】
以上のように、本発明のテレビジョンチューナは、第一の周波数バンドのテレビジョン信号が入力される第一のＦＥＴと第二の周波数バンドのテレビジョン信号が入力される第二のＦＥＴとの各ドレインに共に電源電圧を印加すると共に、ソースとグランドとの間にバイアス抵抗を接続し、各ＦＥＴの第二ゲートに共にＡＧＣ電圧を印加し、各ＦＥＴのソースにはソースバイアス用電圧をそれぞれ固定バイアス抵抗を介して供給して固定バイアス電圧を与え、各ＦＥＴの第一ゲートをそれぞれゲートバイアス抵抗によって接地すると共に、各ＦＥＴの第一ゲートには択一的にそれぞれ給電抵抗を介してゲートバイアス電圧を印加したので、ゲートバイアス電圧が印加された方のＦＥＴは、ＡＧＣ電圧によって第二ゲートの電圧をソース電圧よりも低くすることができ、利得減衰量を大きくすることができる。また、他方のＦＥＴでは、テレビジョン信号が入力されていても第一ゲートの電圧がソース電圧よりも低くなってドレイン電流が流れず、テレビジョン信号は出力されない。
【００２６】
また、本発明のテレビジョンチューナは、固定バイアス電圧を各ＦＥＴのピンチオフ電圧よりも大きくしたので、ＡＧＣ電圧が０ボルトになればドレイン電流はほぼ完全に遮断され、利得減衰量が大きくなる。
【００２７】
また、本発明のテレビジョンチューナは、固定バイアス電圧をＡＧＣ電圧の最小値よりも大きくしたので、ＡＧＣ電圧に残留電圧が残っていてもドレイン電流を遮断出来る。
【００２８】
また、本発明のテレビジョンチューナは、選局信号によってゲートバイアス電圧を発生するバンドデコーダを有し、バンドデコーダから各ＦＥＴの第一ゲートにゲートバイアス電圧を印加したので、バンドデコーダにはバイアスのための電流が流れず、バンドデコーダには電流容量あるいは電力容量の小さなものが使用できる。
【図面の簡単な説明】
【図１】本発明のテレビジョンチューナの回路図である。
【図２】本発明のテレビジョンチューナにおける利得制御増幅器の利得減衰特性図である。
【図３】従来のテレビジョンチューナの回路図である。
【図４】従来のテレビジョンチューナにおける利得制御増幅器の利得減衰特性図である。
【符号の説明】
１ 第一の利得制御増幅器
１ａ 第一のＦＥＴ
１ｂ チョークインダクタ
１ｃ 固定バイアス抵抗
１ｄ 自己バイアス抵抗
１ｅ、１ｇ バイパスコンデンサ
１ｆ ゲートバイアス抵抗
１ｈ 給電抵抗
２ 第二の利得制御増幅器
２ａ 第二のＦＥＴ
２ｂ チョークインダクタ
２ｃ 固定バイアス抵抗
２ｄ 自己バイアス抵抗
２ｅ、１ｇ バイパスコンデンサ
２ｆ ゲートバイアス抵抗
２ｈ 給電抵抗
３ バンドデコーダ
【発明の属する技術分野】
本発明はテレビジョンチューナに関し、詳しくはテレビジョンチューナにおける利得制御増幅器のバイアス電圧供給回路に関する。
【０００２】
【従来の技術】
従来のテレビジョンチューナは図３に示すように、ＶＨＦ帯のテレビジョン信号を増幅する第一の利得制御増幅器３１とＵＨＦ帯のテレビジョン信号を増幅する第二の利得制御増幅器３２とを有している。そして、第一の利得制御増幅器３１、第二の利得制御増幅器３２はそれぞれデュアルゲート型の第一のＦＥＴ３１ａ、第二のＦＥＴ３２ａで構成される。第一のＦＥＴ３１ａのドレインにはチョークインダクタ３１ｂを介して電源電圧Ｖｂが印加され、ソースはバイアス抵抗３１ｃ、バイパスコンデンサ３１ｄによって接地される。また、第一ゲートには、ドレインに加えられる電源電圧Ｖｂをバイアス抵抗３１ｅ、３１ｆによって分圧した電圧が固定のバイアス電圧として印加される。また、第二ゲートはバイパスコンデンサ３１ｇによって接地される。
【０００３】
同様に、第二のＦＥＴ３２ａのドレインにはチョークインダクタ３２ｂを介して電源電圧Ｖｂが印加され、ソースはバイアス抵抗３２ｃ、バイパスコンデンサ３２ｄによって接地される。また、第一ゲートには、ドレインに加えられる電源電圧Ｖｂをバイアス抵抗３２ｅ、３２ｆによって分圧した電圧がバイアス電圧として印加される。第二ゲートはバイパスコンデンサ３２ｇによって接地される。
【０００４】
そして、第一のＦＥＴ３１ａの第一ゲートにＶＨＦ帯のテレビジョン信号が入力され、第二のＦＥＴ３２ａの第一ゲートにＵＨＦ帯のテレビジョン信号が入力される。増幅された各テレビジョン信号は各ドレインから出力されるが、各ＦＥＴ３１ａ３２ａの利得は各第二ゲートに印加されるＡＧＣ電圧Ｖａによって制御される。ＡＧＣ電圧Ｖａは図示しないＡＧＣ電圧発生回路から出力される。
【０００５】
第一の利得制御増幅器３１と第二の利得制御増幅器３２にはバンドデコーダ３３を介して電源電圧Ｖｂが択一的に供給される。バンドデコーダ３３は、内部にスイッチ回路を有し、入力される電源電圧Ｖｂを選局信号Ｓによって切り替えて第一の利得制御増幅器３１または第二の利得制御増幅器３２に供給する。
即ち、ＶＨＦ帯のテレビジョン信号を受信する場合は、その選局信号によって電源電圧Ｖｂを第一の利得制御増幅器３１に供給する。また、ＵＨＦ帯のテレビジョン信号を受信する場合は、その選局信号によって電源電圧Ｖｂを第二の利得制御増幅器３１に供給する。
【０００６】
各ＦＥＴ３１ａ、３２ａの第二ゲートに印加されるＡＧＣ電圧Ｖａは入力される各テレビジョン信号のレベルの増加に対応してほぼ５ボルトから０ボルトまで低下するように変化し、例えば、第一の利得制御増幅器３１におけるＡＧＣ電圧に対する利得減衰特性は図４に示すようになっている。その結果、第一の利得制御増幅器３１から出力されるテレビジョン信号はほぼ一定となるように制御される。以上の動作は第二の利得制御増幅器３２においてもほぼ同じである。
【０００７】
【発明が解決しようとする課題】
上記の従来のテレビジョンチューナでは以下に述べる問題がある。以下の説明では、特に断る場合を除いて、第一の利得制御増幅器３１と第二の利得制御増幅器３２とを特に区別することなく、一般論で説明する。
【０００８】
先ず第一に、一般に、デュアルゲートＦＥＴのドレイン電流をカットオフ（遮断）にするための第一ゲート及び第二ゲートの電圧（これをピンチオフ電圧Ｖｐという）はソースに対してほぼマイナス０．３ボルト程度であるので、ＡＧＣ電圧が０ボルトのときには若干のドレイン電流（最小電流）が残留している。そのため、一方の動作状態の利得制御増幅器においては、ドレイン電流が遮断されたときの最大の利得減衰量Ｒｍａｘは得られず、ＡＧＣ電圧が０ボルトのときの最小電流に基づく利得減衰量Ｒ１しか得られない。また、ＡＧＣ電圧発生回路にオフセット電圧が存在すると、ＡＧＣ電圧Ｖａは０ボルトまで低下せずいわゆる残留電圧Ｖｒが最低電圧となる。そのため、利得減衰量はさらに少なくなり、Ｒ２となる（以上図４参照）。
その結果、利得制御増幅器のダイナミックレンジが狭くなるという問題が生じる。
【０００９】
また、他方の非動作状態の利得制御制御増幅器においては、ドレインに電源電圧Ｖｂが印加されなてはいないが、第一ゲートとソースとが同電位となっているため、第一ゲートに僅かのレベルで入力されているテレビジョン信号はドレインに出力される。このため、後段に接続される混合器で妨害信号を発生するという問題も発生する。
【００１０】
さらに、第一の利得制御増幅器３１と第二の利得制御増幅器３２にはバンドデコーダ３３を介して電源電圧を供給しているので、バンドデコーダ３３には比較的大きな電流が流れる。そのため、バンドデコーダ３３内のスイッチ回路素子には電流容量の大きなものを使用する必要があり、バンドデコーダ３３をコスト高にしていた。
【００１１】
そこで、本発明のテレビジョンチューナは、動作中の利得制御増幅器の利得減衰量を大きくするするとともに、非動作中の利得制御増幅器のＦＥＴのドレイン電流をほぼ完全に遮断して入力されるテレビジョン信号を出力しないようにすることを目的とする。
【００１２】
【課題を解決するための手段】
上記の課題を解決手段として、本発明のテレビジョンチューナは、第一の周波数バンドのテレビジョン信号を増幅するデュアルゲート型の第一のＦＥＴと、前記第一の周波数バンドよりも周波数が高い第二の周波数バンドのテレビジョン信号を増幅するデュアルゲート型の第二のＦＥＴとを備え、前記各ＦＥＴのドレインに共に電源電圧を印加すると共に、ソースとグランドとの間にバイアス抵抗を接続し、前記第一のＦＥＴの第一ゲートに前記第一の周波数バンドのテレビジョン信号を入力すると共に、前記第二のＦＥＴの第一ゲートに前記第二の周波数バンドのテレビジョン信号を入力し、前記各ＦＥＴの第二ゲートに共にＡＧＣ電圧を印加し、前記各ＦＥＴのソースにはソースバイアス用電圧をそれぞれ固定バイアス抵抗を介して供給して固定バイアス電圧を与え、前記各ＦＥＴの第一ゲートをそれぞれゲートバイアス抵抗によって接地すると共に、前記各ＦＥＴの第一ゲートには択一的にそれぞれ給電抵抗を介してゲートバイアス電圧を印加した。
【００１３】
また、本発明のテレビジョンチューナは、前記固定バイアス電圧を前記各ＦＥＴのピンチオフ電圧よりも大きくした。
【００１４】
また、本発明のテレビジョンチューナは、前記固定バイアス電圧を前記ＡＧＣ電圧の最小値よりも大きくした。
【００１５】
また、本発明のテレビジョンチューナは、選局信号によって前記ゲートバイアス電圧を発生するバンドデコーダを有し、前記バンドデコーダから前記各ＦＥＴの第一ゲートに前記ゲートバイアス電圧を印加した。
【００１６】
【発明の実施の形態】
図１は本発明のテレビジョンチューナの回路図である。図１に示すように、本発明のテレビジョンチューナは第一の周波数バンドのテレビジョン信号を増幅する第一の利得制御増幅器１と第一の周波数バンドよりも周波数が高い第二の周波数バンドのテレビジョン信号を増幅する第二の利得制御増幅器２とを有している。ここで、第一の周波数バンドはＶＨＦ帯の全帯域とＵＨＦ帯の一部とをカバーしており、その周波数範囲はおよそ５５ＭＨｚから３６１）ＭＨｚである。また、第二の周波数バンドの周波数範囲はおよそ３６７ＭＨｚから８０１ＭＨｚである。
【００１７】
第一の利得制御増幅器１、第二の利得制御増幅器２はそれぞれデュアルゲート型の第一のＦＥＴ１ａ、第二のＦＥＴ２ａを用いて構成される。第一のＦＥＴ１ａのドレインにはチョークインダクタ１ｂを介して電源電圧Ｖｂが印加される。電源電圧Ｖｂはソースバイアス電圧として固定バイアス抵抗１ｃを介してソースにも加えられる。ソースは自己バイアス抵抗１ｄ、バイパスコンデンサ１ｅによって接地される。第一ゲートはゲートバイアス抵抗１ｆによって接地され、第二ゲートはバイパスコンデンサ１ｇによって接地される。
【００１８】
同様に、第二のＦＥＴ２ａのドレインにはチョークインダクタ２ｂを介して電源電圧Ｖｂが印加される。電源電圧Ｖｂはソースバイアス電圧として固定バイアス抵抗２ｃを介してソースにも印加される。ソースは自己バイアス抵抗２ｄ、バイパスコンデンサ２ｅによって接地される。また、第一ゲートはゲートバイアス抵抗２ｆによって接地され、第二ゲートはバイパスコンデンサ２ｇによって接地される。
【００１９】
そして、第一のＦＥＴ１ａの第一ゲート又は第二のＦＥＴ２ａの第一ゲートにはバンドデコーダ３からそれぞれ給電抵抗１ｈ、２ｈを介して電源電圧Ｖｂがゲートバイアス電圧として択一的に印加される。第一のＦＥＴ１ａの第一ゲートのバイアス電圧はゲートバイアス抵抗１ｆと給電抵抗１ｈとの分割比によって設定され、第二のＦＥＴ２ａの第一ゲートのバイアス電圧はゲートバイアス抵抗２ｇと給電抵抗２ｈとの分割比によって決められる。
【００２０】
バンドデコーダ３は、内部にスイッチ回路を有し、入力される電源電圧Ｖｂを選局信号Ｓによって切り替えて第一のＦＥＴ１ａまたは第二のＦＥＴ２ａの各第一ゲートに供給する。
即ち、第一の周波数帯のテレビジョン信号を受信する場合は、その選局信号によって電源電圧Ｖｂを第一のＦＥＴ１ａの第一ゲートに供給する。また、第二の周波数帯のテレビジョン信号を受信する場合は、その選局信号によって電源電圧Ｖｂを第二のＦＥＴ２ａの第一ゲートに供給する。
なお、給電抵抗１ｈ、２ｈを介して各第一ゲートに電源電圧が供給されても、第一ゲートでは電流を消費しないので、バンドデコーダ３のスイッチ回路には電力負担がかからない。
【００２１】
そして、第一のＦＥＴ１ａの第一ゲートに第一の周波数帯のテレビジョン信号が入力され、第二のＦＥＴ２ａの第一ゲートに第二の周波数帯のテレビジョン信号が入力される。増幅された各テレビジョン信号は各ドレインから出力されるが、各ＦＥＴ１ａ、２ａの利得は各第二ゲートに印加されるＡＧＣ電圧Ｖａによって制御される。ＡＧＣ電圧Ｖａは図示しないＡＧＣ電圧発生回路から出力される。
【００２２】
各ＦＥＴ１ａ、２ａの第二ゲートに印加されるＡＧＣ電圧Ｖａは、各第一ゲートに入力される各テレビジョン信号のレベルの増加に対応してほぼ５ボルトから０ボルトまで低下するように変化する。そして、ＡＧＣ電圧が０ボルトのときはドレイン電流がほぼ０となるので、そのときの各ソースの電圧は、電源電圧Ｖｂを固定バイアス抵抗１ｃと自己バイアス抵抗１ｅ、および固定バイアス抵抗２ｃと自己バイアス抵抗２ｅとによってそれぞれ分圧して得られる分圧電圧となる。この分圧電圧はソースの固定バイアス電圧となり、各ＦＥＴ１ａ、２ａのピンチオフ電圧以上となるように、各抵抗値によって設定しておく。ピンチオフ電圧には第一ゲートのピンチオフ電圧と第二ゲートのピンチオフ電圧とがあるが、二つのピンチオフ電圧はほぼ同じである。
なお、ＡＧＣ電圧Ｖａの最小値が０にならず残留電圧が残る場合には、固定バイアス電圧はピンチオフ電圧と残留電圧との和の電圧となるように設定すればよい。
【００２３】
以上の構成において、一方の利得制御増幅器、例えば、第一の利得制御増幅器１を構成する第一のＦＥＴの第一ゲートにバンドデコーダ３から電源電圧Ｖｂが供給されている場合は、ＡＧＣ電圧Ｖａに対する利得減衰量の特性は図２に示すように変化する。即ち、ＡＧＣ電圧が０ボルトになったときは、第二ゲートの電圧がソースの電圧に対してピンチオフ電圧よりも低くなるので、ドレイン電流はほぼ０となり、第一の利得制御増幅器１の利得減衰量は最大（Ｒｍａｘ）となる。
【００２４】
一方、第二の利得制御増幅器２においては、第二のＦＥＴ２ａの第一ゲートには電源電圧Ｖｂが供給されないので、ＡＧＣ電圧Ｖａの変化範囲内で第一ゲートがピンチオフ電圧以下に押さえられており、ドレイン電流は流れない。従って、第一ゲートに第二の周波数帯のテレビジョン信号が入力されたとしても第二のＦＥＴ２ａのドレインには出力されない。
【００２５】
【発明の効果】
以上のように、本発明のテレビジョンチューナは、第一の周波数バンドのテレビジョン信号が入力される第一のＦＥＴと第二の周波数バンドのテレビジョン信号が入力される第二のＦＥＴとの各ドレインに共に電源電圧を印加すると共に、ソースとグランドとの間にバイアス抵抗を接続し、各ＦＥＴの第二ゲートに共にＡＧＣ電圧を印加し、各ＦＥＴのソースにはソースバイアス用電圧をそれぞれ固定バイアス抵抗を介して供給して固定バイアス電圧を与え、各ＦＥＴの第一ゲートをそれぞれゲートバイアス抵抗によって接地すると共に、各ＦＥＴの第一ゲートには択一的にそれぞれ給電抵抗を介してゲートバイアス電圧を印加したので、ゲートバイアス電圧が印加された方のＦＥＴは、ＡＧＣ電圧によって第二ゲートの電圧をソース電圧よりも低くすることができ、利得減衰量を大きくすることができる。また、他方のＦＥＴでは、テレビジョン信号が入力されていても第一ゲートの電圧がソース電圧よりも低くなってドレイン電流が流れず、テレビジョン信号は出力されない。
【００２６】
また、本発明のテレビジョンチューナは、固定バイアス電圧を各ＦＥＴのピンチオフ電圧よりも大きくしたので、ＡＧＣ電圧が０ボルトになればドレイン電流はほぼ完全に遮断され、利得減衰量が大きくなる。
【００２７】
また、本発明のテレビジョンチューナは、固定バイアス電圧をＡＧＣ電圧の最小値よりも大きくしたので、ＡＧＣ電圧に残留電圧が残っていてもドレイン電流を遮断出来る。
【００２８】
また、本発明のテレビジョンチューナは、選局信号によってゲートバイアス電圧を発生するバンドデコーダを有し、バンドデコーダから各ＦＥＴの第一ゲートにゲートバイアス電圧を印加したので、バンドデコーダにはバイアスのための電流が流れず、バンドデコーダには電流容量あるいは電力容量の小さなものが使用できる。
【図面の簡単な説明】
【図１】本発明のテレビジョンチューナの回路図である。
【図２】本発明のテレビジョンチューナにおける利得制御増幅器の利得減衰特性図である。
【図３】従来のテレビジョンチューナの回路図である。
【図４】従来のテレビジョンチューナにおける利得制御増幅器の利得減衰特性図である。
【符号の説明】
１ 第一の利得制御増幅器
１ａ 第一のＦＥＴ
１ｂ チョークインダクタ
１ｃ 固定バイアス抵抗
１ｄ 自己バイアス抵抗
１ｅ、１ｇ バイパスコンデンサ
１ｆ ゲートバイアス抵抗
１ｈ 給電抵抗
２ 第二の利得制御増幅器
２ａ 第二のＦＥＴ
２ｂ チョークインダクタ
２ｃ 固定バイアス抵抗
２ｄ 自己バイアス抵抗
２ｅ、１ｇ バイパスコンデンサ
２ｆ ゲートバイアス抵抗
２ｈ 給電抵抗
３ バンドデコーダ
Claims (4)
- 第一の周波数バンドのテレビジョン信号を増幅するデュアルゲート型の第一のＦＥＴと、前記第一の周波数バンドよりも周波数が高い第二の周波数バンドのテレビジョン信号を増幅するデュアルゲート型の第二のＦＥＴとを備え、前記各ＦＥＴのドレインに共に電源電圧を印加すると共に、ソースとグランドとの間にバイアス抵抗を接続し、前記第一のＦＥＴの第一ゲートに前記第一の周波数バンドのテレビジョン信号を入力すると共に、前記第二のＦＥＴの第一ゲートに前記第二の周波数バンドのテレビジョン信号を入力し、前記各ＦＥＴの第二ゲートに共にＡＧＣ電圧を印加し、前記各ＦＥＴのソースにはソースバイアス用電圧をそれぞれ固定バイアス抵抗を介して供給して固定バイアス電圧を与え、前記各ＦＥＴの第一ゲートをそれぞれゲートバイアス抵抗によって接地すると共に、前記各ＦＥＴの第一ゲートには択一的にそれぞれ給電抵抗を介してゲートバイアス電圧を印加したことを特徴とするテレビジョンチューナ。
- 前記固定バイアス電圧を前記各ＦＥＴのピンチオフ電圧よりも大きくしたことを特徴とする請求項１記載のテレビジョンチューナ。
- 前記固定バイアス電圧を前記ＡＧＣ電圧の最小値よりも大きくしたことを特徴とする請求項１または２記載のテレビジョンチューナ。
- 選局信号によって前記ゲートバイアス電圧を発生するバンドデコーダを有し、前記バンドデコーダから前記各ＦＥＴの第一ゲートに前記ゲートバイアス電圧を印加したことを特徴とする請求項１または２または３記載のテレビジョンチューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34168599A JP3592162B2 (ja) | 1999-12-01 | 1999-12-01 | テレビジョンチューナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34168599A JP3592162B2 (ja) | 1999-12-01 | 1999-12-01 | テレビジョンチューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001157129A JP2001157129A (ja) | 2001-06-08 |
| JP3592162B2 true JP3592162B2 (ja) | 2004-11-24 |
Family
ID=18347999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34168599A Expired - Fee Related JP3592162B2 (ja) | 1999-12-01 | 1999-12-01 | テレビジョンチューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3592162B2 (ja) |
-
1999
- 1999-12-01 JP JP34168599A patent/JP3592162B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001157129A (ja) | 2001-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6903783B2 (en) | Tuner for receiving television signal in VHF band and UHF band | |
| US6400933B1 (en) | Amplifier | |
| JPS6341453B2 (ja) | ||
| JP3592162B2 (ja) | テレビジョンチューナ | |
| US4243947A (en) | Radio frequency amplifier with gain control | |
| US7298426B2 (en) | Television tuner having variable gain reduction | |
| US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
| US4763082A (en) | Selectable tuner preamplifier | |
| US6184751B1 (en) | Amplifier circuit | |
| US6259903B1 (en) | Tuner and if amplifier | |
| JP3558958B2 (ja) | Ａｇｃ回路 | |
| JP3108712U (ja) | 可変利得増幅回路 | |
| US4509207A (en) | UHF RF Amplifier and AGC system | |
| JP2001156552A (ja) | 伝送経路切替回路 | |
| JPH0687532B2 (ja) | 自動利得制御回路 | |
| US7414675B2 (en) | Television tuner being capable of receiving FM broadcast signal | |
| JP2679999B2 (ja) | Ａｇｃ回路 | |
| JPS61103307A (ja) | 高周波増幅回路 | |
| KR100194662B1 (ko) | 다배속 동작에 따른 주파수 조절회로 | |
| JP2002043970A (ja) | テレビジョンチューナ | |
| JP2001320295A (ja) | テレビジョンチューナ | |
| JP3071138B2 (ja) | Ａｍラジオ受信機 | |
| JP2605907B2 (ja) | Ａｇｃ回路 | |
| JPH10294627A (ja) | Ａｇｃ回路及び送信装置 | |
| KR0137032Y1 (ko) | 튜너의 고주파증폭장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |