JP3970623B2 - 可変利得増幅器 - Google Patents
可変利得増幅器 Download PDFInfo
- Publication number
- JP3970623B2 JP3970623B2 JP2002029742A JP2002029742A JP3970623B2 JP 3970623 B2 JP3970623 B2 JP 3970623B2 JP 2002029742 A JP2002029742 A JP 2002029742A JP 2002029742 A JP2002029742 A JP 2002029742A JP 3970623 B2 JP3970623 B2 JP 3970623B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- variable gain
- gain amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 104
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 104
- 230000010355 oscillation Effects 0.000 claims description 29
- 238000010586 diagram Methods 0.000 description 27
- 230000007423 decrease Effects 0.000 description 20
- 230000000694 effects Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229960001948 caffeine Drugs 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- RYYVLZVUVIJVGH-UHFFFAOYSA-N trimethylxanthine Natural products CN1C(=O)N(C)C(=O)C2=C1N=CN2C RYYVLZVUVIJVGH-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を用いて構成する高い線形性を持つ可変利得増幅器に係り、特に、広帯域の無線通信機の実現等に有効な可変利得増幅器に関するものである。
【０００２】
【従来の技術】
ケーブルや電波を用いたテレビ放送のチューナのような広帯域の無線通信機は、強い信号が入力されたときのチャンネル間相互変調妨害を抑えるため、高い線形性（歪の小さい）を持つ可変利得増幅器を必要とする。従来のディスクリート部品を用いて構成されるチューナでは、線形性の高いＰＩＮダイオード部品を用いて信号の減衰器を構成し、増幅器には強い信号が入力されないようにして、相互変調妨害信号の発生を抑えてきた。しかし、ＣＭＯＳやBipolar 等の一般に用いられる半導体集積回路上にＰＩＮダイオードを形成することはできない。このため、無線通信機を半導体集積回路で構成するためには、異なる可変利得増幅器を実現する方法が必要になる。
【０００３】
このような可変利得増幅器の構成方法が、米国特許６，１００，７６１号(Highly Linear Variable-Gain Low Noise Amplifier) に開示されている。この増幅器は、図２３に示すように、トランジスタＩＱ１・ＩＱ２を含むＮＰＮトランスコンダクタ対を備えている。トランジスタＩＱ１・ＩＱ２のコレクタには、可変抵抗１Ｒｃを介して電源電圧Ｖc が印加され、エミッタには可変抵抗１Ｒｅを介してＧＮＤラインに接続されている。また、トランジスタＩＱ１・ＩＱ２のベースは、それぞれ入力ＩＮ＋・ＩＮ−が入力されるとともに、それぞれ抵抗１Ｒｂ１・１Ｒｂ２を介してバイアス電圧Ｖb が入力される。
【０００４】
この増幅器の利得は、１Ｒｃ／（１／ｇｍ＋１Ｒｅ）となる。ここで、ｇｍは、トランジスタＩＱ１・ＩＱ２のトランスコンダクタンスを表している。上記の増幅器では、１Ｒｅを図２４に示すように、抵抗Ｒｎ１・Ｒｎ２・Ｒｎ３…からなる抵抗ラダーおよび各抵抗間に接続されたｎＭＯＳスイッチＭｎ１・Ｍｎ２・Ｍｎ３…によって構成して可変利得の制御を実現している。ｎＭＯＳスイッチＭｎ１・Ｍｎ２・Ｍｎ３…は、それぞれゲートに入力される電圧Ｖｎ１・Ｖｎ２・Ｖｎ３…によって動通・遮断が制御される。
【０００５】
【発明が解決しようとする課題】
ところが、上記の増幅器には、次の３つの課題がある。
【０００６】
第１に、抵抗ラダーを精度よく設計するためには、ｎＭＯＳスイッチＭｎ１・Ｍｎ２・Ｍｎ３…のオン抵抗を低く抑える必要がある。しかし、例えば、標準的な０．２５μｍＣＭＯＳプロセスを用いてオン抵抗１Ωのスイッチを作るためにはチャネル幅が１０００μｍである巨大なトランジスタを必要とする。従って、上記の抵抗ラダーを実現するには、このような巨大なトランジスタが複数必要になり、このために実装面積が大きくなる。
【０００７】
第２に、可変抵抗１Ｒｅの抵抗値を変化させると回路を流れる電流が変化し、トランジスタの動作点が変動する。この変動を抑えるため、図２５に示すようなバイアス電圧Ｖb の調整回路を設けている。この調整回路では、トランジスタ５Ｑ１のコレクタとベースとの間に抵抗５Ｒｂが接続され、トランジスタ５Ｑ１のエミッタとＧＮＤラインとの間に可変抵抗５Ｒｅが設けられている。また、抵抗５Ｒｂとコレクタとの接続点にバイアス電流５１ｃが流され、同コレクタに現れる電圧５Ｖb がバッファアンプ５０１を介してバイアス電圧Ｖb として出力される。しかし、この調整回路では、抵抗ラダーのレプリカとなる抵抗５Ｒｂを含むため、実装面積が大きくなる。
【０００８】
第３に、図２３および図２５に示す構成は、Bipolar トランジスタが用いられているが、ＢｉＣＭＯＳプロセスよりも安価なＣＭＯＳプロセスを用いて同様の回路を実現するため、Bipolar トランジスタをＭＯＳトランジスタに置き換えたものを考える。ここで、ＭＯＳトランジスタを流れる電流Ｉは、
Ｉ＝Ｋ・（Ｗ／Ｌ）・Ｖod2 …（１）で与えられる。
【０００９】
ここで、Ｋはプロセスから決まる定数であり、Ｗはトランジスタのチャネル幅であり、Ｌはトランジスタのチャネル長である。また、Ｖod＝Ｖgs−Ｖthであり、Ｖgs＝Ｖg −Ｖs である。ここに、Ｖg はゲート電圧であり、Ｖs はソース電圧であり、Ｖthはトランジスタの閾値電圧である。そうすると、利得を下げるために可変抵抗１Ｒｅの抵抗値を変えても、バイアス電圧Ｖb の調整回路が一定電流を流すように働き、電圧Ｖodが変化しない。
【００１０】
ところで、回路の３次の歪成分を現す指標であり、２トーン入力を与えた際の３次相互変調成分が１次の成分と同じ値になる入力値であるＩＩＰ３（３次の入力インターセプトポイント）に関して、文献“RF Linearity of Short-Channel MOSFETs, Theerachet Soorapanth and Thomas H. Lee, First International Workshop on Design of Mixed-Mode Integrated Circuits and Applications, Cancun, Mexico, July, 28-30, 1997, pp.81-84”に言及されている。この文献のFig.５によると、ＭＯＳトランジスタのＩＩＰ３はＶodの値で決まることがわかる。従って、可変抵抗１Ｒｅの抵抗値を変えることで増幅器の利得を変えてもＩＩＰ３は変化しない。
【００１１】
本発明は、上記の事情に鑑みてなされたものであって、利得の減少分をＩＩＰ３の増大分として作用させることができる実装面積の小さい可変利得増幅器を実現することを目的としている。
【００１２】
【課題を解決するための手段】
本発明の可変利得増幅器は、上記の課題を解決するために、入力信号を増幅する増幅トランジスタおよび該増幅トランジスタを流れる電流を制御する電流制御トランジスタを含み、並列に配置されている複数の単位回路を備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されており、各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有しており、上記単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備え、各単位回路の上記切替制御回路に、共通する上記動作 制御電圧が入力され、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧であり、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御することを特徴としている。
【００１３】
上記の構成では、電流経路制御部によって電流を一定に保った状態で、増幅トランジスタの大きさ（Ｗ／Ｌ）が縮小または増大すると、線形性の指標であるＩＩＰ３が増大または減少し、利得が低下または上昇する。これにより、ＣＭＯＳ構成の可変利得増幅器において利得を低下させても、ＩＩＰ３が増大しないという不都合を解消することができる。また、従来、可変利得のために用いられていた前述の抵抗ラダーが不要になるため、抵抗ラダーにおけるスイッチのオン抵抗を低下させるための大きいスイッチも不要になる。
【００１４】
本発明の基本となる上記の可変利得増幅器は、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタを含み、並列に配置されている複数の単位回路をさらに備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されている。
【００１５】
この構成では、電流制御トランジスタの制御によって、増幅トランジスタを流れる電流を独立に制御することができる。例えば、ある単位回路の増幅トランジスタを流れる電流を遮断すると、この単位回路の増幅トランジスタは入力信号の増幅に寄与しなくなる。
【００１６】
この可変利得増幅器においては、各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有している。このように構成することにより、増幅トランジスタの大きさと、単位回路における増幅トランジスタを流れる電流とを制御することができる。
【００１７】
この可変利得増幅器においては、各単位回路の上記切替制御回路に、共通する上記動作制御電圧が入力される。このように構成することにより、使用する動作制御電圧の数が少なくなる。
【００１８】
また、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧である。このような構成では、電流を遮断することにより増幅トランジスタの大きさが小さくなった場合、動作制御電圧を電流を遮断する電圧から遠ざかるように制御すれば、流れる電流量を一定に保つことができる。
【００１９】
この可変利得増幅器においては、各単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備えている。このように構成することにより、切替制御信号の値に応じて、動作制御電圧の値を変化させて、増幅トランジスタの大きさを変化させるとともに、増幅トランジスタに流れる電流量を制御することができる。
【００２０】
この可変利得増幅器値においては、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御する。このように構成することにより、可変利得増幅器全体で各単位回路に流れる電流を制御することができる。
【００２１】
以上より、利得の減少分をＩＩＰ３の増大分として作用させることができる実装面積の小さい可変利得増幅器を実現することができる。
【００２２】
この可変利得増幅器においては、電圧発生回路が、上記総電流量を一定に制御するように上記動作制御電圧を発生することが好ましい。このように構成することにより、電流が流れる単位回路からなる可変利得増幅器において、利得の減少分を確実にＩＩＰ３の増大分として作用させることができる。
【００２３】
この可変利得増幅器においては、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタと、上記電流制御トランジスタとともにカレントミラーを構成する補助電流制御トランジスタと、上記電流制御トランジスタおよび上記補助電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路とを含み、並列に配置されている単位回路であって、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続される複数の単位回路と、上記補助電流制御トランジスタに一定の電流を供給する電流源とを備えていることが好ましい。
【００２４】
これにより、カレントミラーを構成する電流制御トランジスタおよび補助電流制御トランジスタによって、電流源からの一定の電流が増幅トランジスタに流れる。それゆえ、増幅トランジスタの大きさに関わらず、一定の電流を流すことができる回路を、電流制御トランジスタと補助電流制御トランジスタとをＭＯＳトランジスタで簡素に構成することによって実現できる。従って、可変利得増幅器の低コスト化を図ることができる。
【００２５】
単位回路を備えた上記の各可変利得増幅器においては（ただし、上記補助電流制御トランジスタに一定の電流を供給する電流源を備える可変利得増幅器を除く）、各単位回路における上記電流制御トランジスタに一定の電流を供給する電流源を備えていることが好ましい。このように構成することにより、電流制御トランジスタの遮断・導通がいかなる状態であっても(ただし、全てが遮断されている場合は除く)、増幅トランジスタを流れる電流は電流源の電流値となる。それゆえ、電流源の電流値を一定に保って、遮断する単位回路数を増加させると、増幅トランジスタの大きさが小さくなって利得が低下したときに、ＩＩＰ３を増大させることができる。
【００２６】
単位回路を備えた上記の各可変利得増幅器においては、上記増幅トランジスタが増幅トランジスタ差動対からなることが好ましい。このように構成することにより、トランジスタ差動対から得られる信号が全差動信号となり、電源電圧や接地電圧の変動に耐性の高い回路を構成することができる。
【００２７】
単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力が、負荷インピーダンスを介して電源に接続されていることが好ましい。このように構成することにより、出力電流が電圧に変換され、電圧入力・電圧出力型の可変利得増幅器が実現できる。
【００２８】
単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力がソースに接続されるトランジスタ差動対と、該トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記トランジスタ差動対を構成するトランジスタのゲートに互いに１８０°位相のシフトした発振信号が入力されることが好ましい。このように構成することにより、可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。
【００２９】
この可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第１トランジスタ差動対および該差動出力の他方がソースに接続される第２トランジスタ差動対であって、互いの差動出力が交差接続される第１および第２トランジスタ差動対と、該第１および第２トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第１および第２トランジスタ差動対を構成するトランジスタのゲートに互いに１８０°位相のシフトした発振信号が入力されることが好ましい。このように構成することにより、全差動型可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。
【００３０】
あるいは、増幅トランジスタ差動対を備えた上記の可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第１トランジスタ差動対および該差動出力の他方がソースに接続される第２トランジスタ差動対であって、互いの差動出力が交差接続される第１および第２トランジスタ差動対と、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第３トランジスタ差動対および該差動出力の他方がソースに接続される第４トランジスタ差動対であって、互いの差動出力が交差接続される第３および第４トランジスタ差動対と、該第１ないし４トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第１および第２トランジスタ差動対の差動入力に１８０°位相のシフトした第１発振信号が入力される一方、第３および第４トランジスタ差動対の差動入力に上記第１発振信号が９０°位相シフトした第２発振信号が入力されることが好ましい。
【００３１】
このように構成することにより、ある信号成分が第１および第２トランジスタ差動対の出力から取り出され、その信号成分を９０°位相シフトした信号成分が第３および第４トランジスタ差動対の出力から取り出される。これにより、このような異なる２つの信号成分を取り出す可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。
【００３２】
また、単位回路を備えた上記の各可変利得増幅器においては、第１トランジスタと、該第１トランジスタと対になってカレントミラーを構成する第２トランジスタと、上記第１および第２トランジスタの動作制御電圧を複数の値に切り替える切替回路とを含み、並列に配置されている単位カレントミラー回路を複数備え、各単位カレントミラー回路の電流入力同士が接続されるとともに、各カレントミラー回路の電流出力同士が接続される可変インピーダンスカレントミラー回路を上記電流経路制御部の代わりに備えていることが好ましい。
【００３３】
これにより、可変インピーダンスカレントミラー回路が、増幅トランジスタの大きさが小さい場合には、電流制御トランジスタの大きさを大きくするので、十分な電流を流すことができる。それゆえ、補助電流制御トランジスタから電流制御トランジスタへコピーされる電流が減少することはない。従って、電流制御トランジスタが線形領域動作に入ることを回避して、電流制御トランジスタの動作域を拡大することができる。
【００３４】
【発明の実施の形態】
本発明の各実施の形態について図１ないし図２２および図２６に基づいて説明すれば、以下の通りである。
【００３５】
まず、本実施の形態に係る可変利得増幅器の基本原理について説明する。
【００３６】
図１に示すように、増幅トランジスタ部Ｑと、電流経路制御回路Ｃとを備えている。電流経路制御部としての電流経路制御回路Ｃは、増幅トランジスタ部Ｑに流れる電流の経路を制御することによって、増幅トランジスタ部Ｑを構成するトランジスタの大きさならびにＩＩＰ３および利得を制御する。
【００３７】
（１）式より、ＭＯＳトランジスタのＩＩＰ３を決める電圧Ｖodは、
Ｖod＝｛Ｉ／（Ｋ・Ｗ／Ｌ）｝1/2 …（２）と表される。一方、ＭＯＳトランジスタの利得を決めるトランスコンダクタンスｇｍは、式（１）を微分することにより、
ｇｍ＝２・Ｋ・（Ｗ／Ｌ）・Ｖod＝２・｛Ｉ・Ｋ・Ｗ／Ｌ｝1/2 …（３）となる。
【００３８】
（２）式および（３）式より、電流制御回路Ｃによって電流Ｉを一定に保った状態で、トランジスタの大きさＷ／Ｌが縮小または増大すると、電圧ＶodまたはＩＩＰ３が増大または減少し、トランスコンダクタンスｇｍまたは利得が減少または増大することがわかる。本発明の可変利得増幅器は、この現象に基づき、増幅トランジスタを流れる電流Ｉを保って、トランジスタの大きさＷ／Ｌを縮小あるいは増大することにより、ＩＩＰ３を増大あるいは減少させ、利得を低下あるいは上昇させることができる。
【００３９】
以下に、上記の可変利得増幅器の具体的構成を各実施の形態において説明する。なお、各実施の形態で共通する構成要素については、同一の符号を付記する。
【００４０】
〔実施の形態１〕
本実施の形態に係る可変利得増幅器は、図２に示すように、信号入力トランジスタ１１（増幅トランジスタ）および電流制御トランジスタ１２からなる単位回路１を複数備えている。この単位回路１では、信号入力トランジスタ１１のソースと電流制御トランジスタ１２のドレインとが接続され、信号入力トランジスタ１１のドレインを信号出力としている。単位回路１…が並列に配置されるとともに、各単位回路１の信号入力（信号入力トランジスタ１２のゲート）同士が接続され、かつ信号出力同士が接続されることにより、制御入力を複数有する可変トランスコンダクタンス（電圧電流利得）回路が構成される。
【００４１】
このように構成される可変トランスコンダクタンス回路において、電流制御トランジスタ１２のゲート電圧を制御することにより、各単位回路１（信号入力トランジスタ１１）を流れる電流を独立に制御することができる。電流制御トランジスタ１２のゲートに一方の電源電圧（低電位側電源電圧）、例えば、ｎＭＯＳトランジスタであれば接地電圧を与え、ｐＭＯＳトランジスタであれば電源電圧（高電位側電源電圧）を与えることにより、その単位回路１の電流を遮断することができる。すなわち、この単位回路１の信号入力トランジスタ１１が入力信号の増幅に寄与しないので、信号入力トランジスタ１１の実質的な大きさを単位回路１毎に制御することができる。もちろん、後述するように、信号入力トランジスタ１１の大きさは各単位回路１で異なっていても良い。
【００４２】
上記の構成において、各単位回路１のトランジスタのゲート長Ｌを共通にすることにより、信号入力トランジスタ１１の大きさＷ／Ｌを制御することができる。
【００４３】
〔実施の形態２〕
本実施の形態に係る可変利得増幅器は、図３（ａ）に示すように、図２の可変利得増幅器における単位回路１にさらに電流制御切替スイッチ１３を備えた単位回路２を複数備えている。切替制御回路としての電流制御切替スイッチ１３は、電流制御用トランジスタ１２のゲート（入力部）に与えるゲート電圧（動作制御電圧）として、異なる電流制御電圧Ｖcnt1・Ｖcnt2を切替制御信号Ｂによって切り替えて与える。切替制御信号Ｂは、各ビットを構成するｂ0 ，ｂ1 ，…，ｂk （ｋは０以上の整数）からなるデジタル信号であり、各ビットの値が各単位回路２に入力される。
【００４４】
通常、この切替制御信号Ｂは、出力信号の大きさが一定になるように、入力信号、あるいは出力信号の大きさに応じて生成される。
【００４５】
なお、図３（ａ）の構成では、２つの電流制御電圧Ｖcnt1・Ｖcnt2を切り替える場合について示しているが、３つ以上の電流制御電圧を切り替えるようにしてもよい。
【００４６】
このようなロジック制御により、電流増幅に寄与する信号入力トランジスタ１１の大きさと、単位回路２を流れる電流とが制御可能になり、より精度の高い制御を行うことができる。例えば、Ｂ＝０、すなわち（ｂ0 ，ｂ1 ，…，ｂk）が全て“０”の場合、全てのトランジスタが遮断されるので、出力電流が流れない。（ｂ0 ，ｂ1 ，…，ｂk）のうち１つでも“１”であれば、それが入力される単位回路２における電流制御トランジスタ１２が動作する。さらに、(ｂ0 ，ｂ1 ，…，ｂk）が全て“１”である場合、電流制御トランジスタ１２を流れる電流が最大となる。
【００４７】
上記の電流制御切替スイッチ１３は、具体的には、例えば、図３（ｂ）に示すように伝送ゲート１３ａ・１３ｂと、インバータ１３ｃとから構成されている。伝送ゲート１３ａは、ｐＭＯＳランジスタｐＱ１と、ｎＭＯＳトランジスタｎＱ１とが並列に接続されてなり、伝送ゲート１３ｂは、ｐＭＯＳトランジスタｐＱ２と、ｎＭＯＳトランジスタｎＱ２とが並列に接続されてなる。インバータ１３ｃは、ｐＭＯＳトランジスタｐＱ３と、ｎＭＯＳトランジスタｎＱ３とが直列に接続されてなる。
【００４８】
切替制御信号Ｂの各ビットｂn（ｎ＝０，１，…，ｋ）は、ｐＭＯＳトランジスタｐＱ２・ｐＱ３およびｎＭＯＳトランジスタｎＱ１・ｎＱ３のゲートに入力される。また、ｐＭＯＳトランジスタｐＱ３およびｎＭＯＳトランジスタｎＱ３のドレイン同士の接続点は、ｐＭＯＳランジスタｐＱ１およびｎＭＯＳトランジスタｎＱ２のゲートに接続されている。
【００４９】
このように構成される電流制御切替スイッチ１３では、ビットｂnの値が、ｎＭＯＳトランジスタｎＱ１およびｐＭＯＳトランジスタｐＱ２のゲートに直接入力される一方、インバータ１３ｃを介して反転された状態でｐＭＯＳトランジスタｐＱ１およびｎＭＯＳトランジスタｎＱ２のゲートに入力される。これにより、ビットｂn の２値に応じて伝送ゲート１３ａ・１３ｂのいずれか一方が開いて、電流制御電圧Ｖcnt1・Ｖcnt2のいずれか一方を出力する。
【００５０】
ここで、図３（ａ）の構成では、信号入力トランジスタ１１の大きさと、単位回路２を流れる電流との制御を単位回路２毎に異ならせるように、各単位回路２で電流制御電圧Ｖcnt1・Ｖcnt2をどのように設定してもよい。
【００５１】
また、図４に示すように、電流制御電圧Ｖcnt1・Ｖcnt2を各単位回路２で共通化してもよい。このような構成では、２つの電流制御電圧Ｖcnt1・Ｖcnt2のみを用いるので、多くの電圧を用意する必要がなく、信号入力トランジスタ１１を流れる電流量の制御が容易になる。
【００５２】
例えば、図５に示す構成では、電流制御電圧Ｖcnt1・Ｖcnt2を変化させる制御電圧発生回路３１を備えている。制御電圧発生回路３１は、電流制御電圧Ｖcnt1・Ｖcnt2の値を切替制御信号Ｂの各ビットｂnの値に応じて制御する。これにより、各ビットｂnの値に応じて、電流制御電圧Ｖcnt1・Ｖcnt2の値を変化させて、増幅に寄与する信号入力トランジスタ１１の大きさを変化させるとともに、信号入力トランジスタに流れる電流量を制御することができる。
【００５３】
また、図６に示す構成では、図５の特別な実施形態として、電流制御電圧Ｖcnt2（Ｖcnt1であってもよい）が、信号入力トランジスタ１１に流れる電流を遮断するための一方の電源電圧Ｖss（低電位側の例えば接地電圧）に固定されている。
【００５４】
このような構成では、電流を遮断することにより信号入力トランジスタ１１の大きさが小さくなった場合、流れる電流量を一定に保つためには、電流制御電圧Ｖcnt1（またはＶcnt2）を電流を遮断する一方の電源電圧Ｖssから遠ざかるように制御すればよい。また、制御電圧発生回路３１は、電流が遮断された単位回路２の数に応じて他方の電流制御電圧Ｖcnt1（またはＶcnt2）を変化させ、残余の単位回路２に流れる総電流量を一定となるように制御している。
【００５５】
図７に示す構成は、図６の構成を実現する一例であって、制御電圧発生回路３１としてＤＡ変換器３２を備えている。このＤＡ変換器３２は、入力されるデジタルの切替制御信号Ｂをアナログに変換して電流制御電圧Ｖcnt1を生成する。
【００５６】
〔実施の形態３〕
本実施の形態に係る可変利得増幅器は、図８に示すように、前述の図４ないし図７に示す可変利得増幅器の機能をＭＯＳトランジスタで簡潔に実現するように構成されている。この可変利得増幅器は、具体的には、前述の単位回路２の代わりに、各単位回路２にさらに補助電流制御トランジスタとしての電流制御トランジスタ１４を加えた単位回路３を複数備えるとともに、電流源１５を備えている。
【００５７】
複数の単位回路３…は、単位回路２…と同様、並列に配置されている。また、各単位回路３の信号入力同士が接続されるとともに、各単位回路３の信号出力同士が接続されている。
【００５８】
信号入力トランジスタ１１のソースと電流制御トランジスタ１２のドレインとが接続され、電流制御トランジスタ１２のゲートは、電流制御トランジスタ１４のゲート、および電流制御切替スイッチ１３の出力端に接続されている。電流制御切替スイッチ１３の一方の入力端には前述の電源電圧Ｖssが入力され、他方の入力端には電流制御トランジスタ１４のドレインが接続されている。また、各単位回路３の電流制御トランジスタ１４のドレイン同士が一定の電流値Ｉの電流を供給する電流源１５に接続されている。
【００５９】
このように構成される可変利得増幅器では、各単位回路３において、電流制御トランジスタ１２・１４がカレントミラーを構成するので、切替制御信号Ｂがいかなるデジタル入力値であっても（ただし、全ビットが０の場合を除く）、電流制御トランジスタ１２・１４の遮断・導通が同様に行われる。それゆえ、信号入力トランジスタ１１は、その大きさに関わらず、流れる電流が電流源１５の電流値Ｉに保たれる。これにより、信号入力トランジスタ１１の大きさが小さくなって利得が下がると、電圧Ｖodが大きくなりＩＩＰ３が増大する。
【００６０】
この状況をシミュレーションで再現したものを図９（ａ）および（ｂ）に示す。このシミュレーションでは、信号入力トランジスタ１１、電流制御トランジスタ１２、電流制御トランジスタ１４とも、Ｗ＝１０μｍ、Ｌ＝０．２４μｍで定まる大きさである単位回路３が６４個並列接続された回路を用いている。
【００６１】
図９（ａ）は、増幅に寄与する単位回路３の数（トランジスタの大きさ）を横軸にLogスケールで示し、その数が２、４、８、１６、３２、６４である場合の利得およびＩＩＰ３の変化を示したグラフである。このグラフから、単位回路数が増加するにしたがって利得が増大する一方、ＩＩＰ３が減少することが確認できる。図９（ｂ）は、横軸に利得をとり、縦軸にＩＩＰ３をとってプロットしたグラフである。このグラフから、利得が減少していくにしたがってＩＩＰ３が増加する対応が確認できる。
【００６２】
なお、図９（ａ）のグラフから、増幅に寄与するトランジスタの大きさをべき乗で変化させることにより、その利得特性およびＩＩＰ３特性がほぼ線形に変化することがわかる。
【００６３】
〔実施の形態４〕
本実施の形態に係る可変利得増幅器は、図１０に示すように、図７に示す可変利得増幅器の出力が、負荷インピーダンス１６を介して他方の電源に接続されるように構成されている。この電源は、電源電圧Ｖcc（高電位側の電源電圧）を発生する。これにより、出力電流が電圧に変換され、電圧入力・電圧出力型の可変利得増幅器が実現できる。
【００６４】
なお、このような構成は、図７の可変利得増幅器に限らず、図１ないし図６および図８の可変利得増幅器に適用できる。
【００６５】
〔実施の形態５〕
本実施の形態に係る可変利得増幅器は、図１１に示すように、図７に示す可変利得増幅器の出力がトランジスタ差動対１７を介して２つの負荷インピーダンス１８・１９に接続され、さらにこれらを介して電源電圧Ｖccのラインに接続されるように構成されている。トランジスタ差動対１７は、トランジスタ１７ａ・１７ｂからなり、それぞれのゲートには、互いに１８０°位相のシフトした発振信号ＶLOが入力される。このように構成することによって、可変利得制御機能を持つミキサ回路を実現できる。
【００６６】
通常、カスケード接続させる増幅器とミキサ回路とが、本実施の形態のように融合して構成されることにより、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【００６７】
なお、このような構成は、図７の可変利得増幅器に限らず、図１ないし図６および図８の可変利得増幅器に適用できる。
【００６８】
また、本実施の形態の可変利得増幅器は、トランジスタ差動対１７と同様なトランジスタ差動対をもう１つ追加することによって、後述する実施の形態８におけるトランジスタ差動対２０・２２（図２１参照）を備えたように構成されていてもよい。このような構成では、追加されたトランジスタ差動対のソースが可変利得増幅器の出力に接続され、追加されたトランジスタ差動対の差動出力がそれぞれ異なる２つの負荷インピーダンス（例えば図２１の負荷インピーダンス２４・２５）に接続される。また、一方のトランジスタ差動対には、上記発振信号ＶLOと同様な発振信号（例えば、図２１の発振信号ＶLOＩ）が入力され、他方のトランジスタ差動対には、その発振信号が９０°位相シフトした発振信号（例えば、図２１の発振信号ＶLOＱ）が入力される。
【００６９】
この構成では、ある信号成分が一方のトランジスタ差動対からから取り出され、その信号成分を９０°位相シフトした信号成分が他方のトランジスタ差動対から取り出される。これにより、このような異なる２つの信号成分を取り出す可変利得制御機能を持つミキサ回路を実現できる。
【００７０】
〔実施の形態６〕
実施の形態１ないし５の可変利得増幅器においては、入力信号および出力信号が全差動信号ではない。本実施の形態では、これらの信号を全差動信号とすることにより、電源電圧や接地電圧の変動に耐性の高い回路が構成できる。
【００７１】
図１２ないし図１９に、それぞれ、図２ないし図８および図１０の可変利得増幅器に、ある回路の入出力を全差動構成にした可変利得増幅器を示す。具体的には、各可変利得増幅器では、信号入力トランジスタ１１に代えて、信号入力トランジスタ１１ａ・１１ｂの差動対を備えている。
【００７２】
以下に、本実施の形態の可変利得増幅器の代表例として図１８の構成（図８の可変利得増幅器に対応）を説明する。
【００７３】
この構成では、信号入力トランジスタ１１ａ・１１ｂのソースが、ともに電流制御トランジスタ１２のドレインに接続され、電流制御トランジスタ１２のゲートが、電流制御トランジスタ１４のゲート、および電流制御切替スイッチ１３の出力端に接続されている。電流制御切替スイッチ１３の一方の入力端には前述の電源電圧Ｖssが入力され、他方の入力端には電流制御トランジスタ１４のドレインが接続されている。また、各単位回路３の電流制御トランジスタ１４のドレインがともに電流源１５に接続されている。
【００７４】
各単位回路３については、差動信号入力同士が接続されるとともに、差動信号出力同士が接続されている。つまり、差動信号入力については、信号入力トランジスタ１１ａ…のゲート同士が接続される一方、信号入力トランジスタ１１ｂ…のゲート同士が接続されている。また、差動信号出力については、信号入力トランジスタ１１ａ…のドレイン同士が接続される一方、信号入力トランジスタ１１ｂ…のドレイン同士が接続されている。
【００７５】
このような構成では、切替制御信号Ｂがいかなるデジタル入力値であっても（ただし、全ビットが０の場合を除く）、各単位回路３において、電流制御トランジスタ１２・１４の遮断および導通が同様に行われるため、信号入力トランジスタ１１ａ・１１ｂの大きさに関わらず、流れる電流は電流源１５の電流値Ｉに保たれる。これにより、信号入力トランジスタ１１ａ・１１ｂの大きさが小さくなって利得が下がると、Ｖodが大きくなりＩＩＰ３が増大する全差動入出力の可変利得増幅器を実現することができる。
【００７６】
〔実施の形態７〕
本実施の形態に係る可変利得ミキサ回路は、図１２ないし図１８で示した全差動型可変利得増幅器を用いて構成される。ここでは、本実施の形態の代表例として図１７の全差動型可変利得増幅器を本実施の形態に適用した構成について説明する。
【００７７】
図２０に示す可変利得ミキサ回路は、図１７の可変利得増幅器に、さらにトランジスタ差動対２０・２１および負荷インピーダンス１８・１９を備えて構成されている。
【００７８】
第１トランジスタ差動対としてのトランジスタ差動対２０は、トランジスタ２０ａ・２０ｂが並列接続されてなり、第２トランジスタ差動対としてのトランジスタ差動対２１は、トランジスタ２１ａ・２１ｂが並列接続されてなる。トランジスタ差動対２０・２１のソースは、それぞれ各単位回路２の差動出力のトランジスタ１１ａ・１１ｂの出力（ドレイン）に接続されている。トランジスタ差動対２０の差動入力とトランジスタ差動対２１の差動入力とが接続されている。具体的には、トランジスタ２０ａ・２１ｂのゲートが互いに接続されるとともに、トランジスタ２０ｂ・２１ａのゲートが互いに接続されており、それぞれの接続点には、互いに１８０°位相のシフトした発振信号ＶLOが入力される。
【００７９】
また、トランジスタ差動対２０・２１の差動出力は、交差接続されている。具体的には、トランジスタ２０ａの出力がトランジスタ２１ａの出力に接続され、トランジスタ２０ｂの出力がトランジスタ２１ｂの出力に接続されている。さらに、トランジスタ２０ａ・２１ａの出力は、負荷インピーダンス１９を介して電源電圧Ｖccのラインに接続される一方、トランジスタ２０ｂ・２１ｂの出力は、負荷インピーダンス１８を介して電源電圧Ｖccのラインに接続されている。
【００８０】
通常、カスケード接続させる増幅器とミキサ回路とが、本実施の形態のように融合して構成されることにより、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【００８１】
なお、このような構成は、図１７の可変利得増幅器に限らず、図１２ないし図１６および図１８の可変利得増幅器に適用できる。
【００８２】
〔実施の形態８〕
本実施の形態に係る可変利得ミキサ回路は、図２１に示すように、図１２ないし図１８で示した全差動型可変利得増幅器を用いて構成される。この可変利得ミキサ回路は、無線通信の受信機などで必要となる、ある信号成分とそれを９０°位相シフトした信号成分を取り出す可変利得制御機能を持つミキサ回路である。ここでは、本実施の形態の代表例として図１７の全差動型可変利得増幅器を本実施の形態に適用した構成について説明する。
【００８３】
図２１に示す可変利得ミキサ回路は、図１７の可変利得増幅器に、さらにトランジスタ差動対２０〜２３および負荷インピーダンス１８・１９・２４・２５を備えて構成されている。
【００８４】
各単位回路２の差動出力とトランジスタ差動対２０・２１との接続、トランジスタ差動対２０・２１同士の接続およびトランジスタ差動対２０・２１と負荷インピーダンス１８・１９との接続は、前述の実施の形態７の可変利得ミキサ回路（図２０参照）における接続と同様である。ただし、トランジスタ差動対２０・２１の差動入力には、前述の発振信号ＶLOと同様な１８０°位相のシフトした第１発振信号としての発振信号ＶLOＩが入力される。
【００８５】
一方、第３トランジスタ差動対としてのトランジスタ差動対２２は、トランジスタ２２ａ・２２ｂが並列接続されてなり、第４トランジスタ差動対としてのトランジスタ差動対２３は、トランジスタ２３ａ・２３ｂが並列接続されてなる。トランジスタ差動対２２・２３は、それぞれ各単位回路２の差動出力のトランジスタ１１ａ・１１ｂの出力に接続されている。トランジスタ差動対２２の差動入力とトランジスタ差動対２３の差動入力とが接続されている。具体的には、トランジスタ２２ａ・２３ｂのゲートが互いに接続されるとともに、トランジスタ２２ｂ・２３ａのゲートが互いに接続されており、それぞれの接続点には、発振信号ＶLOＩが９０°位相シフトした第２発振信号としての発振信号ＶLOＱが入力される。
【００８６】
また、トランジスタ差動対２２・２３の差動出力は、交差接続されている。具体的には、トランジスタ２２ａの出力がトランジスタ２３ａの出力に接続され、トランジスタ２２ｂの出力がトランジスタ２３ｂの出力に接続されている。さらに、トランジスタ２２ａ・２３ａの出力は、負荷インピーダンス２５を介して電源電圧Ｖccのラインに接続される一方、トランジスタ２２ｂ・２３ｂの出力は、負荷インピーダンス２４を介して電源電圧Ｖccのラインに接続されている。
【００８７】
このような構成では、ある信号成分が第１出力から取り出され、その信号成分を９０°位相シフトした信号成分が第２出力から取り出される。これにより、このような異なる２つの信号成分を取り出す可変利得制御機能を持つミキサ回路を実現できる。
【００８８】
この構成でも、通常、カスケード接続させる増幅器とミキサ回路とが、本実施の形態のように融合して構成されることにより、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【００８９】
なお、このような構成は、図１７の可変利得増幅器に限らず、図１２ないし図１６および図１８の可変利得増幅器に適用できる。
【００９０】
〔実施の形態９〕
図８に示す実施の形態３の可変利得増幅器では、電流値を保って信号入力トランジスタ１１の大きさを小さくするとＶodが増大する。すなわち、信号入力用トランジスタ１１のソース電圧が、電流制御トランジスタ１２の電流を遮断する一方の電源電圧Ｖssに接近する。従って、対応する電流制御トランジスタ１２のドレイン・ソース電圧Ｖds＝Ｖd −Ｖs （ここで、Ｖd はドレイン電圧であり、Ｖs はソース電圧である）が減少する。このため、電流源１５の電流値に比べて電流制御トランジスタ１２が小さすぎると、その動作が線形領域に入り、電流制御トランジスタ１４から電流制御トランジスタ１２へコピーされる電流が減少する。
【００９１】
このような不都合を解消するために、信号入力トランジスタ１１の大きさが小さい場合には、電流制御トランジスタ１２の大きさを大きくし、そのドレイン・ソース電圧Ｖdsが低くても十分な電流が流れるように制御すればよい。図２２（ａ）に示す回路は、図８の構成にその制御機能が加えられて、可変インピーダンスカレントミラー回路４を構成している。
【００９２】
この可変インピーダンスカレントミラー回路４は、並列に配置された複数の単位カレントミラー回路５…を備えている。また、各単位カレントミラー回路５の電流入力同士が接続されるとともに、各単位カレントミラー回路５の電流出力同士が接続されている。また、単位カレントミラー回路５は、前述の電流制御トランジスタ１２・１４および電流制御切替スイッチ１３を備えている。
【００９３】
第１トランジスタとしての電流制御トランジスタ１２のゲートは、第２トランジスタとしての電流制御トランジスタ１４のゲート、および電流制御切替スイッチ１３の出力端に接続されている。電流制御切替スイッチ１３の一方の入力端には前述の電源電圧Ｖssが入力され、他方の入力端には電流制御トランジスタ１４のドレインが接続されている。また、各単位カレントミラー回路５の電流制御トランジスタ１４のドレイン同士が電流入力のラインに接続されている。一方、各単位カレントミラー回路５の電流制御トランジスタ１２のドレイン同士が電流出力のラインに接続されている。
【００９４】
上記のように構成される可変インピーダンスカレントミラー回路４では、前述の切替制御信号Ｂ＝（ｂ0 ，ｂ1 ，…，ｂk）（ｋは０以上の整数）の値を制御することにより、カレントミラートランジスタ（電流制御トランジスタ１２・１４）の大きさ（インピーダンス）を変えることができる。例えば、Ｂ＝０、すなわち（ｂ0，ｂ1 ，…，ｂk）が全て０の場合、全てのトランジスタが遮断されるので、出力電流が流れない。（ｂ0 ，ｂ1 ，…，ｂk）のうち１つでも１であれば、カレントミラーとして動作する。さらに、（ｂ0 ，ｂ1 ，…，ｂk）が全て１である場合、カレントミラートランジスタの大きさが最大となるので、出力インピーダンスが最小となる。
【００９５】
図２２（ｂ）に示す可変利得増幅器は、上記の可変インピーダンスカレントミラー回路４を含む単位回路６を複数備えている。単位回路６…は、必ずしも構造が同一ではなく、並列に配置され、各電流入力が電流源１５に接続され、信号入力同士が接続されるとともに、信号出力同士が接続されている。単位回路６においては、可変インピーダンスカレントミラー回路４の電流出力と、信号入力トランジスタ１１のソースとが接続されている。
【００９６】
上記のように構成される可変利得増幅器では、切替制御信号Ｂ0 ，Ｂ1，…，Ｂnの値を制御することにより、増幅用の信号入力トランジスタ１１の大きさを制御できることは、実施の形態３と同様である。信号入力トランジスタ１１の大きさが小さくなった場合、導通している可変インピーダンスカレントミラー回路４のトランジスタの大きさを大きくしてインピーダンスを小さくするように制御することにより、前述の電流制御トランジスタ１４から電流制御トランジスタ１２へコピーされる電流が減少するという不都合を解消することができる。
【００９７】
なお、本実施の形態では、図８の回路を対象にして説明したが、図２ないし図７および図１０ないし図２１に示す回路の電流制御用トランジスタ１２は、図２２（ａ）の可変インピーダンスカレントミラー回路４の対応する部分で置き換えられる。これにより、このように構成された可変利得増幅器において、電流制御トランジスタ１２が線形領域動作に入ることを回避することができ、電流制御トランジスタ１２の動作域を拡大することができる。
【００９８】
〔実施の形態１０〕
本実施の形態に係る可変利得増幅器は、図２６に示すように、図２に示した可変利得増幅器において、各単位回路１の電流制御トランジスタ１２のドレイン同士が、電流値Ｉの電流を供給する共通の電流源２６に接続されている。
【００９９】
このように構成される可変利得増幅器では、電流制御トランジスタ１２の遮断・導通がいかなる状態であっても(ただし、全てが遮断されている場合は除く)、信号入力トランジスタ１１を流れる電流は電流源２６の電流値Ｉとなる。従って、電流源２６の電流値を一定に保って、遮断する単位回路数を増加させると、信号入力トランジスタ１１の大きさが小さくなって利得が低下するとともに、ＩＩＰ３は増大する。
【０１００】
なお、上記のように各単位回路１の電流制御トランジスタ１２のドレイン同士に接続される共通の電流源２６を備える構成は、図３（ａ）、図４ないし図７、図１０ないし図１７、図１９ないし図２１に示す可変利得増幅器に適用できる。
【０１０１】
〔実施の形態１１〕
本実施の形態に係る可変利得増幅器は、利得特性およびＩＩＰ３特性のデシベル表示値が、導通している単位回路の数に対して線形に変化するように、各単位回路の信号入力トランジスタ１１の大きさが、等比数列の階差数列となるように構成される。
【０１０２】
その具体的構成例を、図８の回路に基づいて説明する。この可変利得増幅器の利得は、切替制御信号Ｂ＝（ｂ0 ，ｂ1 ，…，ｂk ）によって制御される。
【０１０３】
ここで、利得は、次のようにｋ段階で制御されるものとする。まず、利得が最小になるのは、Ｂ＝（１，０，…，０）、すなわち、ｂ0＝１であり、それ以外のｂ1 ，…，ｂkが全て０のときである。次いで、利得が２番目に小さくなるのは、Ｂ＝（１，１，０，…，０）、すなわち、ｂ0 ，ｂ1＝１であり、それ以外のｂ2 ，…，ｂkが全て０のときである。このように、“１”となるｂ0 ，ｂ1 ，…，ｂk の数が、ｂ0 から順に増えるにつれて利得が増大するので、利得が最大になるのは、Ｂ＝（１，１，…，１）、すなわち、ｂ0 ，ｂ1 ，…，ｂkが全て１のときである。
【０１０４】
ｉ＝０，１，…，ｋについて、ビット（切替制御信号）ｂｉに対応する単位回路３の信号入力トランジスタ１１のチャネル幅をｗｉと表し、第ｉ段階（ｉ＝０からｋまでの段階の全ての電流制御トランジスタ１２が導通しているとき）の利得を持つ信号入力トランジスタ１１のチャネル幅をＷｉと表すことにする。
【０１０５】
この定義より、ｉ＝０，１，…，ｋについて、次式、
Ｗｉ＝ｗ０＋ｗ１＋…＋ｗｉ …（４）が成立する。
【０１０６】
ここで、定数Ｒを
Ｒ＝（Ｗｋ／Ｗ０）１／ｋ
と設定する。また、ｉ＝１，…，ｋについて、制御信号ｂｉに対応する単位回路３の信号入力トランジスタ１１のチャネル幅ｗｉを
ｗｉ＝Ｗ０×Ｒｉ−Ｗ０×Ｒ（ｉ−１） …（５） のように、定数Ｒを公比とする等比数列Ｗ０×Ｒｉおよび等比数列Ｗ０×Ｒ（ｉ−１）の階差数列となるように構成する。
【０１０７】
すると、（４）式および（５）式より、ｉ＝０，１，…，ｋについて、次式、 Ｗｉ＝Ｗ０×Ｒｉ …（６）が成立する。すなわち、第ｉ段階の利得を持つ信号入力トランジスタ１１のチャネル幅ｗｉの総和であるチャネル幅Ｗｉが公比Ｒの等比数列になることがわかる。また、利得は、Ｗｉのべき乗に比例するので、（６）式より、デシベル表示（対数表示）でｉに線形に依存することがわかる。
【０１０８】
実際には、（３）式より、利得（トランスコンダクタンスｇｍ）は、Ｗｉの１／２べき乗に比例する。従って、（６）式より、
Ｗｉ１／２＝Ｗ０１／２×Ｒｉ／２ …（７）が得られる。
【０１０９】
デシベル表示のために（７）式において対数をとると、右辺は、
１／２×ｌｏｇ（Ｗ０）＋ｉ×１／２×ｌｏｇ（Ｒ）
と表される。この式はｉの一次関数であり、利得のデシベル表示値が、単位回路３の数ｉに線形に依存することが証明された。
【０１１０】
これにより、広い可変域を得ることができる
なお、本実施の形態では、図８の回路を対象にして説明したが、上記のように、利得のデシベル表示値を単位回路の数に線形に依存するように構成することは、切替制御信号Ｂを用いる図３ないし図７、図１０、図１１、図１３ないし２２および図２６に示す回路にも適用が可能である。
【０１１１】
なお、前記の可変利得増幅器においては、上記電流経路制御部が、上記増幅トランジスタの大きさを変化させる一方、上記増幅トランジスタを流れる電流を一定に制御しても良い。このように構成することにより、増幅トランジスタの大きさに関わらず、流れる電流が一定値に保たれるので、増幅トランジスタの大きさが小さくなって利得が低下したときに、ＩＩＰ３を増大させることができる。
【０１１２】
また、上記切替制御信号を用いた上記の各可変利得制御装置においては、上記切替制御信号が、上記電流制御トランジスタを導通および遮断させるための２値をとり、ｉ（０，１，２，…，ｋ；ｋは０以上の整数）段階の順位が個々に付与された上記切替制御信号に対応する上記単位回路の上記増幅トランジスタのチャネル幅をｗｉとし、上記切替制御信号が上記動作制御電圧を上記電流制御トランジスタを導通させる動作制御電圧に切り替えていく上記単位回路をｉ＝０から１つずつ段階的に増加させていくときに、第ｉ段階の利得を持つ増幅トランジスタのチャネル幅をＷｉとし、
Ｒ＝（Ｗｋ／Ｗ０） １／ｋ
を満たす定数Ｒを設定すると、上記増幅トランジスタは、そのチャネル幅が、
ｗｉ＝Ｗ０×Ｒ ｉ −Ｗ０×Ｒ （ｉ−１）
を満たすように形成されていても良い。
【０１１３】
上記の構成では、増幅トランジスタの大きさを変化させるときに、切替制御信号にｉ段階の順位を付与することによって、ｉ＝０からｋの順に、切替制御信号が動作制御電圧を電流制御トランジスタを導通させる動作制御電圧に切り替えていくと、導通する電流制御トランジスタの数（すなわち、それを含む単位回路の数）が段階的に増加していき、それに応じて、導通した電流制御トランジスタによって流れる電流が制御される増幅トランジスタの数も増加していく。第ｉ段階の利得を持つ増幅トランジスタ（ｉ＝０からｋまでの段階で導通した電流制御トランジスタによって電流が制御される全ての増幅トランジスタ）のチャネル幅（加算チャネル幅と称する）Ｗｉは、各増幅トランジスタのチャネル幅ｗｉの総和で表され、また、増幅トランジスタのチャネル幅ｗｉが上式のように、定数Ｒを公比とする等比数列Ｗ０×Ｒ ｉ および等比数列Ｗ０×Ｒ （ｉ−１） の階差数列で表されるように設定される。
【０１１４】
これにより、加算チャネル幅Ｗｉは、定数Ｒのべき乗に比例する（式（６）参照）。また、電流制御トランジスタの導通によって導通した増幅トランジスタによって定まる利得は、加算チャネル幅Ｗｉのべき乗に比例する。それゆえ、上記の利得は、デシベル表示（対数表示）でｉに線形に依存する。
【０１１５】
以上のように、本発明の可変利得増幅器は、入力信号を増幅する増幅トランジスタと、上記増幅トランジスタの大きさおよび上記増幅トランジスタを流れる電流の経路を制御する電流経路制御部とを備えている構成であっても良い。
【０１１６】
これにより、ＣＭＯＳ構成の可変利得増幅器において利得を低下させても、ＩＩＰ３が増大しないという不都合を解消することができる。また、従来可変利得のために用いられていた前述の抵抗ラダーが不要になるため、抵抗ラダーにおけるスイッチのオン抵抗を低下させるための大きいスイッチも不要となる。従って、利得の減少分をＩＩＰ３の増大分として作用させることができる小さい実装面積の可変利得増幅器を提供することができる。
【０１１７】
また、本発明の基本となる上記の可変利得増幅器においては、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタを含み、並列に配置されている複数の単位回路を備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されていても良い。
【０１１８】
これにより、電流制御トランジスタの制御によって、増幅トランジスタを流れる電流を独立に制御することができる。例えば、ある単位回路の増幅トランジスタを流れる電流を遮断すると、この単位回路の増幅トランジスタは入力信号の増幅に寄与しなくなる。従って、増幅トランジスタの大きさを単位回路毎に制御することができる。
【０１１９】
また、この可変利得増幅器においては、各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有していることにより、増幅トランジスタの大きさと、単位回路における増幅トランジスタを流れる電流とを制御することができる。従って、より精度の高い制御を行うことができる。
【０１２０】
また、この可変利得増幅器においては、各単位回路の上記切替制御回路に、共通する上記動作制御電圧が入力されることにより、使用する動作制御電圧の数が少なくなる。従って、増幅トランジスタを流れる電流量の制御を容易にすることができる。
【０１２１】
また、この可変利得増幅器においては、各単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備えているこ とにより、切替制御信号の値に応じて、動作制御電圧の値を変化させて、増幅トランジスタの大きさを変化させるとともに、増幅トランジスタに流れる電流量を制御することができる。従って、より精度の高い制御を行うことができる。
【０１２２】
あるいは、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧であることにより、電流を遮断することで増幅トランジスタの大きさが小さくなった場合、動作制御電圧を電流を遮断する電圧から遠ざかるように制御すれば、流れる電流量を一定に保つことができる。従って、容易に電流量を一定に制御することができる。
【０１２３】
また、この可変利得増幅器値においては、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御することにより、可変利得増幅器全体で各単位回路に流れる電流を制御することができる。従って、高精度に電流量を制御することができる。
【０１２４】
また、この可変利得増幅器においては、上記電圧発生回路が、上記総電流量を一定に制御するように上記動作制御電圧を発生することにより、電流が流れる単位回路からなる可変利得増幅器において、利得の減少分を確実にＩＩＰ３の増大分として作用させることができる。
【０１２５】
また、本発明の基本となる前記の可変利得増幅器においては、上記電流経路制御部が、上記増幅トランジスタの大きさを変化させる一方、上記増幅トランジスタを流れる電流を一定に制御することにより、増幅トランジスタの大きさに関わらず、流れる電流が一定値に保たれるので、増幅トランジスタの大きさが小さくなって利得が低下したときに、ＩＩＰ３を増大させることができる。従って、より確実に利得とＩＩＰ３とを制御することができる。
【０１２６】
また、この可変利得増幅器においては、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタと、上記電流制御トランジスタとともにカレントミラーを構成する補助電流制御トランジスタと、上記電流制御トランジスタおよび上記補助電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路とを含み、並列に配置されている単位回路であって、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続される複数の単位回路と、上記補助電流制御トランジスタに一定の電流を供給する電流源とを備えている構成であっても良い。
【０１２７】
これにより、カレントミラーを構成する電流制御トランジスタおよび補助電流制御トランジスタによって、電流源からの一定の電流が増幅トランジスタに流れる。それゆえ、増幅トランジスタの大きさに関わらず、一定の電流を流すことができる回路を、電流制御トランジスタと補助電流制御トランジスタとをＭＯＳトランジスタで簡素に構成することによって実現できる。従って、可変利得増幅器の低コスト化を図ることができる。
【０１２８】
また、単位回路を備えた上記の各可変利得増幅器においては、上記増幅トランジスタが増幅トランジスタ差動対からなることにより、トランジスタ差動対から得られる信号が全差動信号となり、電源電圧や接地電圧の変動に耐性の高い回路を構成することができる。従って、より信頼性の高い可変利得増幅器を提供することができる。
【０１２９】
また、単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力が、負荷インピーダンスを介して電源に接続されていることにより、出力電流が電圧に変換され、電圧入力・電圧出力型の可変利得増幅器が実現できる。
【０１３０】
また、単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力がソースに接続されるトランジスタ差動対と、該トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記トランジスタ差動対を構成するトランジスタのゲートに互いに１８０°位相のシフトした発振信号が入力されることにより、可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。従って、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【０１３１】
また、単位回路を備えた上記の各可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第１トランジスタ差動対および該差動出力の他方がソースに接続される第２トランジスタ差動対であって、互いの差動出力が交差接続される第１および第２トランジスタ差動対と、該第１および第２トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第１および第２トランジスタ差動対を構成するトランジスタのゲートに互いに１８０°位相のシフトした発振信号が入力されることにより、全差動型可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。従って、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【０１３２】
また、単位回路を備えた上記の各可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第１トランジスタ差動対および該差動出力の他方がソースに接続される第２トランジスタ差動対であって、互いの差動出力が交差接続される第１および第２トランジスタ差動対と、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第３トランジスタ差動対および該差動出力の他方がソースに接続される第４トランジスタ差動対であって、互いの差動出力が交差接続される第３および第４トランジスタ差動対と、該第１ないし４トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第１および第２トランジスタ差動対の差動入力に１８０°位相のシフトした第１発振信号が入力される一方、第３および第４トランジスタ差動対の差動入力に上記第１発振信号が９０°位相シフトした第２発振信号が入力される構成であっても良い。
【０１３３】
これにより、ある信号成分を第１および第２トランジスタ差動対の出力から取り出し、その信号成分を９０°位相シフトした信号成分を第３および第４トランジスタ差動対の出力から取り出す可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。従って、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【０１３４】
また、単位回路を備えた上記の各可変利得増幅器においては、第１トランジスタと、該第１トランジスタと対になってカレントミラーを構成する第２トランジスタと、上記第１および第２トランジスタの動作制御電圧を複数の値に切り替える切替回路とを含み、並列に配置されている単位カレントミラー回路を複数備え、各単位カレントミラー回路の電流入力同士が接続されるとともに、各カレントミラー回路の電流出力同士が接続される可変インピーダンスカレントミラー回路を上記電流経路制御部の代わりに備えていても良い。
【０１３５】
これにより、可変インピーダンスカレントミラー回路が、増幅トランジスタの大きさが小さい場合には、電流制御トランジスタの大きさを大きくするので、十分な電流を流すことができる。それゆえ、補助電流制御トランジスタから電流制御トランジスタへコピーされる電流が減少することはない。従って、電流制御トランジスタが線形領域動作に入るこ とを回避して、電流制御トランジスタの動作域を拡大することができる。
【０１３６】
また、単位回路を備えた上記の各可変利得増幅器においては（ただし、上記補助電流制御トランジスタに一定の電流を供給する電流源を備える可変利得増幅器を除く）、各単位回路における上記電流制御トランジスタに一定の電流を供給する電流源を備えていることにより、電流制御トランジスタの遮断・導通がいかなる状態であっても ( ただし、全てが遮断されている場合は除く ) 、増幅トランジスタを流れる電流は電流源の電流値となる。それゆえ、電流源の電流値を一定に保って、遮断する単位回路数を増加させると、増幅トランジスタの大きさが小さくなって利得が低下したときに、ＩＩＰ３を増大させることができる。従って、利得とＩＩＰ３とを容易に制御することができる。
【０１３７】
また、上記切替制御信号を用いた上記の各可変利得制御装置においては、上記切替制御信号が、上記電流制御トランジスタを導通および遮断させるための２値をとり、ｉ（０，１，２，…，ｋ；ｋは０以上の整数）段階の順位が個々に付与された上記切替制御信号に対応する上記単位回路の上記増幅トランジスタのチャネル幅をｗｉとし、上記切替制御信号が上記動作制御電圧を上記電流制御トランジスタを導通させる動作制御電圧に切り替えていく上記単位回路をｉ＝０から１つずつ段階的に増加させていくときに、第ｉ段階の利得を持つ増幅トランジスタのチャネル幅をＷｉとし、
Ｒ＝（Ｗｋ／Ｗ０） １／ｋ
を満たす定数Ｒを設定すると、上記増幅トランジスタは、そのチャネル幅が、
ｗｉ＝Ｗ０×Ｒ ｉ −Ｗ０×Ｒ （ｉ−１）
を満たすように形成されていても良い。
【０１３８】
これにより、加算チャネル幅Ｗｉは、定数Ｒのべき乗に比例する。また、一方、導通した増幅トランジスタによって定まる利得は、加算チャネル幅Ｗｉのべき乗に比例する。それゆえ、上記の利得は、デシベル表示（対数表示）でｉに線形に依存する。従って、広い可変域を得ることができる。
【０１３９】
【発明の効果】
以上のように、本発明の可変利得増幅器は、入力信号を増幅する増幅トランジスタおよび該増幅トランジスタを流れる電流を制御する電流制御トランジスタを含み、並列に配置されている複数の単位回路を備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されており、各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有しており、上記単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備え、各単位回路の上記切替制御回路に、共通する上記動作制御電圧が入力され、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧であり、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御するものである。
【０１４０】
上記の構成では、電流経路制御部によって電流を一定に保った状態で、増幅トランジスタの大きさ（Ｗ／Ｌ）が縮小または増大すると、線形性の指標であるＩＩＰ３が増大または減少し、利得が低下または上昇する。これにより、ＣＭＯＳ構成の可変利得増幅器において利得を低下させても、ＩＩＰ３が増大しないという不都合を解消することができるという効果を奏する。また、従来、可変利得のために用いられていた前述の抵抗ラダーが不要になるため、抵抗ラダーにおけるスイッチのオン抵抗を低下させるための大きいスイッチも不要になるという効果を奏する。
【０１４１】
本発明の基本となる上記の可変利得増幅器は、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタを含み、並列に配置されている複数の単位回路をさらに備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されている。
【０１４２】
この構成では、電流制御トランジスタの制御によって、増幅トランジスタを流れる電流を独立に制御することができるという効果を奏する。例えば、ある単位回路の増幅トランジスタを流れる電流を遮断すると、この単位回路の増幅トランジスタは入力信号の増幅に寄与しなくなるという効果を奏する。
【０１４３】
この可変利得増幅器においては、各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有している。このように構成することにより、増幅トランジスタの大きさと、単位回路における増幅トランジスタを流れる電流とを制御することができるという効果を奏する。
【０１４４】
この可変利得増幅器においては、各単位回路の上記切替制御回路に、共通する上記動作制御電圧が入力される。このように構成することにより、使用する動作制御電圧の数が少なくなるという効果を奏する。
【０１４５】
また、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧である。このような構成では、電流を遮断することにより増幅トランジスタの大きさが小さくなった場合、動作制御電圧を電流を遮断する電圧から遠ざかるように制御すれば、流れる電流量を一定に保つことができるという効果を奏する。
【０１４６】
この可変利得増幅器においては、各単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備えている。このように構成することにより、切替制御信号の値に応じて、動作制御電圧の値を変化させて、増幅トランジスタの大きさを変化させるとともに、増幅トランジスタに流れる電流量を制御することができるという効果を奏する。
【０１４７】
この可変利得増幅器値においては、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御する。このように構成することにより、可変利得増幅器全体で各単位回路に流れる電流を制御することができるという効果を奏する。
【０１４８】
以上より、利得の減少分をＩＩＰ３の増大分として作用させることができる実装面積の小さい可変利得増幅器を実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の各実施の形態に係る可変利得増幅器の基本原理となる構成を示すブロック図である。
【図２】 本発明の実施の形態１に係る可変利得増幅器の構成を示す回路図である。
【図３】 （ａ）は本発明の実施の形態２に係る可変利得増幅器の構成を示す回路図であり、（ｂ）はこの可変利得増幅器における電流制御切替スイッチの構成を示す回路図である。
【図４】 本発明の実施の形態２の変形例に係る可変利得増幅器の構成を示す回路図である。
【図５】 本発明の実施の形態２の変形例に係る他の可変利得増幅器の構成を示す回路図である。
【図６】 本発明の実施の形態２の変形例に係るさらに他の可変利得増幅器の構成を示す回路図である。
【図７】 図６の可変利得増幅器の具体的構成を示す回路図である。
【図８】 本発明の実施の形態３に係る可変利得増幅器の構成を示す回路図である。
【図９】 （ａ）は図８の可変利得増幅器における単位回路数と利得およびＩＩＰ３との関係を示すグラフであり、（ｂ）は図８の可変利得増幅器における利得とＩＩＰ３との関係を示すグラフである。
【図１０】 本発明の実施の形態４に係る可変利得増幅器の構成を示す回路図である。
【図１１】 本発明の実施の形態５に係る可変利得増幅器の構成を示す回路図である。
【図１２】 図２の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１３】 図３（ａ）の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１４】 図４の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１５】 図５の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１６】 図６の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１７】 図７の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１８】 図８の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１９】 図１０の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図２０】 本発明の実施の形態７に係る全差動型可変利得ミキサ回路の構成を示す回路図である。
【図２１】 本発明の実施の形態８に係る全差動型可変利得ミキサ回路の構成を示す回路図である。
【図２２】 （ａ）は本発明の実施の形態９に係る可変インピーダンスカレントミラー回路の構成を示す回路図であり、（ｂ）は上記可変インピーダンスカレントミラー回路を含む可変利得増幅器の構成を示す回路図である。
【図２３】 従来の可変利得増幅器の構成を示す回路図である。
【図２４】 図２３の可変利得増幅器における可変抵抗の構成を示す回路図である。
【図２５】 図２３の可変利得増幅器におけるバイアス電圧調整回路の構成を示す回路図である。
【図２６】 図２の可変利得増幅器における各電流制御トランジスタに接続された共通の電流源を備えた、本発明の実施の形態１０に係る可変利得増幅器の構成を示す回路図である。
【符号の説明】
１〜３・６ 単位回路
４ 可変インピーダンスカレントミラー回路
５ 単位カレントミラー回路
１１ 信号入力トランジスタ（増幅トランジスタ）
１１ａ・１１ｂ 信号入力トランジスタ（増幅トランジスタ差動対）
１２ 電流制御トランジスタ（第１トランジスタ）
１３ 電流制御切替スイッチ（切替制御回路、切替回路）
１４ 電流制御トランジスタ（補助電流制限トランジスタ、第２ト ランジスタ）
１７ トランジスタ差動対
１７ａ・１７ｂ トランジスタ
１８・１９ 負荷インピーダンス
２０ トランジスタ差動対（第１トランジスタ差動対）
２０ａ トランジスタ
２０ｂ トランジスタ
２１ トランジスタ差動対（第２トランジスタ差動対）
２１ａ トランジスタ
２１ｂ トランジスタ
２２ トランジスタ差動対（第３トランジスタ差動対）
２２ａ トランジスタ
２２ｂ トランジスタ
２３ トランジスタ差動対（第４トランジスタ差動対）
２３ａ トランジスタ
２３ｂ トランジスタ
２４・２５ 負荷インピーダンス
２６ 電流源
３１ 制御電圧発生回路（電圧発生回路）
Ｃ 電流経路制御回路（電流経路制御部）
Ｑ 増幅トランジスタ部（増幅トランジスタ）
Ｖcnt1・Ｖcnt2 電流制御電圧（動作制御電圧）
Ｖcc・Ｖss 電源電圧
ＶL0 発振信号
ＶL0Ｉ 第１発振信号
ＶL0Ｑ 第２発振信号
【発明の属する技術分野】
本発明は、半導体素子を用いて構成する高い線形性を持つ可変利得増幅器に係り、特に、広帯域の無線通信機の実現等に有効な可変利得増幅器に関するものである。
【０００２】
【従来の技術】
ケーブルや電波を用いたテレビ放送のチューナのような広帯域の無線通信機は、強い信号が入力されたときのチャンネル間相互変調妨害を抑えるため、高い線形性（歪の小さい）を持つ可変利得増幅器を必要とする。従来のディスクリート部品を用いて構成されるチューナでは、線形性の高いＰＩＮダイオード部品を用いて信号の減衰器を構成し、増幅器には強い信号が入力されないようにして、相互変調妨害信号の発生を抑えてきた。しかし、ＣＭＯＳやBipolar 等の一般に用いられる半導体集積回路上にＰＩＮダイオードを形成することはできない。このため、無線通信機を半導体集積回路で構成するためには、異なる可変利得増幅器を実現する方法が必要になる。
【０００３】
このような可変利得増幅器の構成方法が、米国特許６，１００，７６１号(Highly Linear Variable-Gain Low Noise Amplifier) に開示されている。この増幅器は、図２３に示すように、トランジスタＩＱ１・ＩＱ２を含むＮＰＮトランスコンダクタ対を備えている。トランジスタＩＱ１・ＩＱ２のコレクタには、可変抵抗１Ｒｃを介して電源電圧Ｖc が印加され、エミッタには可変抵抗１Ｒｅを介してＧＮＤラインに接続されている。また、トランジスタＩＱ１・ＩＱ２のベースは、それぞれ入力ＩＮ＋・ＩＮ−が入力されるとともに、それぞれ抵抗１Ｒｂ１・１Ｒｂ２を介してバイアス電圧Ｖb が入力される。
【０００４】
この増幅器の利得は、１Ｒｃ／（１／ｇｍ＋１Ｒｅ）となる。ここで、ｇｍは、トランジスタＩＱ１・ＩＱ２のトランスコンダクタンスを表している。上記の増幅器では、１Ｒｅを図２４に示すように、抵抗Ｒｎ１・Ｒｎ２・Ｒｎ３…からなる抵抗ラダーおよび各抵抗間に接続されたｎＭＯＳスイッチＭｎ１・Ｍｎ２・Ｍｎ３…によって構成して可変利得の制御を実現している。ｎＭＯＳスイッチＭｎ１・Ｍｎ２・Ｍｎ３…は、それぞれゲートに入力される電圧Ｖｎ１・Ｖｎ２・Ｖｎ３…によって動通・遮断が制御される。
【０００５】
【発明が解決しようとする課題】
ところが、上記の増幅器には、次の３つの課題がある。
【０００６】
第１に、抵抗ラダーを精度よく設計するためには、ｎＭＯＳスイッチＭｎ１・Ｍｎ２・Ｍｎ３…のオン抵抗を低く抑える必要がある。しかし、例えば、標準的な０．２５μｍＣＭＯＳプロセスを用いてオン抵抗１Ωのスイッチを作るためにはチャネル幅が１０００μｍである巨大なトランジスタを必要とする。従って、上記の抵抗ラダーを実現するには、このような巨大なトランジスタが複数必要になり、このために実装面積が大きくなる。
【０００７】
第２に、可変抵抗１Ｒｅの抵抗値を変化させると回路を流れる電流が変化し、トランジスタの動作点が変動する。この変動を抑えるため、図２５に示すようなバイアス電圧Ｖb の調整回路を設けている。この調整回路では、トランジスタ５Ｑ１のコレクタとベースとの間に抵抗５Ｒｂが接続され、トランジスタ５Ｑ１のエミッタとＧＮＤラインとの間に可変抵抗５Ｒｅが設けられている。また、抵抗５Ｒｂとコレクタとの接続点にバイアス電流５１ｃが流され、同コレクタに現れる電圧５Ｖb がバッファアンプ５０１を介してバイアス電圧Ｖb として出力される。しかし、この調整回路では、抵抗ラダーのレプリカとなる抵抗５Ｒｂを含むため、実装面積が大きくなる。
【０００８】
第３に、図２３および図２５に示す構成は、Bipolar トランジスタが用いられているが、ＢｉＣＭＯＳプロセスよりも安価なＣＭＯＳプロセスを用いて同様の回路を実現するため、Bipolar トランジスタをＭＯＳトランジスタに置き換えたものを考える。ここで、ＭＯＳトランジスタを流れる電流Ｉは、
Ｉ＝Ｋ・（Ｗ／Ｌ）・Ｖod2 …（１）で与えられる。
【０００９】
ここで、Ｋはプロセスから決まる定数であり、Ｗはトランジスタのチャネル幅であり、Ｌはトランジスタのチャネル長である。また、Ｖod＝Ｖgs−Ｖthであり、Ｖgs＝Ｖg −Ｖs である。ここに、Ｖg はゲート電圧であり、Ｖs はソース電圧であり、Ｖthはトランジスタの閾値電圧である。そうすると、利得を下げるために可変抵抗１Ｒｅの抵抗値を変えても、バイアス電圧Ｖb の調整回路が一定電流を流すように働き、電圧Ｖodが変化しない。
【００１０】
ところで、回路の３次の歪成分を現す指標であり、２トーン入力を与えた際の３次相互変調成分が１次の成分と同じ値になる入力値であるＩＩＰ３（３次の入力インターセプトポイント）に関して、文献“RF Linearity of Short-Channel MOSFETs, Theerachet Soorapanth and Thomas H. Lee, First International Workshop on Design of Mixed-Mode Integrated Circuits and Applications, Cancun, Mexico, July, 28-30, 1997, pp.81-84”に言及されている。この文献のFig.５によると、ＭＯＳトランジスタのＩＩＰ３はＶodの値で決まることがわかる。従って、可変抵抗１Ｒｅの抵抗値を変えることで増幅器の利得を変えてもＩＩＰ３は変化しない。
【００１１】
本発明は、上記の事情に鑑みてなされたものであって、利得の減少分をＩＩＰ３の増大分として作用させることができる実装面積の小さい可変利得増幅器を実現することを目的としている。
【００１２】
【課題を解決するための手段】
本発明の可変利得増幅器は、上記の課題を解決するために、入力信号を増幅する増幅トランジスタおよび該増幅トランジスタを流れる電流を制御する電流制御トランジスタを含み、並列に配置されている複数の単位回路を備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されており、各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有しており、上記単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備え、各単位回路の上記切替制御回路に、共通する上記動作 制御電圧が入力され、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧であり、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御することを特徴としている。
【００１３】
上記の構成では、電流経路制御部によって電流を一定に保った状態で、増幅トランジスタの大きさ（Ｗ／Ｌ）が縮小または増大すると、線形性の指標であるＩＩＰ３が増大または減少し、利得が低下または上昇する。これにより、ＣＭＯＳ構成の可変利得増幅器において利得を低下させても、ＩＩＰ３が増大しないという不都合を解消することができる。また、従来、可変利得のために用いられていた前述の抵抗ラダーが不要になるため、抵抗ラダーにおけるスイッチのオン抵抗を低下させるための大きいスイッチも不要になる。
【００１４】
本発明の基本となる上記の可変利得増幅器は、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタを含み、並列に配置されている複数の単位回路をさらに備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されている。
【００１５】
この構成では、電流制御トランジスタの制御によって、増幅トランジスタを流れる電流を独立に制御することができる。例えば、ある単位回路の増幅トランジスタを流れる電流を遮断すると、この単位回路の増幅トランジスタは入力信号の増幅に寄与しなくなる。
【００１６】
この可変利得増幅器においては、各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有している。このように構成することにより、増幅トランジスタの大きさと、単位回路における増幅トランジスタを流れる電流とを制御することができる。
【００１７】
この可変利得増幅器においては、各単位回路の上記切替制御回路に、共通する上記動作制御電圧が入力される。このように構成することにより、使用する動作制御電圧の数が少なくなる。
【００１８】
また、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧である。このような構成では、電流を遮断することにより増幅トランジスタの大きさが小さくなった場合、動作制御電圧を電流を遮断する電圧から遠ざかるように制御すれば、流れる電流量を一定に保つことができる。
【００１９】
この可変利得増幅器においては、各単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備えている。このように構成することにより、切替制御信号の値に応じて、動作制御電圧の値を変化させて、増幅トランジスタの大きさを変化させるとともに、増幅トランジスタに流れる電流量を制御することができる。
【００２０】
この可変利得増幅器値においては、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御する。このように構成することにより、可変利得増幅器全体で各単位回路に流れる電流を制御することができる。
【００２１】
以上より、利得の減少分をＩＩＰ３の増大分として作用させることができる実装面積の小さい可変利得増幅器を実現することができる。
【００２２】
この可変利得増幅器においては、電圧発生回路が、上記総電流量を一定に制御するように上記動作制御電圧を発生することが好ましい。このように構成することにより、電流が流れる単位回路からなる可変利得増幅器において、利得の減少分を確実にＩＩＰ３の増大分として作用させることができる。
【００２３】
この可変利得増幅器においては、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタと、上記電流制御トランジスタとともにカレントミラーを構成する補助電流制御トランジスタと、上記電流制御トランジスタおよび上記補助電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路とを含み、並列に配置されている単位回路であって、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続される複数の単位回路と、上記補助電流制御トランジスタに一定の電流を供給する電流源とを備えていることが好ましい。
【００２４】
これにより、カレントミラーを構成する電流制御トランジスタおよび補助電流制御トランジスタによって、電流源からの一定の電流が増幅トランジスタに流れる。それゆえ、増幅トランジスタの大きさに関わらず、一定の電流を流すことができる回路を、電流制御トランジスタと補助電流制御トランジスタとをＭＯＳトランジスタで簡素に構成することによって実現できる。従って、可変利得増幅器の低コスト化を図ることができる。
【００２５】
単位回路を備えた上記の各可変利得増幅器においては（ただし、上記補助電流制御トランジスタに一定の電流を供給する電流源を備える可変利得増幅器を除く）、各単位回路における上記電流制御トランジスタに一定の電流を供給する電流源を備えていることが好ましい。このように構成することにより、電流制御トランジスタの遮断・導通がいかなる状態であっても(ただし、全てが遮断されている場合は除く)、増幅トランジスタを流れる電流は電流源の電流値となる。それゆえ、電流源の電流値を一定に保って、遮断する単位回路数を増加させると、増幅トランジスタの大きさが小さくなって利得が低下したときに、ＩＩＰ３を増大させることができる。
【００２６】
単位回路を備えた上記の各可変利得増幅器においては、上記増幅トランジスタが増幅トランジスタ差動対からなることが好ましい。このように構成することにより、トランジスタ差動対から得られる信号が全差動信号となり、電源電圧や接地電圧の変動に耐性の高い回路を構成することができる。
【００２７】
単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力が、負荷インピーダンスを介して電源に接続されていることが好ましい。このように構成することにより、出力電流が電圧に変換され、電圧入力・電圧出力型の可変利得増幅器が実現できる。
【００２８】
単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力がソースに接続されるトランジスタ差動対と、該トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記トランジスタ差動対を構成するトランジスタのゲートに互いに１８０°位相のシフトした発振信号が入力されることが好ましい。このように構成することにより、可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。
【００２９】
この可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第１トランジスタ差動対および該差動出力の他方がソースに接続される第２トランジスタ差動対であって、互いの差動出力が交差接続される第１および第２トランジスタ差動対と、該第１および第２トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第１および第２トランジスタ差動対を構成するトランジスタのゲートに互いに１８０°位相のシフトした発振信号が入力されることが好ましい。このように構成することにより、全差動型可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。
【００３０】
あるいは、増幅トランジスタ差動対を備えた上記の可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第１トランジスタ差動対および該差動出力の他方がソースに接続される第２トランジスタ差動対であって、互いの差動出力が交差接続される第１および第２トランジスタ差動対と、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第３トランジスタ差動対および該差動出力の他方がソースに接続される第４トランジスタ差動対であって、互いの差動出力が交差接続される第３および第４トランジスタ差動対と、該第１ないし４トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第１および第２トランジスタ差動対の差動入力に１８０°位相のシフトした第１発振信号が入力される一方、第３および第４トランジスタ差動対の差動入力に上記第１発振信号が９０°位相シフトした第２発振信号が入力されることが好ましい。
【００３１】
このように構成することにより、ある信号成分が第１および第２トランジスタ差動対の出力から取り出され、その信号成分を９０°位相シフトした信号成分が第３および第４トランジスタ差動対の出力から取り出される。これにより、このような異なる２つの信号成分を取り出す可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。
【００３２】
また、単位回路を備えた上記の各可変利得増幅器においては、第１トランジスタと、該第１トランジスタと対になってカレントミラーを構成する第２トランジスタと、上記第１および第２トランジスタの動作制御電圧を複数の値に切り替える切替回路とを含み、並列に配置されている単位カレントミラー回路を複数備え、各単位カレントミラー回路の電流入力同士が接続されるとともに、各カレントミラー回路の電流出力同士が接続される可変インピーダンスカレントミラー回路を上記電流経路制御部の代わりに備えていることが好ましい。
【００３３】
これにより、可変インピーダンスカレントミラー回路が、増幅トランジスタの大きさが小さい場合には、電流制御トランジスタの大きさを大きくするので、十分な電流を流すことができる。それゆえ、補助電流制御トランジスタから電流制御トランジスタへコピーされる電流が減少することはない。従って、電流制御トランジスタが線形領域動作に入ることを回避して、電流制御トランジスタの動作域を拡大することができる。
【００３４】
【発明の実施の形態】
本発明の各実施の形態について図１ないし図２２および図２６に基づいて説明すれば、以下の通りである。
【００３５】
まず、本実施の形態に係る可変利得増幅器の基本原理について説明する。
【００３６】
図１に示すように、増幅トランジスタ部Ｑと、電流経路制御回路Ｃとを備えている。電流経路制御部としての電流経路制御回路Ｃは、増幅トランジスタ部Ｑに流れる電流の経路を制御することによって、増幅トランジスタ部Ｑを構成するトランジスタの大きさならびにＩＩＰ３および利得を制御する。
【００３７】
（１）式より、ＭＯＳトランジスタのＩＩＰ３を決める電圧Ｖodは、
Ｖod＝｛Ｉ／（Ｋ・Ｗ／Ｌ）｝1/2 …（２）と表される。一方、ＭＯＳトランジスタの利得を決めるトランスコンダクタンスｇｍは、式（１）を微分することにより、
ｇｍ＝２・Ｋ・（Ｗ／Ｌ）・Ｖod＝２・｛Ｉ・Ｋ・Ｗ／Ｌ｝1/2 …（３）となる。
【００３８】
（２）式および（３）式より、電流制御回路Ｃによって電流Ｉを一定に保った状態で、トランジスタの大きさＷ／Ｌが縮小または増大すると、電圧ＶodまたはＩＩＰ３が増大または減少し、トランスコンダクタンスｇｍまたは利得が減少または増大することがわかる。本発明の可変利得増幅器は、この現象に基づき、増幅トランジスタを流れる電流Ｉを保って、トランジスタの大きさＷ／Ｌを縮小あるいは増大することにより、ＩＩＰ３を増大あるいは減少させ、利得を低下あるいは上昇させることができる。
【００３９】
以下に、上記の可変利得増幅器の具体的構成を各実施の形態において説明する。なお、各実施の形態で共通する構成要素については、同一の符号を付記する。
【００４０】
〔実施の形態１〕
本実施の形態に係る可変利得増幅器は、図２に示すように、信号入力トランジスタ１１（増幅トランジスタ）および電流制御トランジスタ１２からなる単位回路１を複数備えている。この単位回路１では、信号入力トランジスタ１１のソースと電流制御トランジスタ１２のドレインとが接続され、信号入力トランジスタ１１のドレインを信号出力としている。単位回路１…が並列に配置されるとともに、各単位回路１の信号入力（信号入力トランジスタ１２のゲート）同士が接続され、かつ信号出力同士が接続されることにより、制御入力を複数有する可変トランスコンダクタンス（電圧電流利得）回路が構成される。
【００４１】
このように構成される可変トランスコンダクタンス回路において、電流制御トランジスタ１２のゲート電圧を制御することにより、各単位回路１（信号入力トランジスタ１１）を流れる電流を独立に制御することができる。電流制御トランジスタ１２のゲートに一方の電源電圧（低電位側電源電圧）、例えば、ｎＭＯＳトランジスタであれば接地電圧を与え、ｐＭＯＳトランジスタであれば電源電圧（高電位側電源電圧）を与えることにより、その単位回路１の電流を遮断することができる。すなわち、この単位回路１の信号入力トランジスタ１１が入力信号の増幅に寄与しないので、信号入力トランジスタ１１の実質的な大きさを単位回路１毎に制御することができる。もちろん、後述するように、信号入力トランジスタ１１の大きさは各単位回路１で異なっていても良い。
【００４２】
上記の構成において、各単位回路１のトランジスタのゲート長Ｌを共通にすることにより、信号入力トランジスタ１１の大きさＷ／Ｌを制御することができる。
【００４３】
〔実施の形態２〕
本実施の形態に係る可変利得増幅器は、図３（ａ）に示すように、図２の可変利得増幅器における単位回路１にさらに電流制御切替スイッチ１３を備えた単位回路２を複数備えている。切替制御回路としての電流制御切替スイッチ１３は、電流制御用トランジスタ１２のゲート（入力部）に与えるゲート電圧（動作制御電圧）として、異なる電流制御電圧Ｖcnt1・Ｖcnt2を切替制御信号Ｂによって切り替えて与える。切替制御信号Ｂは、各ビットを構成するｂ0 ，ｂ1 ，…，ｂk （ｋは０以上の整数）からなるデジタル信号であり、各ビットの値が各単位回路２に入力される。
【００４４】
通常、この切替制御信号Ｂは、出力信号の大きさが一定になるように、入力信号、あるいは出力信号の大きさに応じて生成される。
【００４５】
なお、図３（ａ）の構成では、２つの電流制御電圧Ｖcnt1・Ｖcnt2を切り替える場合について示しているが、３つ以上の電流制御電圧を切り替えるようにしてもよい。
【００４６】
このようなロジック制御により、電流増幅に寄与する信号入力トランジスタ１１の大きさと、単位回路２を流れる電流とが制御可能になり、より精度の高い制御を行うことができる。例えば、Ｂ＝０、すなわち（ｂ0 ，ｂ1 ，…，ｂk）が全て“０”の場合、全てのトランジスタが遮断されるので、出力電流が流れない。（ｂ0 ，ｂ1 ，…，ｂk）のうち１つでも“１”であれば、それが入力される単位回路２における電流制御トランジスタ１２が動作する。さらに、(ｂ0 ，ｂ1 ，…，ｂk）が全て“１”である場合、電流制御トランジスタ１２を流れる電流が最大となる。
【００４７】
上記の電流制御切替スイッチ１３は、具体的には、例えば、図３（ｂ）に示すように伝送ゲート１３ａ・１３ｂと、インバータ１３ｃとから構成されている。伝送ゲート１３ａは、ｐＭＯＳランジスタｐＱ１と、ｎＭＯＳトランジスタｎＱ１とが並列に接続されてなり、伝送ゲート１３ｂは、ｐＭＯＳトランジスタｐＱ２と、ｎＭＯＳトランジスタｎＱ２とが並列に接続されてなる。インバータ１３ｃは、ｐＭＯＳトランジスタｐＱ３と、ｎＭＯＳトランジスタｎＱ３とが直列に接続されてなる。
【００４８】
切替制御信号Ｂの各ビットｂn（ｎ＝０，１，…，ｋ）は、ｐＭＯＳトランジスタｐＱ２・ｐＱ３およびｎＭＯＳトランジスタｎＱ１・ｎＱ３のゲートに入力される。また、ｐＭＯＳトランジスタｐＱ３およびｎＭＯＳトランジスタｎＱ３のドレイン同士の接続点は、ｐＭＯＳランジスタｐＱ１およびｎＭＯＳトランジスタｎＱ２のゲートに接続されている。
【００４９】
このように構成される電流制御切替スイッチ１３では、ビットｂnの値が、ｎＭＯＳトランジスタｎＱ１およびｐＭＯＳトランジスタｐＱ２のゲートに直接入力される一方、インバータ１３ｃを介して反転された状態でｐＭＯＳトランジスタｐＱ１およびｎＭＯＳトランジスタｎＱ２のゲートに入力される。これにより、ビットｂn の２値に応じて伝送ゲート１３ａ・１３ｂのいずれか一方が開いて、電流制御電圧Ｖcnt1・Ｖcnt2のいずれか一方を出力する。
【００５０】
ここで、図３（ａ）の構成では、信号入力トランジスタ１１の大きさと、単位回路２を流れる電流との制御を単位回路２毎に異ならせるように、各単位回路２で電流制御電圧Ｖcnt1・Ｖcnt2をどのように設定してもよい。
【００５１】
また、図４に示すように、電流制御電圧Ｖcnt1・Ｖcnt2を各単位回路２で共通化してもよい。このような構成では、２つの電流制御電圧Ｖcnt1・Ｖcnt2のみを用いるので、多くの電圧を用意する必要がなく、信号入力トランジスタ１１を流れる電流量の制御が容易になる。
【００５２】
例えば、図５に示す構成では、電流制御電圧Ｖcnt1・Ｖcnt2を変化させる制御電圧発生回路３１を備えている。制御電圧発生回路３１は、電流制御電圧Ｖcnt1・Ｖcnt2の値を切替制御信号Ｂの各ビットｂnの値に応じて制御する。これにより、各ビットｂnの値に応じて、電流制御電圧Ｖcnt1・Ｖcnt2の値を変化させて、増幅に寄与する信号入力トランジスタ１１の大きさを変化させるとともに、信号入力トランジスタに流れる電流量を制御することができる。
【００５３】
また、図６に示す構成では、図５の特別な実施形態として、電流制御電圧Ｖcnt2（Ｖcnt1であってもよい）が、信号入力トランジスタ１１に流れる電流を遮断するための一方の電源電圧Ｖss（低電位側の例えば接地電圧）に固定されている。
【００５４】
このような構成では、電流を遮断することにより信号入力トランジスタ１１の大きさが小さくなった場合、流れる電流量を一定に保つためには、電流制御電圧Ｖcnt1（またはＶcnt2）を電流を遮断する一方の電源電圧Ｖssから遠ざかるように制御すればよい。また、制御電圧発生回路３１は、電流が遮断された単位回路２の数に応じて他方の電流制御電圧Ｖcnt1（またはＶcnt2）を変化させ、残余の単位回路２に流れる総電流量を一定となるように制御している。
【００５５】
図７に示す構成は、図６の構成を実現する一例であって、制御電圧発生回路３１としてＤＡ変換器３２を備えている。このＤＡ変換器３２は、入力されるデジタルの切替制御信号Ｂをアナログに変換して電流制御電圧Ｖcnt1を生成する。
【００５６】
〔実施の形態３〕
本実施の形態に係る可変利得増幅器は、図８に示すように、前述の図４ないし図７に示す可変利得増幅器の機能をＭＯＳトランジスタで簡潔に実現するように構成されている。この可変利得増幅器は、具体的には、前述の単位回路２の代わりに、各単位回路２にさらに補助電流制御トランジスタとしての電流制御トランジスタ１４を加えた単位回路３を複数備えるとともに、電流源１５を備えている。
【００５７】
複数の単位回路３…は、単位回路２…と同様、並列に配置されている。また、各単位回路３の信号入力同士が接続されるとともに、各単位回路３の信号出力同士が接続されている。
【００５８】
信号入力トランジスタ１１のソースと電流制御トランジスタ１２のドレインとが接続され、電流制御トランジスタ１２のゲートは、電流制御トランジスタ１４のゲート、および電流制御切替スイッチ１３の出力端に接続されている。電流制御切替スイッチ１３の一方の入力端には前述の電源電圧Ｖssが入力され、他方の入力端には電流制御トランジスタ１４のドレインが接続されている。また、各単位回路３の電流制御トランジスタ１４のドレイン同士が一定の電流値Ｉの電流を供給する電流源１５に接続されている。
【００５９】
このように構成される可変利得増幅器では、各単位回路３において、電流制御トランジスタ１２・１４がカレントミラーを構成するので、切替制御信号Ｂがいかなるデジタル入力値であっても（ただし、全ビットが０の場合を除く）、電流制御トランジスタ１２・１４の遮断・導通が同様に行われる。それゆえ、信号入力トランジスタ１１は、その大きさに関わらず、流れる電流が電流源１５の電流値Ｉに保たれる。これにより、信号入力トランジスタ１１の大きさが小さくなって利得が下がると、電圧Ｖodが大きくなりＩＩＰ３が増大する。
【００６０】
この状況をシミュレーションで再現したものを図９（ａ）および（ｂ）に示す。このシミュレーションでは、信号入力トランジスタ１１、電流制御トランジスタ１２、電流制御トランジスタ１４とも、Ｗ＝１０μｍ、Ｌ＝０．２４μｍで定まる大きさである単位回路３が６４個並列接続された回路を用いている。
【００６１】
図９（ａ）は、増幅に寄与する単位回路３の数（トランジスタの大きさ）を横軸にLogスケールで示し、その数が２、４、８、１６、３２、６４である場合の利得およびＩＩＰ３の変化を示したグラフである。このグラフから、単位回路数が増加するにしたがって利得が増大する一方、ＩＩＰ３が減少することが確認できる。図９（ｂ）は、横軸に利得をとり、縦軸にＩＩＰ３をとってプロットしたグラフである。このグラフから、利得が減少していくにしたがってＩＩＰ３が増加する対応が確認できる。
【００６２】
なお、図９（ａ）のグラフから、増幅に寄与するトランジスタの大きさをべき乗で変化させることにより、その利得特性およびＩＩＰ３特性がほぼ線形に変化することがわかる。
【００６３】
〔実施の形態４〕
本実施の形態に係る可変利得増幅器は、図１０に示すように、図７に示す可変利得増幅器の出力が、負荷インピーダンス１６を介して他方の電源に接続されるように構成されている。この電源は、電源電圧Ｖcc（高電位側の電源電圧）を発生する。これにより、出力電流が電圧に変換され、電圧入力・電圧出力型の可変利得増幅器が実現できる。
【００６４】
なお、このような構成は、図７の可変利得増幅器に限らず、図１ないし図６および図８の可変利得増幅器に適用できる。
【００６５】
〔実施の形態５〕
本実施の形態に係る可変利得増幅器は、図１１に示すように、図７に示す可変利得増幅器の出力がトランジスタ差動対１７を介して２つの負荷インピーダンス１８・１９に接続され、さらにこれらを介して電源電圧Ｖccのラインに接続されるように構成されている。トランジスタ差動対１７は、トランジスタ１７ａ・１７ｂからなり、それぞれのゲートには、互いに１８０°位相のシフトした発振信号ＶLOが入力される。このように構成することによって、可変利得制御機能を持つミキサ回路を実現できる。
【００６６】
通常、カスケード接続させる増幅器とミキサ回路とが、本実施の形態のように融合して構成されることにより、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【００６７】
なお、このような構成は、図７の可変利得増幅器に限らず、図１ないし図６および図８の可変利得増幅器に適用できる。
【００６８】
また、本実施の形態の可変利得増幅器は、トランジスタ差動対１７と同様なトランジスタ差動対をもう１つ追加することによって、後述する実施の形態８におけるトランジスタ差動対２０・２２（図２１参照）を備えたように構成されていてもよい。このような構成では、追加されたトランジスタ差動対のソースが可変利得増幅器の出力に接続され、追加されたトランジスタ差動対の差動出力がそれぞれ異なる２つの負荷インピーダンス（例えば図２１の負荷インピーダンス２４・２５）に接続される。また、一方のトランジスタ差動対には、上記発振信号ＶLOと同様な発振信号（例えば、図２１の発振信号ＶLOＩ）が入力され、他方のトランジスタ差動対には、その発振信号が９０°位相シフトした発振信号（例えば、図２１の発振信号ＶLOＱ）が入力される。
【００６９】
この構成では、ある信号成分が一方のトランジスタ差動対からから取り出され、その信号成分を９０°位相シフトした信号成分が他方のトランジスタ差動対から取り出される。これにより、このような異なる２つの信号成分を取り出す可変利得制御機能を持つミキサ回路を実現できる。
【００７０】
〔実施の形態６〕
実施の形態１ないし５の可変利得増幅器においては、入力信号および出力信号が全差動信号ではない。本実施の形態では、これらの信号を全差動信号とすることにより、電源電圧や接地電圧の変動に耐性の高い回路が構成できる。
【００７１】
図１２ないし図１９に、それぞれ、図２ないし図８および図１０の可変利得増幅器に、ある回路の入出力を全差動構成にした可変利得増幅器を示す。具体的には、各可変利得増幅器では、信号入力トランジスタ１１に代えて、信号入力トランジスタ１１ａ・１１ｂの差動対を備えている。
【００７２】
以下に、本実施の形態の可変利得増幅器の代表例として図１８の構成（図８の可変利得増幅器に対応）を説明する。
【００７３】
この構成では、信号入力トランジスタ１１ａ・１１ｂのソースが、ともに電流制御トランジスタ１２のドレインに接続され、電流制御トランジスタ１２のゲートが、電流制御トランジスタ１４のゲート、および電流制御切替スイッチ１３の出力端に接続されている。電流制御切替スイッチ１３の一方の入力端には前述の電源電圧Ｖssが入力され、他方の入力端には電流制御トランジスタ１４のドレインが接続されている。また、各単位回路３の電流制御トランジスタ１４のドレインがともに電流源１５に接続されている。
【００７４】
各単位回路３については、差動信号入力同士が接続されるとともに、差動信号出力同士が接続されている。つまり、差動信号入力については、信号入力トランジスタ１１ａ…のゲート同士が接続される一方、信号入力トランジスタ１１ｂ…のゲート同士が接続されている。また、差動信号出力については、信号入力トランジスタ１１ａ…のドレイン同士が接続される一方、信号入力トランジスタ１１ｂ…のドレイン同士が接続されている。
【００７５】
このような構成では、切替制御信号Ｂがいかなるデジタル入力値であっても（ただし、全ビットが０の場合を除く）、各単位回路３において、電流制御トランジスタ１２・１４の遮断および導通が同様に行われるため、信号入力トランジスタ１１ａ・１１ｂの大きさに関わらず、流れる電流は電流源１５の電流値Ｉに保たれる。これにより、信号入力トランジスタ１１ａ・１１ｂの大きさが小さくなって利得が下がると、Ｖodが大きくなりＩＩＰ３が増大する全差動入出力の可変利得増幅器を実現することができる。
【００７６】
〔実施の形態７〕
本実施の形態に係る可変利得ミキサ回路は、図１２ないし図１８で示した全差動型可変利得増幅器を用いて構成される。ここでは、本実施の形態の代表例として図１７の全差動型可変利得増幅器を本実施の形態に適用した構成について説明する。
【００７７】
図２０に示す可変利得ミキサ回路は、図１７の可変利得増幅器に、さらにトランジスタ差動対２０・２１および負荷インピーダンス１８・１９を備えて構成されている。
【００７８】
第１トランジスタ差動対としてのトランジスタ差動対２０は、トランジスタ２０ａ・２０ｂが並列接続されてなり、第２トランジスタ差動対としてのトランジスタ差動対２１は、トランジスタ２１ａ・２１ｂが並列接続されてなる。トランジスタ差動対２０・２１のソースは、それぞれ各単位回路２の差動出力のトランジスタ１１ａ・１１ｂの出力（ドレイン）に接続されている。トランジスタ差動対２０の差動入力とトランジスタ差動対２１の差動入力とが接続されている。具体的には、トランジスタ２０ａ・２１ｂのゲートが互いに接続されるとともに、トランジスタ２０ｂ・２１ａのゲートが互いに接続されており、それぞれの接続点には、互いに１８０°位相のシフトした発振信号ＶLOが入力される。
【００７９】
また、トランジスタ差動対２０・２１の差動出力は、交差接続されている。具体的には、トランジスタ２０ａの出力がトランジスタ２１ａの出力に接続され、トランジスタ２０ｂの出力がトランジスタ２１ｂの出力に接続されている。さらに、トランジスタ２０ａ・２１ａの出力は、負荷インピーダンス１９を介して電源電圧Ｖccのラインに接続される一方、トランジスタ２０ｂ・２１ｂの出力は、負荷インピーダンス１８を介して電源電圧Ｖccのラインに接続されている。
【００８０】
通常、カスケード接続させる増幅器とミキサ回路とが、本実施の形態のように融合して構成されることにより、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【００８１】
なお、このような構成は、図１７の可変利得増幅器に限らず、図１２ないし図１６および図１８の可変利得増幅器に適用できる。
【００８２】
〔実施の形態８〕
本実施の形態に係る可変利得ミキサ回路は、図２１に示すように、図１２ないし図１８で示した全差動型可変利得増幅器を用いて構成される。この可変利得ミキサ回路は、無線通信の受信機などで必要となる、ある信号成分とそれを９０°位相シフトした信号成分を取り出す可変利得制御機能を持つミキサ回路である。ここでは、本実施の形態の代表例として図１７の全差動型可変利得増幅器を本実施の形態に適用した構成について説明する。
【００８３】
図２１に示す可変利得ミキサ回路は、図１７の可変利得増幅器に、さらにトランジスタ差動対２０〜２３および負荷インピーダンス１８・１９・２４・２５を備えて構成されている。
【００８４】
各単位回路２の差動出力とトランジスタ差動対２０・２１との接続、トランジスタ差動対２０・２１同士の接続およびトランジスタ差動対２０・２１と負荷インピーダンス１８・１９との接続は、前述の実施の形態７の可変利得ミキサ回路（図２０参照）における接続と同様である。ただし、トランジスタ差動対２０・２１の差動入力には、前述の発振信号ＶLOと同様な１８０°位相のシフトした第１発振信号としての発振信号ＶLOＩが入力される。
【００８５】
一方、第３トランジスタ差動対としてのトランジスタ差動対２２は、トランジスタ２２ａ・２２ｂが並列接続されてなり、第４トランジスタ差動対としてのトランジスタ差動対２３は、トランジスタ２３ａ・２３ｂが並列接続されてなる。トランジスタ差動対２２・２３は、それぞれ各単位回路２の差動出力のトランジスタ１１ａ・１１ｂの出力に接続されている。トランジスタ差動対２２の差動入力とトランジスタ差動対２３の差動入力とが接続されている。具体的には、トランジスタ２２ａ・２３ｂのゲートが互いに接続されるとともに、トランジスタ２２ｂ・２３ａのゲートが互いに接続されており、それぞれの接続点には、発振信号ＶLOＩが９０°位相シフトした第２発振信号としての発振信号ＶLOＱが入力される。
【００８６】
また、トランジスタ差動対２２・２３の差動出力は、交差接続されている。具体的には、トランジスタ２２ａの出力がトランジスタ２３ａの出力に接続され、トランジスタ２２ｂの出力がトランジスタ２３ｂの出力に接続されている。さらに、トランジスタ２２ａ・２３ａの出力は、負荷インピーダンス２５を介して電源電圧Ｖccのラインに接続される一方、トランジスタ２２ｂ・２３ｂの出力は、負荷インピーダンス２４を介して電源電圧Ｖccのラインに接続されている。
【００８７】
このような構成では、ある信号成分が第１出力から取り出され、その信号成分を９０°位相シフトした信号成分が第２出力から取り出される。これにより、このような異なる２つの信号成分を取り出す可変利得制御機能を持つミキサ回路を実現できる。
【００８８】
この構成でも、通常、カスケード接続させる増幅器とミキサ回路とが、本実施の形態のように融合して構成されることにより、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【００８９】
なお、このような構成は、図１７の可変利得増幅器に限らず、図１２ないし図１６および図１８の可変利得増幅器に適用できる。
【００９０】
〔実施の形態９〕
図８に示す実施の形態３の可変利得増幅器では、電流値を保って信号入力トランジスタ１１の大きさを小さくするとＶodが増大する。すなわち、信号入力用トランジスタ１１のソース電圧が、電流制御トランジスタ１２の電流を遮断する一方の電源電圧Ｖssに接近する。従って、対応する電流制御トランジスタ１２のドレイン・ソース電圧Ｖds＝Ｖd −Ｖs （ここで、Ｖd はドレイン電圧であり、Ｖs はソース電圧である）が減少する。このため、電流源１５の電流値に比べて電流制御トランジスタ１２が小さすぎると、その動作が線形領域に入り、電流制御トランジスタ１４から電流制御トランジスタ１２へコピーされる電流が減少する。
【００９１】
このような不都合を解消するために、信号入力トランジスタ１１の大きさが小さい場合には、電流制御トランジスタ１２の大きさを大きくし、そのドレイン・ソース電圧Ｖdsが低くても十分な電流が流れるように制御すればよい。図２２（ａ）に示す回路は、図８の構成にその制御機能が加えられて、可変インピーダンスカレントミラー回路４を構成している。
【００９２】
この可変インピーダンスカレントミラー回路４は、並列に配置された複数の単位カレントミラー回路５…を備えている。また、各単位カレントミラー回路５の電流入力同士が接続されるとともに、各単位カレントミラー回路５の電流出力同士が接続されている。また、単位カレントミラー回路５は、前述の電流制御トランジスタ１２・１４および電流制御切替スイッチ１３を備えている。
【００９３】
第１トランジスタとしての電流制御トランジスタ１２のゲートは、第２トランジスタとしての電流制御トランジスタ１４のゲート、および電流制御切替スイッチ１３の出力端に接続されている。電流制御切替スイッチ１３の一方の入力端には前述の電源電圧Ｖssが入力され、他方の入力端には電流制御トランジスタ１４のドレインが接続されている。また、各単位カレントミラー回路５の電流制御トランジスタ１４のドレイン同士が電流入力のラインに接続されている。一方、各単位カレントミラー回路５の電流制御トランジスタ１２のドレイン同士が電流出力のラインに接続されている。
【００９４】
上記のように構成される可変インピーダンスカレントミラー回路４では、前述の切替制御信号Ｂ＝（ｂ0 ，ｂ1 ，…，ｂk）（ｋは０以上の整数）の値を制御することにより、カレントミラートランジスタ（電流制御トランジスタ１２・１４）の大きさ（インピーダンス）を変えることができる。例えば、Ｂ＝０、すなわち（ｂ0，ｂ1 ，…，ｂk）が全て０の場合、全てのトランジスタが遮断されるので、出力電流が流れない。（ｂ0 ，ｂ1 ，…，ｂk）のうち１つでも１であれば、カレントミラーとして動作する。さらに、（ｂ0 ，ｂ1 ，…，ｂk）が全て１である場合、カレントミラートランジスタの大きさが最大となるので、出力インピーダンスが最小となる。
【００９５】
図２２（ｂ）に示す可変利得増幅器は、上記の可変インピーダンスカレントミラー回路４を含む単位回路６を複数備えている。単位回路６…は、必ずしも構造が同一ではなく、並列に配置され、各電流入力が電流源１５に接続され、信号入力同士が接続されるとともに、信号出力同士が接続されている。単位回路６においては、可変インピーダンスカレントミラー回路４の電流出力と、信号入力トランジスタ１１のソースとが接続されている。
【００９６】
上記のように構成される可変利得増幅器では、切替制御信号Ｂ0 ，Ｂ1，…，Ｂnの値を制御することにより、増幅用の信号入力トランジスタ１１の大きさを制御できることは、実施の形態３と同様である。信号入力トランジスタ１１の大きさが小さくなった場合、導通している可変インピーダンスカレントミラー回路４のトランジスタの大きさを大きくしてインピーダンスを小さくするように制御することにより、前述の電流制御トランジスタ１４から電流制御トランジスタ１２へコピーされる電流が減少するという不都合を解消することができる。
【００９７】
なお、本実施の形態では、図８の回路を対象にして説明したが、図２ないし図７および図１０ないし図２１に示す回路の電流制御用トランジスタ１２は、図２２（ａ）の可変インピーダンスカレントミラー回路４の対応する部分で置き換えられる。これにより、このように構成された可変利得増幅器において、電流制御トランジスタ１２が線形領域動作に入ることを回避することができ、電流制御トランジスタ１２の動作域を拡大することができる。
【００９８】
〔実施の形態１０〕
本実施の形態に係る可変利得増幅器は、図２６に示すように、図２に示した可変利得増幅器において、各単位回路１の電流制御トランジスタ１２のドレイン同士が、電流値Ｉの電流を供給する共通の電流源２６に接続されている。
【００９９】
このように構成される可変利得増幅器では、電流制御トランジスタ１２の遮断・導通がいかなる状態であっても(ただし、全てが遮断されている場合は除く)、信号入力トランジスタ１１を流れる電流は電流源２６の電流値Ｉとなる。従って、電流源２６の電流値を一定に保って、遮断する単位回路数を増加させると、信号入力トランジスタ１１の大きさが小さくなって利得が低下するとともに、ＩＩＰ３は増大する。
【０１００】
なお、上記のように各単位回路１の電流制御トランジスタ１２のドレイン同士に接続される共通の電流源２６を備える構成は、図３（ａ）、図４ないし図７、図１０ないし図１７、図１９ないし図２１に示す可変利得増幅器に適用できる。
【０１０１】
〔実施の形態１１〕
本実施の形態に係る可変利得増幅器は、利得特性およびＩＩＰ３特性のデシベル表示値が、導通している単位回路の数に対して線形に変化するように、各単位回路の信号入力トランジスタ１１の大きさが、等比数列の階差数列となるように構成される。
【０１０２】
その具体的構成例を、図８の回路に基づいて説明する。この可変利得増幅器の利得は、切替制御信号Ｂ＝（ｂ0 ，ｂ1 ，…，ｂk ）によって制御される。
【０１０３】
ここで、利得は、次のようにｋ段階で制御されるものとする。まず、利得が最小になるのは、Ｂ＝（１，０，…，０）、すなわち、ｂ0＝１であり、それ以外のｂ1 ，…，ｂkが全て０のときである。次いで、利得が２番目に小さくなるのは、Ｂ＝（１，１，０，…，０）、すなわち、ｂ0 ，ｂ1＝１であり、それ以外のｂ2 ，…，ｂkが全て０のときである。このように、“１”となるｂ0 ，ｂ1 ，…，ｂk の数が、ｂ0 から順に増えるにつれて利得が増大するので、利得が最大になるのは、Ｂ＝（１，１，…，１）、すなわち、ｂ0 ，ｂ1 ，…，ｂkが全て１のときである。
【０１０４】
ｉ＝０，１，…，ｋについて、ビット（切替制御信号）ｂｉに対応する単位回路３の信号入力トランジスタ１１のチャネル幅をｗｉと表し、第ｉ段階（ｉ＝０からｋまでの段階の全ての電流制御トランジスタ１２が導通しているとき）の利得を持つ信号入力トランジスタ１１のチャネル幅をＷｉと表すことにする。
【０１０５】
この定義より、ｉ＝０，１，…，ｋについて、次式、
Ｗｉ＝ｗ０＋ｗ１＋…＋ｗｉ …（４）が成立する。
【０１０６】
ここで、定数Ｒを
Ｒ＝（Ｗｋ／Ｗ０）１／ｋ
と設定する。また、ｉ＝１，…，ｋについて、制御信号ｂｉに対応する単位回路３の信号入力トランジスタ１１のチャネル幅ｗｉを
ｗｉ＝Ｗ０×Ｒｉ−Ｗ０×Ｒ（ｉ−１） …（５） のように、定数Ｒを公比とする等比数列Ｗ０×Ｒｉおよび等比数列Ｗ０×Ｒ（ｉ−１）の階差数列となるように構成する。
【０１０７】
すると、（４）式および（５）式より、ｉ＝０，１，…，ｋについて、次式、 Ｗｉ＝Ｗ０×Ｒｉ …（６）が成立する。すなわち、第ｉ段階の利得を持つ信号入力トランジスタ１１のチャネル幅ｗｉの総和であるチャネル幅Ｗｉが公比Ｒの等比数列になることがわかる。また、利得は、Ｗｉのべき乗に比例するので、（６）式より、デシベル表示（対数表示）でｉに線形に依存することがわかる。
【０１０８】
実際には、（３）式より、利得（トランスコンダクタンスｇｍ）は、Ｗｉの１／２べき乗に比例する。従って、（６）式より、
Ｗｉ１／２＝Ｗ０１／２×Ｒｉ／２ …（７）が得られる。
【０１０９】
デシベル表示のために（７）式において対数をとると、右辺は、
１／２×ｌｏｇ（Ｗ０）＋ｉ×１／２×ｌｏｇ（Ｒ）
と表される。この式はｉの一次関数であり、利得のデシベル表示値が、単位回路３の数ｉに線形に依存することが証明された。
【０１１０】
これにより、広い可変域を得ることができる
なお、本実施の形態では、図８の回路を対象にして説明したが、上記のように、利得のデシベル表示値を単位回路の数に線形に依存するように構成することは、切替制御信号Ｂを用いる図３ないし図７、図１０、図１１、図１３ないし２２および図２６に示す回路にも適用が可能である。
【０１１１】
なお、前記の可変利得増幅器においては、上記電流経路制御部が、上記増幅トランジスタの大きさを変化させる一方、上記増幅トランジスタを流れる電流を一定に制御しても良い。このように構成することにより、増幅トランジスタの大きさに関わらず、流れる電流が一定値に保たれるので、増幅トランジスタの大きさが小さくなって利得が低下したときに、ＩＩＰ３を増大させることができる。
【０１１２】
また、上記切替制御信号を用いた上記の各可変利得制御装置においては、上記切替制御信号が、上記電流制御トランジスタを導通および遮断させるための２値をとり、ｉ（０，１，２，…，ｋ；ｋは０以上の整数）段階の順位が個々に付与された上記切替制御信号に対応する上記単位回路の上記増幅トランジスタのチャネル幅をｗｉとし、上記切替制御信号が上記動作制御電圧を上記電流制御トランジスタを導通させる動作制御電圧に切り替えていく上記単位回路をｉ＝０から１つずつ段階的に増加させていくときに、第ｉ段階の利得を持つ増幅トランジスタのチャネル幅をＷｉとし、
Ｒ＝（Ｗｋ／Ｗ０） １／ｋ
を満たす定数Ｒを設定すると、上記増幅トランジスタは、そのチャネル幅が、
ｗｉ＝Ｗ０×Ｒ ｉ −Ｗ０×Ｒ （ｉ−１）
を満たすように形成されていても良い。
【０１１３】
上記の構成では、増幅トランジスタの大きさを変化させるときに、切替制御信号にｉ段階の順位を付与することによって、ｉ＝０からｋの順に、切替制御信号が動作制御電圧を電流制御トランジスタを導通させる動作制御電圧に切り替えていくと、導通する電流制御トランジスタの数（すなわち、それを含む単位回路の数）が段階的に増加していき、それに応じて、導通した電流制御トランジスタによって流れる電流が制御される増幅トランジスタの数も増加していく。第ｉ段階の利得を持つ増幅トランジスタ（ｉ＝０からｋまでの段階で導通した電流制御トランジスタによって電流が制御される全ての増幅トランジスタ）のチャネル幅（加算チャネル幅と称する）Ｗｉは、各増幅トランジスタのチャネル幅ｗｉの総和で表され、また、増幅トランジスタのチャネル幅ｗｉが上式のように、定数Ｒを公比とする等比数列Ｗ０×Ｒ ｉ および等比数列Ｗ０×Ｒ （ｉ−１） の階差数列で表されるように設定される。
【０１１４】
これにより、加算チャネル幅Ｗｉは、定数Ｒのべき乗に比例する（式（６）参照）。また、電流制御トランジスタの導通によって導通した増幅トランジスタによって定まる利得は、加算チャネル幅Ｗｉのべき乗に比例する。それゆえ、上記の利得は、デシベル表示（対数表示）でｉに線形に依存する。
【０１１５】
以上のように、本発明の可変利得増幅器は、入力信号を増幅する増幅トランジスタと、上記増幅トランジスタの大きさおよび上記増幅トランジスタを流れる電流の経路を制御する電流経路制御部とを備えている構成であっても良い。
【０１１６】
これにより、ＣＭＯＳ構成の可変利得増幅器において利得を低下させても、ＩＩＰ３が増大しないという不都合を解消することができる。また、従来可変利得のために用いられていた前述の抵抗ラダーが不要になるため、抵抗ラダーにおけるスイッチのオン抵抗を低下させるための大きいスイッチも不要となる。従って、利得の減少分をＩＩＰ３の増大分として作用させることができる小さい実装面積の可変利得増幅器を提供することができる。
【０１１７】
また、本発明の基本となる上記の可変利得増幅器においては、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタを含み、並列に配置されている複数の単位回路を備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されていても良い。
【０１１８】
これにより、電流制御トランジスタの制御によって、増幅トランジスタを流れる電流を独立に制御することができる。例えば、ある単位回路の増幅トランジスタを流れる電流を遮断すると、この単位回路の増幅トランジスタは入力信号の増幅に寄与しなくなる。従って、増幅トランジスタの大きさを単位回路毎に制御することができる。
【０１１９】
また、この可変利得増幅器においては、各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有していることにより、増幅トランジスタの大きさと、単位回路における増幅トランジスタを流れる電流とを制御することができる。従って、より精度の高い制御を行うことができる。
【０１２０】
また、この可変利得増幅器においては、各単位回路の上記切替制御回路に、共通する上記動作制御電圧が入力されることにより、使用する動作制御電圧の数が少なくなる。従って、増幅トランジスタを流れる電流量の制御を容易にすることができる。
【０１２１】
また、この可変利得増幅器においては、各単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備えているこ とにより、切替制御信号の値に応じて、動作制御電圧の値を変化させて、増幅トランジスタの大きさを変化させるとともに、増幅トランジスタに流れる電流量を制御することができる。従って、より精度の高い制御を行うことができる。
【０１２２】
あるいは、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧であることにより、電流を遮断することで増幅トランジスタの大きさが小さくなった場合、動作制御電圧を電流を遮断する電圧から遠ざかるように制御すれば、流れる電流量を一定に保つことができる。従って、容易に電流量を一定に制御することができる。
【０１２３】
また、この可変利得増幅器値においては、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御することにより、可変利得増幅器全体で各単位回路に流れる電流を制御することができる。従って、高精度に電流量を制御することができる。
【０１２４】
また、この可変利得増幅器においては、上記電圧発生回路が、上記総電流量を一定に制御するように上記動作制御電圧を発生することにより、電流が流れる単位回路からなる可変利得増幅器において、利得の減少分を確実にＩＩＰ３の増大分として作用させることができる。
【０１２５】
また、本発明の基本となる前記の可変利得増幅器においては、上記電流経路制御部が、上記増幅トランジスタの大きさを変化させる一方、上記増幅トランジスタを流れる電流を一定に制御することにより、増幅トランジスタの大きさに関わらず、流れる電流が一定値に保たれるので、増幅トランジスタの大きさが小さくなって利得が低下したときに、ＩＩＰ３を増大させることができる。従って、より確実に利得とＩＩＰ３とを制御することができる。
【０１２６】
また、この可変利得増幅器においては、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタと、上記電流制御トランジスタとともにカレントミラーを構成する補助電流制御トランジスタと、上記電流制御トランジスタおよび上記補助電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路とを含み、並列に配置されている単位回路であって、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続される複数の単位回路と、上記補助電流制御トランジスタに一定の電流を供給する電流源とを備えている構成であっても良い。
【０１２７】
これにより、カレントミラーを構成する電流制御トランジスタおよび補助電流制御トランジスタによって、電流源からの一定の電流が増幅トランジスタに流れる。それゆえ、増幅トランジスタの大きさに関わらず、一定の電流を流すことができる回路を、電流制御トランジスタと補助電流制御トランジスタとをＭＯＳトランジスタで簡素に構成することによって実現できる。従って、可変利得増幅器の低コスト化を図ることができる。
【０１２８】
また、単位回路を備えた上記の各可変利得増幅器においては、上記増幅トランジスタが増幅トランジスタ差動対からなることにより、トランジスタ差動対から得られる信号が全差動信号となり、電源電圧や接地電圧の変動に耐性の高い回路を構成することができる。従って、より信頼性の高い可変利得増幅器を提供することができる。
【０１２９】
また、単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力が、負荷インピーダンスを介して電源に接続されていることにより、出力電流が電圧に変換され、電圧入力・電圧出力型の可変利得増幅器が実現できる。
【０１３０】
また、単位回路を備えた上記の各可変利得増幅器においては、各単位回路の出力がソースに接続されるトランジスタ差動対と、該トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記トランジスタ差動対を構成するトランジスタのゲートに互いに１８０°位相のシフトした発振信号が入力されることにより、可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。従って、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【０１３１】
また、単位回路を備えた上記の各可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第１トランジスタ差動対および該差動出力の他方がソースに接続される第２トランジスタ差動対であって、互いの差動出力が交差接続される第１および第２トランジスタ差動対と、該第１および第２トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第１および第２トランジスタ差動対を構成するトランジスタのゲートに互いに１８０°位相のシフトした発振信号が入力されることにより、全差動型可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。従って、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【０１３２】
また、単位回路を備えた上記の各可変利得増幅器においては、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第１トランジスタ差動対および該差動出力の他方がソースに接続される第２トランジスタ差動対であって、互いの差動出力が交差接続される第１および第２トランジスタ差動対と、各増幅トランジスタ差動対の差動出力の一方がソースに接続される第３トランジスタ差動対および該差動出力の他方がソースに接続される第４トランジスタ差動対であって、互いの差動出力が交差接続される第３および第４トランジスタ差動対と、該第１ないし４トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、上記第１および第２トランジスタ差動対の差動入力に１８０°位相のシフトした第１発振信号が入力される一方、第３および第４トランジスタ差動対の差動入力に上記第１発振信号が９０°位相シフトした第２発振信号が入力される構成であっても良い。
【０１３３】
これにより、ある信号成分を第１および第２トランジスタ差動対の出力から取り出し、その信号成分を９０°位相シフトした信号成分を第３および第４トランジスタ差動対の出力から取り出す可変利得制御機能を持つミキサ回路を実現できる。この結果、通常、カスケード接続させる増幅器とミキサ回路とが、融合して構成される。従って、回路の線形性を劣化する電圧／電流変換を行う部分が一箇所になり、回路の線形性を容易に向上させることができる。
【０１３４】
また、単位回路を備えた上記の各可変利得増幅器においては、第１トランジスタと、該第１トランジスタと対になってカレントミラーを構成する第２トランジスタと、上記第１および第２トランジスタの動作制御電圧を複数の値に切り替える切替回路とを含み、並列に配置されている単位カレントミラー回路を複数備え、各単位カレントミラー回路の電流入力同士が接続されるとともに、各カレントミラー回路の電流出力同士が接続される可変インピーダンスカレントミラー回路を上記電流経路制御部の代わりに備えていても良い。
【０１３５】
これにより、可変インピーダンスカレントミラー回路が、増幅トランジスタの大きさが小さい場合には、電流制御トランジスタの大きさを大きくするので、十分な電流を流すことができる。それゆえ、補助電流制御トランジスタから電流制御トランジスタへコピーされる電流が減少することはない。従って、電流制御トランジスタが線形領域動作に入るこ とを回避して、電流制御トランジスタの動作域を拡大することができる。
【０１３６】
また、単位回路を備えた上記の各可変利得増幅器においては（ただし、上記補助電流制御トランジスタに一定の電流を供給する電流源を備える可変利得増幅器を除く）、各単位回路における上記電流制御トランジスタに一定の電流を供給する電流源を備えていることにより、電流制御トランジスタの遮断・導通がいかなる状態であっても ( ただし、全てが遮断されている場合は除く ) 、増幅トランジスタを流れる電流は電流源の電流値となる。それゆえ、電流源の電流値を一定に保って、遮断する単位回路数を増加させると、増幅トランジスタの大きさが小さくなって利得が低下したときに、ＩＩＰ３を増大させることができる。従って、利得とＩＩＰ３とを容易に制御することができる。
【０１３７】
また、上記切替制御信号を用いた上記の各可変利得制御装置においては、上記切替制御信号が、上記電流制御トランジスタを導通および遮断させるための２値をとり、ｉ（０，１，２，…，ｋ；ｋは０以上の整数）段階の順位が個々に付与された上記切替制御信号に対応する上記単位回路の上記増幅トランジスタのチャネル幅をｗｉとし、上記切替制御信号が上記動作制御電圧を上記電流制御トランジスタを導通させる動作制御電圧に切り替えていく上記単位回路をｉ＝０から１つずつ段階的に増加させていくときに、第ｉ段階の利得を持つ増幅トランジスタのチャネル幅をＷｉとし、
Ｒ＝（Ｗｋ／Ｗ０） １／ｋ
を満たす定数Ｒを設定すると、上記増幅トランジスタは、そのチャネル幅が、
ｗｉ＝Ｗ０×Ｒ ｉ −Ｗ０×Ｒ （ｉ−１）
を満たすように形成されていても良い。
【０１３８】
これにより、加算チャネル幅Ｗｉは、定数Ｒのべき乗に比例する。また、一方、導通した増幅トランジスタによって定まる利得は、加算チャネル幅Ｗｉのべき乗に比例する。それゆえ、上記の利得は、デシベル表示（対数表示）でｉに線形に依存する。従って、広い可変域を得ることができる。
【０１３９】
【発明の効果】
以上のように、本発明の可変利得増幅器は、入力信号を増幅する増幅トランジスタおよび該増幅トランジスタを流れる電流を制御する電流制御トランジスタを含み、並列に配置されている複数の単位回路を備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されており、各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有しており、上記単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備え、各単位回路の上記切替制御回路に、共通する上記動作制御電圧が入力され、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧であり、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御するものである。
【０１４０】
上記の構成では、電流経路制御部によって電流を一定に保った状態で、増幅トランジスタの大きさ（Ｗ／Ｌ）が縮小または増大すると、線形性の指標であるＩＩＰ３が増大または減少し、利得が低下または上昇する。これにより、ＣＭＯＳ構成の可変利得増幅器において利得を低下させても、ＩＩＰ３が増大しないという不都合を解消することができるという効果を奏する。また、従来、可変利得のために用いられていた前述の抵抗ラダーが不要になるため、抵抗ラダーにおけるスイッチのオン抵抗を低下させるための大きいスイッチも不要になるという効果を奏する。
【０１４１】
本発明の基本となる上記の可変利得増幅器は、上記電流経路制御部が上記増幅トランジスタを流れる電流を制御する電流制御トランジスタを有しており、上記増幅トランジスタおよび上記電流制御トランジスタを含み、並列に配置されている複数の単位回路をさらに備え、各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されている。
【０１４２】
この構成では、電流制御トランジスタの制御によって、増幅トランジスタを流れる電流を独立に制御することができるという効果を奏する。例えば、ある単位回路の増幅トランジスタを流れる電流を遮断すると、この単位回路の増幅トランジスタは入力信号の増幅に寄与しなくなるという効果を奏する。
【０１４３】
この可変利得増幅器においては、各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有している。このように構成することにより、増幅トランジスタの大きさと、単位回路における増幅トランジスタを流れる電流とを制御することができるという効果を奏する。
【０１４４】
この可変利得増幅器においては、各単位回路の上記切替制御回路に、共通する上記動作制御電圧が入力される。このように構成することにより、使用する動作制御電圧の数が少なくなるという効果を奏する。
【０１４５】
また、上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧である。このような構成では、電流を遮断することにより増幅トランジスタの大きさが小さくなった場合、動作制御電圧を電流を遮断する電圧から遠ざかるように制御すれば、流れる電流量を一定に保つことができるという効果を奏する。
【０１４６】
この可変利得増幅器においては、各単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備えている。このように構成することにより、切替制御信号の値に応じて、動作制御電圧の値を変化させて、増幅トランジスタの大きさを変化させるとともに、増幅トランジスタに流れる電流量を制御することができるという効果を奏する。
【０１４７】
この可変利得増幅器値においては、上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御する。このように構成することにより、可変利得増幅器全体で各単位回路に流れる電流を制御することができるという効果を奏する。
【０１４８】
以上より、利得の減少分をＩＩＰ３の増大分として作用させることができる実装面積の小さい可変利得増幅器を実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の各実施の形態に係る可変利得増幅器の基本原理となる構成を示すブロック図である。
【図２】 本発明の実施の形態１に係る可変利得増幅器の構成を示す回路図である。
【図３】 （ａ）は本発明の実施の形態２に係る可変利得増幅器の構成を示す回路図であり、（ｂ）はこの可変利得増幅器における電流制御切替スイッチの構成を示す回路図である。
【図４】 本発明の実施の形態２の変形例に係る可変利得増幅器の構成を示す回路図である。
【図５】 本発明の実施の形態２の変形例に係る他の可変利得増幅器の構成を示す回路図である。
【図６】 本発明の実施の形態２の変形例に係るさらに他の可変利得増幅器の構成を示す回路図である。
【図７】 図６の可変利得増幅器の具体的構成を示す回路図である。
【図８】 本発明の実施の形態３に係る可変利得増幅器の構成を示す回路図である。
【図９】 （ａ）は図８の可変利得増幅器における単位回路数と利得およびＩＩＰ３との関係を示すグラフであり、（ｂ）は図８の可変利得増幅器における利得とＩＩＰ３との関係を示すグラフである。
【図１０】 本発明の実施の形態４に係る可変利得増幅器の構成を示す回路図である。
【図１１】 本発明の実施の形態５に係る可変利得増幅器の構成を示す回路図である。
【図１２】 図２の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１３】 図３（ａ）の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１４】 図４の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１５】 図５の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１６】 図６の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１７】 図７の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１８】 図８の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図１９】 図１０の可変利得増幅器を全差動化した本発明の実施の形態６に係る可変利得増幅器の構成を示す回路図である。
【図２０】 本発明の実施の形態７に係る全差動型可変利得ミキサ回路の構成を示す回路図である。
【図２１】 本発明の実施の形態８に係る全差動型可変利得ミキサ回路の構成を示す回路図である。
【図２２】 （ａ）は本発明の実施の形態９に係る可変インピーダンスカレントミラー回路の構成を示す回路図であり、（ｂ）は上記可変インピーダンスカレントミラー回路を含む可変利得増幅器の構成を示す回路図である。
【図２３】 従来の可変利得増幅器の構成を示す回路図である。
【図２４】 図２３の可変利得増幅器における可変抵抗の構成を示す回路図である。
【図２５】 図２３の可変利得増幅器におけるバイアス電圧調整回路の構成を示す回路図である。
【図２６】 図２の可変利得増幅器における各電流制御トランジスタに接続された共通の電流源を備えた、本発明の実施の形態１０に係る可変利得増幅器の構成を示す回路図である。
【符号の説明】
１〜３・６ 単位回路
４ 可変インピーダンスカレントミラー回路
５ 単位カレントミラー回路
１１ 信号入力トランジスタ（増幅トランジスタ）
１１ａ・１１ｂ 信号入力トランジスタ（増幅トランジスタ差動対）
１２ 電流制御トランジスタ（第１トランジスタ）
１３ 電流制御切替スイッチ（切替制御回路、切替回路）
１４ 電流制御トランジスタ（補助電流制限トランジスタ、第２ト ランジスタ）
１７ トランジスタ差動対
１７ａ・１７ｂ トランジスタ
１８・１９ 負荷インピーダンス
２０ トランジスタ差動対（第１トランジスタ差動対）
２０ａ トランジスタ
２０ｂ トランジスタ
２１ トランジスタ差動対（第２トランジスタ差動対）
２１ａ トランジスタ
２１ｂ トランジスタ
２２ トランジスタ差動対（第３トランジスタ差動対）
２２ａ トランジスタ
２２ｂ トランジスタ
２３ トランジスタ差動対（第４トランジスタ差動対）
２３ａ トランジスタ
２３ｂ トランジスタ
２４・２５ 負荷インピーダンス
２６ 電流源
３１ 制御電圧発生回路（電圧発生回路）
Ｃ 電流経路制御回路（電流経路制御部）
Ｑ 増幅トランジスタ部（増幅トランジスタ）
Ｖcnt1・Ｖcnt2 電流制御電圧（動作制御電圧）
Ｖcc・Ｖss 電源電圧
ＶL0 発振信号
ＶL0Ｉ 第１発振信号
ＶL0Ｑ 第２発振信号
Claims (9)
- 入力信号を増幅する増幅トランジスタおよび該増幅トランジスタを流れる電流を制御する電流制御トランジスタを含み、並列に配置されている複数の単位回路を備え、
各単位回路の信号入力同士が接続されるとともに、各単位回路の信号出力同士が接続されており、
各単位回路が、上記電流制御トランジスタの動作制御電圧を複数の値に切り替える切替制御回路を有しており、
上記単位回路毎に上記切替制御回路の出力を切り替える切替制御信号に基づいて上記動作制御電圧を発生する電圧発生回路を備え、
各単位回路の上記切替制御回路に、共通する上記動作制御電圧が入力され、
上記動作制御電圧が、各単位回路に流れる電流を遮断するような値と、各単位回路に電流を流すような値との２つの電圧であり、
上記電圧発生回路が、電流が遮断された単位回路の数に応じて他方の動作制御電圧を変化させ、残余の単位回路に流れる総電流量を制御することを特徴とする可変利得増幅器。 - 上記電圧発生回路が、上記総電流量を一定に制御するように上記動作制御電圧を発生することを特徴とする請求項１に記載の可変利得増幅器。
- 各単位回路における上記電流制御トランジスタに一定の電流を供給する電流源を備えていることを特徴とする請求項１又は２に記載の可変利得増幅器。
- 上記増幅トランジスタが増幅トランジスタ差動対からなることを特徴とする請求項１、２又は３に記載の可変利得増幅器。
- 各単位回路の出力が、負荷インピーダンスを介して電源に接続されていることを特徴とする請求項１から４までのいずれか１項に記載の可変利得増幅器。
- 各単位回路の出力がソースに接続されるトランジスタ差動対と、
該トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、
上記トランジスタ差動対を構成するトランジスタのゲートに互いに１８０°位相のシフトした発振信号が入力されることを特徴とする請求項１から５までのいずれか１項に記載の可変利得増幅器。 - 各増幅トランジスタ差動対の差動出力の一方がソースに接続される第１トランジスタ差動対および該差動出力の他方がソースに接続される第２トランジスタ差動対であって、互いの差動出力が交差接続される第１および第２トランジスタ差動対と、
該第１および第２トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、
上記第１および第２トランジスタ差動対を構成するトランジスタのゲートに互いに１８０°位相のシフトした発振信号が入力されることを特徴とする請求項４に記載の可変利得増幅器。 - 各増幅トランジスタ差動対の差動出力の一方がソースに接続される第１トランジスタ差動対および該差動出力の他方がソースに接続される第２トランジスタ差動対であって、互いの差動出力が交差接続される第１および第２トランジスタ差動対と、
各増幅トランジスタ差動対の差動出力の一方がソースに接続される第３トランジスタ差 動対および該差動出力の他方がソースに接続される第４トランジスタ差動対であって、互いの差動出力が交差接続される第３および第４トランジスタ差動対と、
該第１ないし４トランジスタ差動対のそれぞれの出力を電源に接続する負荷インピーダンスとを備え、
上記第１および第２トランジスタ差動対の差動入力に１８０°位相のシフトした第１発振信号が入力される一方、第３および第４トランジスタ差動対の差動入力に上記第１発振信号が９０°位相シフトした第２発振信号が入力されることを特徴とする請求項４に記載の可変利得増幅器。 - 第１トランジスタと、該第１トランジスタと対になってカレントミラーを構成する第２トランジスタと、上記第１および第２トランジスタの動作制御電圧を複数の値に切り替える切替回路とを含み、並列に配置されている単位カレントミラー回路を複数備え、各単位カレントミラー回路の電流入力同士が接続されるとともに、各カレントミラー回路の電流出力同士が接続される可変インピーダンスカレントミラー回路を上記電流制御トランジスタの代わりに備えていることを特徴とする請求項１から８までのいずれか１項に記載の可変利得増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002029742A JP3970623B2 (ja) | 2001-02-28 | 2002-02-06 | 可変利得増幅器 |
| US10/084,184 US7023275B2 (en) | 2001-02-28 | 2002-02-28 | Variable gain amplifier |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-55482 | 2001-02-28 | ||
| JP2001055482 | 2001-02-28 | ||
| JP2002029742A JP3970623B2 (ja) | 2001-02-28 | 2002-02-06 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002330039A JP2002330039A (ja) | 2002-11-15 |
| JP3970623B2 true JP3970623B2 (ja) | 2007-09-05 |
Family
ID=26610356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002029742A Expired - Lifetime JP3970623B2 (ja) | 2001-02-28 | 2002-02-06 | 可変利得増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7023275B2 (ja) |
| JP (1) | JP3970623B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196737B1 (en) * | 2002-01-25 | 2007-03-27 | Sige Semiconductor Inc. | Method of using control loops in a broadband cable tuner |
| JP2004266309A (ja) * | 2003-01-14 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 可変利得増幅回路及び無線通信装置 |
| US8010073B2 (en) * | 2004-01-22 | 2011-08-30 | Broadcom Corporation | System and method for adjusting power amplifier output power in linear dB steps |
| US7151409B2 (en) * | 2004-07-26 | 2006-12-19 | Texas Instruments Incorporated | Programmable low noise amplifier and method |
| DE602004012255T2 (de) * | 2004-08-26 | 2009-03-19 | Stmicroelectronics S.R.L., Agrate Brianza | Rauscharmer Verstärker |
| US7180310B2 (en) | 2004-10-27 | 2007-02-20 | Advantest Corporation | Amplitude varying driver circuit and test apparatus |
| JP3108712U (ja) * | 2004-11-11 | 2005-04-28 | アルプス電気株式会社 | 可変利得増幅回路 |
| KR100804546B1 (ko) * | 2005-08-26 | 2008-02-20 | 인티그런트 테크놀로지즈(주) | 선형성을 개선한 차동 증폭회로 |
| US20070270111A1 (en) * | 2006-05-19 | 2007-11-22 | Broadcom Corporation | Dual power mode transmitter |
| US7860467B2 (en) | 2006-08-29 | 2010-12-28 | Broadcom Corporation | Power control for a dual mode transmitter |
| US7801498B2 (en) * | 2006-09-18 | 2010-09-21 | Stmicroelectronics Sa | Transmission of analog signals in a system-on-chip |
| JP4938859B2 (ja) * | 2006-12-21 | 2012-05-23 | イセラ・カナダ・ユーエルシー | 対数抵抗減衰器を用いたエッジ出力ランプ |
| JP5035341B2 (ja) * | 2007-07-30 | 2012-09-26 | 富士通株式会社 | 増幅回路 |
| US8019310B2 (en) * | 2007-10-30 | 2011-09-13 | Qualcomm Incorporated | Local oscillator buffer and mixer having adjustable size |
| KR101134331B1 (ko) * | 2007-09-14 | 2012-04-13 | 퀄컴 인코포레이티드 | 조정가능한 사이즈를 갖는 국부 발진기 버퍼 및 믹서 |
| US8929840B2 (en) | 2007-09-14 | 2015-01-06 | Qualcomm Incorporated | Local oscillator buffer and mixer having adjustable size |
| US7941115B2 (en) | 2007-09-14 | 2011-05-10 | Qualcomm Incorporated | Mixer with high output power accuracy and low local oscillator leakage |
| US8599938B2 (en) * | 2007-09-14 | 2013-12-03 | Qualcomm Incorporated | Linear and polar dual mode transmitter circuit |
| JP2009089225A (ja) * | 2007-10-02 | 2009-04-23 | Toshiba Corp | 利得可変増幅装置 |
| JP5215676B2 (ja) * | 2008-01-16 | 2013-06-19 | シャープ株式会社 | 可変利得増幅器 |
| US8639205B2 (en) * | 2008-03-20 | 2014-01-28 | Qualcomm Incorporated | Reduced power-consumption receivers |
| WO2011045832A1 (ja) * | 2009-10-14 | 2011-04-21 | 株式会社アドバンテスト | 差動ドライバ回路およびそれを用いた試験装置 |
| CN101826843A (zh) * | 2010-05-06 | 2010-09-08 | 复旦大学 | 一种在低增益时线性度优化的可变增益放大器 |
| US9178503B2 (en) | 2010-05-28 | 2015-11-03 | Xilinx, Inc. | Differential comparator circuit having a wide common mode input range |
| KR101138467B1 (ko) * | 2010-06-24 | 2012-04-25 | 삼성전기주식회사 | 전류 구동 회로 및 이를 포함한 광 스토리지 시스템 |
| CN102354240A (zh) * | 2011-07-25 | 2012-02-15 | 复旦大学 | 一种可拓展高频带宽的电路结构 |
| US9306509B2 (en) * | 2012-07-27 | 2016-04-05 | Xilinx, Inc. | Receiver having a wide common mode input range |
| KR101506661B1 (ko) | 2013-04-19 | 2015-03-31 | 연세대학교 산학협력단 | 시간 증폭기 및 그 제어 방법 |
| CN103391061A (zh) * | 2013-07-15 | 2013-11-13 | 天津大学 | 用于可变增益放大器的具有宽可调谐范围的负载电路 |
| US10797665B2 (en) | 2018-12-27 | 2020-10-06 | Synaptics Incorporated | Programmable gain amplifier systems and methods |
| US11271535B2 (en) * | 2019-02-28 | 2022-03-08 | SiliconIntervention Inc. | Analog computer with variable gain |
| WO2024090058A1 (ja) * | 2022-10-28 | 2024-05-02 | ソニーセミコンダクタソリューションズ株式会社 | カレントミラー回路及び撮像装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4795916A (en) * | 1987-01-23 | 1989-01-03 | The Grass Valley Group, Inc. | Low power differential ECL line driver |
| JP3189327B2 (ja) * | 1991-10-08 | 2001-07-16 | ソニー株式会社 | 電荷検出装置 |
| JPH08102628A (ja) * | 1994-09-30 | 1996-04-16 | Ando Electric Co Ltd | 差動増幅回路 |
| JPH1127068A (ja) * | 1997-06-30 | 1999-01-29 | Nec Ic Microcomput Syst Ltd | 利得制御増幅器及びその制御方法 |
| US6201443B1 (en) * | 1997-11-20 | 2001-03-13 | Applied Micro Circuits Corporation | Radio frequency variable gain amplifier fabricated in complementary metal oxide semiconductor technology |
| JPH11185479A (ja) * | 1997-12-22 | 1999-07-09 | Toshiba Corp | 半導体集積回路 |
| US6100761A (en) * | 1998-10-07 | 2000-08-08 | Microtune, Inc. | Highly linear variable-gain low noise amplifier |
| US6472936B1 (en) * | 2001-05-14 | 2002-10-29 | National Semiconductor Corporation | Low-noise gain switching circuit using tapped inductor |
| JP2003046352A (ja) * | 2001-07-31 | 2003-02-14 | Sony Corp | 可変利得増幅器 |
-
2002
- 2002-02-06 JP JP2002029742A patent/JP3970623B2/ja not_active Expired - Lifetime
- 2002-02-28 US US10/084,184 patent/US7023275B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002330039A (ja) | 2002-11-15 |
| US20020118065A1 (en) | 2002-08-29 |
| US7023275B2 (en) | 2006-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970623B2 (ja) | 可変利得増幅器 | |
| KR100461969B1 (ko) | Ｃｍｏｓ 공정을 통해 구현된 지수함수 발생기 및 그를이용한 가변이득증폭기 | |
| US7602227B2 (en) | Differential amplifier circuit and mixer circuit having improved linearity | |
| KR101409797B1 (ko) | 트랜지스터 디바이스들에서 역 단채널 효과를 활용하기 위한 장치 및 방법 | |
| US20060103463A1 (en) | Programmable gain current amplifier | |
| US7323937B2 (en) | Variable-gain amplifier | |
| US20030122622A1 (en) | Low power variable gain amplifier | |
| US20060022748A1 (en) | Variable gain amplifier circuit and radio machine | |
| JPH0582082B2 (ja) | ||
| US7262660B2 (en) | Variable gain amplifier having linear-in-decibel transconductance | |
| US20020109532A1 (en) | Comparator circuit | |
| US7733186B2 (en) | Bias circuit and amplifier using the same | |
| Duque-Carrillo et al. | Biasing circuit for high input swing operational amplifiers | |
| US7268625B2 (en) | Method and apparatus for a linear transconductance device | |
| US7109794B2 (en) | Differential gain stage for low voltage supply | |
| JP2009171251A (ja) | 可変利得増幅器 | |
| US6954089B2 (en) | Frequency converter having low supply voltage | |
| WO2008023530A1 (en) | Transconductance amplifier | |
| US7411459B2 (en) | Current mode transconductor tuning device | |
| US7098702B2 (en) | Transconductor circuit for compensating the distortion of output current | |
| KR100648380B1 (ko) | 가변 이득 증폭기 | |
| US6707322B2 (en) | Transconductor having structure of crossing pairs | |
| CN112511110A (zh) | 一种高线性度可编程增益放大器 | |
| JPH06204762A (ja) | 演算増幅器及びその駆動方法 | |
| US7423485B2 (en) | Differential circuit with improved linearity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3970623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |