DE602004012255T2 - Rauscharmer Verstärker - Google Patents

Rauscharmer Verstärker Download PDF

Info

Publication number
DE602004012255T2
DE602004012255T2 DE602004012255T DE602004012255T DE602004012255T2 DE 602004012255 T2 DE602004012255 T2 DE 602004012255T2 DE 602004012255 T DE602004012255 T DE 602004012255T DE 602004012255 T DE602004012255 T DE 602004012255T DE 602004012255 T2 DE602004012255 T2 DE 602004012255T2
Authority
DE
Germany
Prior art keywords
transistor
terminal
amplifier
circuit block
controllable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004012255T
Other languages
English (en)
Other versions
DE602004012255D1 (de
Inventor
Roberto Pelleriti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of DE602004012255D1 publication Critical patent/DE602004012255D1/de
Application granted granted Critical
Publication of DE602004012255T2 publication Critical patent/DE602004012255T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H03F3/45103—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45492—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and the resistor being implemented by one or more controlled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

  • Die vorliegende Erfindung betrifft einen rauscharmen Verstärker.
  • Es ist allgemein bekannt, dass in urbanen Gegenden, in denen das Senden und Empfangen von Audio-Signalen via Satellit nur in Grenzen oder gar nicht verfügbar ist, in den Sende- und Empfangssystemen für Audio-Signale verwendete ortsfeste Repeater hergestellt werden müssen, um so eine maximale Zuverlässigkeit zu garantieren. Aus diesem Grunde müssen Verstärker für Audio- Signale, die in den Systemen zum Senden und Empfangen gebraucht werden, in der Lage sein, Audio-Signale in einem breiten Intensitätsbereich von –90 dBm bis 0 dBm ohne irgendeine Verschlechterung des Signal-/Rausch-Verhältnisses S/(N + I) zu verwenden, wobei S die Leistung des Eingangssignals angibt, mit dem Rauschen N und mit der Interferenz I.
  • Um im Fall von mehrstufigen Verstärkern die Sättigung der Kaskade-Stufen zu vermeiden, müssen die Verstärker in der Lage sein, den Verstärkungsfaktor herabzusetzen, wenn die Leistung des Eingangssignals ansteigt. Um ein gutes Signal-/Rausch-Verhältnis aufrechtzuerhalten, muss der Verstärker ein flaches Rauschbild aufweisen, wenn das Eingangssignal sehr klein ist, und eine gute Linearität, wenn das Eingangssignal sehr groß ist, wobei eine gute Eingangskopplung aufrechterhalten werden muss, um Probleme infolge von stehenden Wellen zu vermeiden.
  • Ein rauscharmer Verstärker dieses Typs ist in US 6600371 beschrieben. Der Verstärker beinhaltet einen ersten Schaltungsblock, der in der Lage ist, ein erstes Spannungssignal am Eingang des Verstärkers in einen Strom umzuwandeln, [und] einen zweiten Schaltungsblock, der eingerichtet ist, um den aus dem ersten Block kommenden Strom aufzuteilen. Der zweite Block wird durch ein zweites Spannungssignal gesteuert, und der erste Schaltungsblock und der zweite Schaltungsblock liefern einen veränderlichen Spannungs-Verstärkungsfaktor für den Verstärker. Der Verstärker beinhaltet einen ersten und einen zwei ten Widerstand sowie ein Rückkopplungs-Netzwerk; der erste Widerstand ist mit einem ersten Ausgangsanschluss des zweiten Blockes sowie mit einer Versorgungsspannung verbunden, und der zweite Widerstand ist zwischen den ersten Ausgangsanschluss und den zweiten Ausgangsanschluss des zweiten Blockes geschaltet. Das Rückkopplungs-Netzwerk ist mit dem ersten Anschluss und mit dem ersten Schaltungsblock gekoppelt, und der zweite Anschluss ist mit mindestens einem Ausgangsanschluss des rauscharmen Verstärkers gekoppelt. Der rauscharme Verstärker ermöglicht, dass eine gute Eingangskopplung erzielt wird, aber er ist dessenungeachtet nicht hilfreich bei einem Erhöhen der Linearität, wenn der Verstärkungsfaktor abnimmt. Darüber hinaus gibt es eine begrenzte Verminderung des Verstärkungsfaktors infolge des Verhältnisses zwischen den Widerständen.
  • Eine weitere Schaltungsstruktur für rauscharme Verstärker sieht zusätzlich zu der Schaltung des zuvor beschriebenen Verstärkers einen mit dem ersten Schaltungsblock gekoppelten Transistor vor, der durch bipolare Transistoren konstituiert wird, um den Emitter-Gegenkopplungswiderstand zu modulieren, damit so der Verstärkungsfaktor vermindert wird. Ein Beispiel ist in US 6559717 gezeigt. Bei einer Schaltungsstruktur dieser Art gibt es ein Anwachsen der Eingangslinearität, wenn der Verstärkungsfaktor vermindert wird, aber die Eingangskopplung geht verloren.
  • Im Hinblick auf den beschriebenen Stand der Technik ist eine Aufgabe der vorliegenden Erfindung, einen rauscharmen Verstärker vorzusehen, der die vorstehend erwähnten Nachteile überwindet.
  • In Übereinstimmung mit der vorliegenden Erfindung wird diese Aufgabe gelöst mittels eines rauscharmen Verstärkers mit mindestens einem zum Verstärken eines dem Verstärker zugespeisten ersten Spannungssignals geeigneten ersten Schaltungsblock, wobei der erste Schaltungsblock mindestens einen mittels einer ersten veränderlichen Widerstandseinrichtung mit einer ersten Versorgungsspannung gekoppelten ersten Anschluss und mindestens einen mittels mindestens eines Widerstandes mit einer zweiten Versorgungsspannung gekoppelten zweites Anschluss aufweist, wobei der mindestens eine zweite Anschluss mit dem mindestens einen Ausgangsanschluss des Verstärkers gekop pelt ist und wobei das Eingangsspannungssignal mindestens an einen weiteren Anschluss des ersten Schaltungsblockes angelegt ist, wobei der Verstärker ein mit dem mindestens einen Ausgangsanschluss des Verstärkers und mit dem mindestens einen weiteren Anschluss des ersten Schaltungsblockes gekoppeltes Rückkopplungs-Netzwerk aufweist, dadurch gekennzeichnet, dass er eine zweite Schaltungseinrichtung aufweist, die zwischen der zweiten Versorgungsspannung und dem mindestens einen weiteren Anschluss des ersten Schaltungsblockes angeordnet und eingerichtet ist, so dass sie einen im Wesentlichen konstanten Eingangswiderstand des Verstärkers sicherstellt.
  • Dank der vorliegenden Erfindung ist es möglich, einen rauscharmen Verstärker herzustellen, der einen konstanten Eingangswiderstand, gute Linearitätscharakteristika im Fall von großen Eingangssignalen und ein gutes Rauschbild im Fall von kleinen Eingangssignalen zeigt.
  • Die Charakteristiken und Vorzüge der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung einer Ausführungsform derselben deutlich, welche in den beigefügten Zeichnungen veranschaulicht ist als nicht beschränkendes Beispiel, worin:
  • 1 ein Schaltbild eines rauscharmen Verstärkers in Übereinstimmung mit der Erfindung ist;
  • 2 ein Schaltbild einer Schaltungsimplementation eines rauscharmen Verstärkers gemäß einer ersten Ausführungsform der Erfindung ist;
  • 3 ein anderes Schaltbild einer Schaltungsimplementation eines rauscharmen Verstärkers gemäß einer Variante der ersten Ausführungsform der Erfindung ist;
  • 4 ein weiteres Schaltbild einer Schaltungsimplementation eines rauscharmen Verstärkers gemäß einer weiteren Variante der ersten Ausführungsform der Erfindung ist;
  • 5 noch ein weiteres Schaltbild einer Schaltungsimplementation eines rauscharmen Verstärkers in Übereinstimmung mit einer zweiten Ausführungsform der Erfindung ist;
  • 6 noch ein weiteres Schaltbild einer Schaltungsimplementation eines rauscharmen Verstärkers in Übereinstimmung mit einer Variante der zweiten Ausführungsform der Erfindung ist;
  • 7 eine grafische Darstellung des Trends des Spannungsverstärkungsfaktors über der Variation der Spannung VAGC ist;
  • 8 eine grafische Darstellung des Trends der Widerstände Rin1, Rin2 und Rin über der Variation der Spannung VAGC ist;
  • 9 eine grafische Darstellung des Trends der Rückverluste ist;
  • 10 und 11 grafische Darstellungen des Abgriffes IIP3 bzw. des Rauschbilds F für die Schaltung aus 4 im Falle maximalen Verstärkungsfaktors sind;
  • 12 und 13 grafische Darstellungen des Abgriffes IIP3 bzw. des Rauschbilds F für die Schaltung aus 4 im Falle minimalen Verstärkungsfaktors sind.
  • Unter Bezugnahme auf 1 ist ein Schaltbild eines rauscharmen Verstärkers dargestellt, umfassend mindestens einen ersten Schaltungsblock 1, der in der Lage ist, ein erstes Spannungssignal am Eingang des Verstärkers in einen Strom umzuwandeln. Der erste Schaltungsblock 1, der vorzugsweise durch einen Bipolar- oder MOS-Transistor konstituiert wird, weist einen ersten Anschluss, im Fall eines bipolaren npn-Transistors den Emitter-Anschluss, der mittels eines ersten Widerstandes RE mit einer ersten Versorgungsspannung Vee gekoppelt ist, sowie einen zweiten Anschluss, wiederum im Fall eines bipolaren npn-Transistors den Kollektoranschluss, der mittels eines zweiten Widerstandes Rc mit einer zweiten Versorgungsspannung Vcc gekoppelt ist, auf. Der zweite Anschluss ist mittels eines Puffers 4 mit dem Ausgangsanschluss des Verstärkers gekoppelt, und der erste Schaltungsblock ist eingerichtet, das am Eingang des ersten Schaltungsblockes 1 an einen weiteren Anschluss IN, im Fall eines npn-Bipolartransistors wiederum den Basisanschluss, angelegte Spannungssignal Vin zu verstärken. Der Verstärker umfasst einen weiteren Widerstand RF, der mit dem Ausgangsanschluss OUT und mit dem weiteren Anschluss IN des ersten Schaltungsblockes 1 gekoppelt ist, sowie eine erste Schaltungseinrichtung 2, die durch ein zweites Spannungssignal VAGC gesteuert wird und die eingerichtet ist, mit dem ersten Widerstand RE einen Schaltungsblock eines veränderlichen Widerstandes zu bilden. Der Verstärker beinhaltet eine zweite Schaltungseinrichtung 3, die zwischen die zweite Versorgungsspannung Vcc und dem weiteren Anschluss IN des ersten Schaltungsblockes 1 angeordnet ist, gesteuert durch das zweite Spannungssignal VAGC und eingerichtet, die Wertschwankungen des vorstehend erwähnten Schaltungsblockes eines veränderlichen Widerstandes RE, 2, zu kompensieren, um einen im Wesentlichen konstanten Eingangswiderstand Rm des Verstärkers sicherzustellen.
  • Eine Schaltungsimplementation des rauscharmen Verstärkers gemäß einer ersten Ausführungsform der Erfindung ist in 2 dargestellt. Der Schaltungsblock 1 beinhaltet eine durch die npn-Bipolartransistoren Q1–Q4 gebildete Differenzial-Kaskodeschaltungsvorrichtung. Die Transistoren Q1, Q3 und die Transistoren Q2, Q4 haben die entsprechenden Kollektor- bzw. Emitter-Anschlüsse gemeinsam, wobei die Emitter-Anschlüsse der Transistoren Q1 und Q2 mit den Leitern des Widerstandes RE und mit den entsprechenden Stromgeneratoren Iq1 und Iq2 verbunden sind, wohingegen die Kollektor-Anschlüsse der Transistoren Q3 und Q4 an entsprechende Widerstände Rc angeschlossen sind, die mit der Versorgungsspannung Vcc verbunden sind, und die Basis-Anschlüsse der Transistoren Q3 [und] Q4 sind mit einem Vorspannungs-Generator Vb verbunden. Die erste Schaltungseinrichtung 2 ist aus einer ersten Reihenschaltung eines NMOS-Transistors M1 und eines Kondensators C1 und aus einer zweiten Reihenschaltung eines NMOS-Transistors M2 und eines zwischen die Emitter-Anschlüsse der Transistoren Q1 und Q2 angeordneten Kondensators C2 aufge baut; die Transistoren M1 und M2 werden durch die Spannung VAGC gesteuert. Die Transistoren M1 und M2 werden verwendet, um den Wert des Gegenkopplungswiderstandes, der mit den Emitter-Anschlüssen der Transistoren Q1 und Q2 verbunden ist, durch einen Wert 0 (mit VAGC = Vcc und M1 und M2 kurzgeschlossen) auf einen Wert RE (mit VAGC = 0 und M1 und M2 offen) zu verändern. Die Kondensatoren C1 und C2 werden verwendet, um die Transistoren M1 und M2 im Triodenbereich in den Zuständen zu halten, in welchen die Spannung VAGC zwischen den Werten 0 und Vcc liegt.
  • Der Verstärker umfasst zwei bipolare npn-Transistoren Q5 und Q6, deren Basis-Anschlüsse mit den Kollektor-Anschlüssen der Transistoren Q3 und Q4 verbunden sind, deren Kollektor-Anschlüsse mit der Versorgungsspannung Vcc verbunden sind, und die Emitter-Anschlüsse, welche die Ausgänge OUTP und OUTN des Verstärkers konstituieren, sind über zwei Widerstände RF1 und RF2 eines Wertes gleich einem Widerstand RF mit den Basis-Anschlüssen der Transistoren Q1 und Q2 und mit Vorspannungs-Stromgeneratoren verbunden.
  • Die zweite Schaltungseinrichtung 3 beinhaltet eine Reihenschaltung eines PMOS-Transistors M3 sowie eines zwischen die Versorgungsspannung Vcc und den Basisanschluss des Transistors Q2 geschalteten Kondensators C3 und eine weitere Serienschaltung eines PMOS-Transistors M4 und eines zwischen die Stromversorgungsspannung Vcc und den Basis-Anschluss des Transistors Q1 geschalteten Kondensators C4; zwei weitere entsprechende Kondensatoren C3 und C4 sind zwischen den Eingangsanschlüssen INP und INN des Verstärkers und den Drain-Anschlüssen der Transistoren M3 und M4 angeordnet. Die durch V(INP)-V(INN) gegebene Eingangsspannung Vin liegt an den Eingangsanschlüssen INP und INN an. Die Transistoren M3 und M4 werden verwendet, um die Eingangsimpedanz zu verändern, wenn der Verstärkungsfaktor des Verstärkers abnimmt, während die Kondensatoren C3 und C4 zum Entkoppeln von dem Gleichstrom verwendet werden, aber auch, um die Transistoren M3 und M4 im Triodenbereich zu halten, mit der Spannung Vds zwischen den Drain-Anschlüssen und Source gleich Null für alle Werte der Spannung VAGC.
  • Der Eingangswiderstand ist gegeben durch:
    Figure 00070001
    wobei der Parameter kp von der Mobilität der Ladungen und von der Kapazität der Schicht aus Gateoxid der PMOS-[Transistoren] M3 und M4 abhängt, wobei der Parameter (W/L)3 , 4 das Formverhältnis der Transistoren M3 und M4 darstellt, wobei die Spannung VGS3,4 die Spannung zwischen den Gate- und Source-Anschlüssen der Transistoren M3 und M4 ist, wobei die Spannung Vt die thermische Spannung der PMOS-Transistoren ist,
    Figure 00070002
    in welcher gm1,2 die Transkonduktanz des Transistorpaares Q1–Q2 ist, wobei der Parameter kn von der Mobilität der Ladungen und von der Kapazität der Schicht aus Gateoxid der Transistoren M1 und M2 abhängt, wobei die Spannung VGS,n die Spannung zwischen den Gate- und Source-Anschlüssen der Transistoren M1 und M2 ist, und wobei die Spannung VT die thermische Spannung der NMOS-Transistoren M1 und M2 ist. Um die Kopplung des Eingangswiderstandes Rin zu erhalten, ist es erforderlich, diesen dem Differenzialquellenwiderstand gleichzusetzen, der der Quellenwiderstand des Eingangssignals Vin ist.
  • Im Zustand maximalen Verstärkungsfaktors, das heißt, wenn VAGC = Vcc gilt, basiert der Verstärker auf der Differenzial-Kaskodeschaltungsstufe Q1–Q4 und auf den Folgern Q5 und Q6. Die Widerstände RF1 und RF2 stellen eine Parallel-Parallel-Rückkoplungskonfiguration her. Auf diese Art und Weise wird die Eingangsimpedanz gut gesteuert, und ein niedriges Rauschbild wird erzielt.
  • Die Spannungsverstärkung Av,loop im Falle maximalen Verstärkungsfaktors Avmax, welche VAGC = Vcc setzt, lautet:
    Figure 00080001
    und der Eingangswiderstand beträgt in diesem Fall
  • Figure 00080002
  • Dank dem stabilen Vorspannungs-Strom in den Transistoren Q1 und Q2 stellt sich heraus, dass der Verstärkungsfaktor Av durch das Verhältnis zwischen dem in den Polysilizium- und Emitter-Bereichen hergestellten Widerständen gegeben ist. Dies bedeutet, dass bei der Konfiguration maximalen Verstärkungsfaktors die Toleranz der Eingangsimpedanz ungefähr +/–20% beträgt, was erlaubt, dass eine Rückflussdämpfung größer als –15 dB erzielt wird.
  • Einige Minimalbeiträge im Hochfrequenzbereich beiseite lassend, ist das Rauschbild F gleich
    Figure 00090001
    wobei mit dem Widerstand rb1,2 der Basis-Widerstand der Transistoren Q1 und Q2 [gemeint ist], wobei der Widerstand Rs der Source-Widerstand ist, [und] der Parameter βF die Stromverstärkung der Transistoren Q1 und Q2 ist. Die Eingangslinearität ist gegeben durch 2VT.
  • In dem durch Avmin angegebenen Zustand minimaler Spannungsverstärkung Av,loop in der Konfiguration, in welcher VAGC = 0V gilt, nimmt der Emitter-Widerstand den Maximalwert an; es resultiert:
    Figure 00090002
  • Die Eingangskopplung erwägend, ist in den Zuständen die Rückkopplung gesperrt, und die Eingangsimpedanz ist durch die PMOS-Transistoren M3 und M4, parallel zu dem Eingang geschaltet, in dem Triodenbereich fixiert. Es resultiert:
    Figure 00090003
  • Durch zweckmäßiges Einstellen des Verhältnisses (W/L) der Transistoren M3 und M4 ist es möglich, eine gute Rückflussdämpfung und einen minimalen Verstärkungsfaktor zu erhalten. Bei minimalem Verstärkungsfaktor ist es möglich, mit dem Verstärker eine Toleranz von 30% des Eingangswiderstandes zu erzie len, welcher es ermöglicht, dass eine Rückflussdämpfung von –15dB erzielt wird.
  • Eine weitere Schaltungsimplementation des Verstärkers gemäß einer Variante der ersten Ausführungsform der Erfindung ist diejenige, die in 3 gezeigt ist. Der Verstärker aus 3 unterscheidet sich von dem Verstärker aus 2 durch das Vorhandensein von zwei anderen bipolaren npn-Transistoren Q7 und Q8, deren Emitter-Anschlüsse mit den Transistoren Q3 und Q4 verbunden sind, deren Kollektor-Anschlüsse mit der Versorgungsspannung Vcc verbunden ist, und deren Basis-Anschlüssen mit der Spannung Vb verbunden sind.
  • Eine weitere Schaltungsimplementation des Verstärkers gemäß einer anderen Variante der ersten Ausführungsform der Erfindung ist diejenige, die in 4 dargestellt ist. Der Verstärker aus 4 unterscheidet sich von dem Verstärker aus 3, weil die Widerstände Rc durch zwei Widerstände Rc1 und Rc2 in Reihe konstituiert sind und die Kollektor-Anschlüsse der Transistoren Q7 und Q8 mit dem gemeinsamen Anschluss der Widerstände Rc1 und Rc2 verbunden sind. Auf diese Art und Weise erhalten wir Avmin = 2·Rc2/Re, vorausgesetzt, dass Rc = Rc1 + Rc2 gilt.
  • Noch eine weitere Schaltungsimplementation des Verstärkers gemäß einer zweiten Ausführungsform der Erfindung ist in 5 dargestellt. Der Schaltungsblock 1 umfasst eine durch die npn-Bipolartransistoren Q11–Q12 gebildete Differenzial-Kaskodeschaltungs-Apparatur. Die Transistoren Q11, Q12 weisen gemeinsame Emitter- und Kollektor-Anschlüsse auf, der Emitter-Anschluss des Transistors Q11 ist mit dem Widerstand RE verbunden, welcher wiederum mit der Spannung Vee verbunden ist, wohingegen der Kollektor-Anschluss des Transistors Q12 mit einem Widerstand Rc verbunden ist, der mit der Versorgungsspannung Vcc verbunden ist. Die erste Schaltungseinrichtung 2 besteht aus einer Reihenschaltung eines NMOS-Transistors M11 und eines Kondensators C11, der zwischen dem Emitter-Anschluss des Transistors Q11 und der Spannung Vee angeordnet ist; der Transistor M11 wird durch die Spannung VAGC gesteuert. Der Transistor M11 wird verwendet, um den Wert des mit dem Emitter-Anschluss des Transistors Q11 verbundenen Gegenkopplungswiderstandes durch einen Wert 0 (mit VAGC = Vcc und M11 kurzgeschlossen) auf einen Wert RE (mit VAGC = 0 und M11 offen) zu ändern. Der Kondensator C11 wird verwendet, um den Transistor M11 in dem Triodenbereich in den Zuständen zu halten, in welchen die Spannung VAGC zwischen den Werten 0 und Vcc liegt.
  • Der Verstärker umfasst einen npn-Bipolartransistor Q55, dessen Basisanschluss mit dem Kollektor-Anschluss des Transistors Q12 verbunden ist, dessen Kollektor-Anschluss mit der Versorgungsspannung Vcc verbunden ist, und der Emitter-Anschluss, der den Ausgang OUT des Verstärkers konstituiert, ist mit dem Basisanschluss des Transistors Q11 mittels eines Widerstandes RF und mit einem Vorspannungsstromgenerator verbunden.
  • Die zweite Schaltungseinrichtung 3 beinhaltet eine Reihenschaltung eines PMOS-Transistors M33 und eines zwischen die Versorgungsspannung Vcc und den Basisanschluss des Transistors Q11 geschalteten Kondensators C33; ein weiterer Kondensator C33 ist zwischen dem Eingangsanschluss IN des Verstärkers und den Drain-Anschlüssen des Transistors M33 angeordnet. Der Transistor M33 wird verwendet, um die Eingangsimpedanz zu verändern, wenn der Verstärkungsfaktor des Verstärkers abnimmt, wohingegen die Kondensatoren C33 zum Entkoppeln von dem Gleichstrom verwendet werden, aber ebenso um Transistor M33 in dem Triodenbereich mit der Spannung Vds zwischen den Drain- und Source-Anschlüssen gleich Null für alle Werte der Spannung VAGC zu halten.
  • Eine weitere Schaltungsimplementation des Verstärkers gemäß einer Variante der zweiten Ausführungsform der Erfindung ist diejenige, die in 6 dargestellt ist. Der Verstärker aus 6 unterscheidet sich von dem Verstärker aus 5, weil der Widerstand Rc durch zwei Widerstände Rc1 und Rc2 in Reihe konstituiert wird, und wegen des Vorhandenseins eines Transistors Q77, dessen Kollektor-Anschluss mit dem gemeinsamen Anschluss der Widerstände Rc1 und Rc2 verbunden ist, wobei der Basis-Anschluss mit der Vorspannung Vb verbunden und der Emitter-Anschluss mit dem Emitter-Anschluss des Transistors Q12 verbunden ist.
  • Aus auf der Schaltung aus 4 durchgeführten Simulationen, die Werte Kp = 2,35·10–5, VT,p = 0,6 V und (W/L)3 ,4 = 130/0.35, RF = 1500 Ohm berücksichtigend, wird ein Signalverstärkungsfaktor zwischen Ausgang und Eingang S21 erzielt, der von 26 dB bis –12 dB für ein Intervall von Spannungen VAGC von 3 V auf 0 V veränderlich ist, wie in 7 ersichtlich.
  • In 8 ist eine grafische Darstellung der Widerstände Rin1, Rin2 und Rin über Veränderungen der Spannung VAGC gezeigt, die erzielen, dass der Eingangswiderstand Rin sich im Wesentlichen um einen Wert von 100 Ohm herum konstant hält.
  • In 9 ist eine grafische Darstellung der Rückflussdämpfung S11 in Dezibel für eine Variation der Spannung VAGC von 0 bis 3 V gezeigt; wir erhalten, dass S11 von fast –14 dB bis –29 dB variiert.
  • In 10 ist die grafische Darstellung des Abgriffes der dritten Ordnung IIP3 gegeben, das ist der dritte harmonische Abgriff bezogen auf den Eingang (Eingangs-Abgriffspunkt 3), in dBm in Abhängigkeit von der Eingangsleistung Pin in dBm im Falle maximalen Verstärkungsfaktors, VAGC = Vcc; wir erhalten den Abgriffspunkt IP3 = –9,0766.
  • In 11 ist die grafische Darstellung des Rauschbilds F in Dezibel in Abhängigkeit von der Frequenz freq im Falle maximalen Verstärkungsfaktors gezeigt, VAGC = Vcc.
  • 12 und 13 geben grafische Darstellungen des Abgriffes der dritten Ordnung IIP3 und des Rauschbilds F im Falle minimalen Verstärkungsfaktors an, VAGC = 0; wir erhalten IP3 = 13,2946.

Claims (13)

  1. Rauscharmer Verstärker mit mindestens einem zum Verstärken eines dem Verstärker zugespeisten ersten Spannungssignals (Vin, V(INP)-V(INN)) geeigneten ersten Schaltungsblock (1, Q1–Q4, Q11–Q12), wobei der erste Schaltungsblock (1, Q1–Q4, Q11–Q12) mindestens einen mittels einer ersten veränderlichen Widerstandseinrichtung (RE, 2) mit einer ersten Versorgungsspannung (Vee) gekoppelten ersten Anschluss und mindestens einen mittels mindestens eines Widerstandes (Rc, Rc1, Rc2) mit einer zweiten Versorgungsspannung (Vcc) gekoppelten zweiten Anschluss aufweist, wobei der mindestens eine zweite Anschluss mit dem mindestens einen Ausgangsanschluss des Verstärkers (OUT, OUTP-OUTN) gekoppelt ist und wobei das Eingangsspannungssignal (Vin, V(INP)-V(INN)) mindestens an einen weiteren Anschluss (IN, INP-INN) des ersten Schaltungsblockes angelegt ist, wobei der Verstärker ein mit dem mindestens einen Ausgangsanschluss (OUT, OUTP-OUTN) des Verstärkers und mit dem mindestens einen weiteren Anschluss (IN, INP-INN) des ersten Schaltungsblockes gekoppeltes Rückkopplungsnetzwerk (RF, RF1, RF2) aufweist, dadurch gekennzeichnet, dass er eine zweite Schaltungseinrichtung (3) aufweist, die zwischen der zweiten Versorgungsspannung (Vcc) und dem mindestens einen weiteren Anschluss (IN, INP-INN) des ersten Schaltungsblockes angeordnet und eingerichtet ist, so dass sie einen im Wesentlichen konstanten Eingangswiderstand (Rin) des Verstärkers sicherstellt.
  2. Verstärker nach Anspruch 1, dadurch gekennzeichnet, dass die erste veränderliche Widerstandseinrichtung (RE, 2) durch ein weiteres Spannungssignal (VAGC) gesteuert wird, und dass die zweite Schaltungseinrichtung (3) durch dasselbe weitere Spannungssignal (VAGC) gesteuert wird.
  3. Verstärker nach Anspruch 2, dadurch gekennzeichnet, dass die erste veränderliche Widerstandseinrichtung (RE, 2) mindestens einen Widerstand (RE) und mindestens einen Transistor (M1, M2, M11) aufweist, dessen nicht ansteuerbare Anschlüsse mit den Enden des Widerstandes (RE) verbunden sind, wobei der Transistor durch das weitere Spannungssignal (VAGC) angesteuert wird.
  4. Verstärker nach Anspruch 3, dadurch gekennzeichnet, dass der mindestens eine Transistor (M1, M2, M11) ein MOS-Transistor ist und dass die erste veränderliche Widerstandseinrichtung (RE, 2) mindestens einen Kondensator (C1, C2, C11) umfaßt, der eingerichtet ist, um zu bewirken, dass der Transistor im Triodenbereich arbeitet.
  5. Verstärker nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die zweite Schaltungseinrichtung (3) mindestens einen durch das weitere Spannungssignal (VAGC) angesteuerten Transistor (M3, M4, M33) umfasst.
  6. Verstärker nach Anspruch 5, dadurch gekennzeichnet, dass der mindestens eine Transistor (M3, M4, M33) der zweiten Schaltungseinrichtung (3) ein MOS-Transistor ist und dass die zweite Einrichtung (3) mindestens einen Kondensator (C3, C4, C33) umfaßt, der eingerichtet ist, um zu bewirken, dass der Transistor im Triodenbereich arbeitet.
  7. Verstärker nach Anspruch 5, dadurch gekennzeichnet, dass der mindestens eine Transistor (M3, M4, M33) der zweiten Einrichtung (3) ein PMOS-Transistor ist, und dass der mindestens eine Transistor (M1, M2, M11) der ersten veränderlichen Widerstandseinrichtung (RE, 2) ein NMOS-Transistor ist.
  8. Verstärker nach Anspruch 1, dadurch gekennzeichnet, dass das Rückkopplungsnetzwerk (RF, RF1, RF2) mindestens einen Widerstand umfasst.
  9. Verstärker nach Anspruch 1, dadurch gekennzeichnet, dass er einen zwischen dem mindestens einen zweiten Anschluss des ersten Schaltungsblockes (1, Q1-Q4, Q11-Q12) und dem mindestens einen Ausgangsanschluss (OUT, OUTP-OUTN) des Verstärkers angeordneten Puffer (4) aufweist.
  10. Verstärker nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der erste Schaltungsblock (Q1–Q4) vier in einer Differential-Kaskoden-Konfiguration angeordnete Transistoren aufweist, in welcher ein erster Transistor (Q1) und ein zweiter Transistor (Q2) gemäß einer Differentialstufe angeordnet sind und ein dritter Transistor (Q3) und ein vierter Transistor (Q4) mit dem ersten Transistor (Q1) und dem zweiten Transistor (Q2) verbunden sind, um die Kaskodenkonfiguration zu erzeugen, wobei der erste Schaltungsblock zwei erste Anschlüsse, die mit zwei nicht ansteuerbaren Anschlüssen des ersten Transistors (Q1) und des zweiten Transistors (Q2) übereinstimmen, zwei zweite Anschlüsse, die mit den nicht-ansteuerbaren Anschlüssen des dritten Transistors (Q3) und des vierten Transistors (Q4) übereinstimmen, und zwei weitere Anschlüsse, die mit den ansteuerbaren Anschlüssen des ersten Transistors (Q1) und des zweiten Transistors (Q2) übereinstimmen, aufweist, wobei der Verstärker zwei Eingangsanschlüsse und zwei Ausgangsanschlüsse aufweist.
  11. Verstärker nach Anspruch 10, dadurch gekennzeichnet, dass er aufweist: zwei Reihenschaltungen eines ersten Widerstandes (Rc1) und eines zweiten Widerstandes (Rc2), die mit den beiden zweiten Anschlüssen des ersten Schaltungsblockes verbunden sind, zwei weitere Transistoren (Q7, Q8), die zwei mit den nicht ansteuerbaren Anschlüssen des dritten Transistors Q3 und des vierten Transistors Q4 verbundene nicht-ansteuerbare Anschlüsse aufweisen, um mit ihnen zwei Differentialstufen zu bilden, wobei die beiden anderen nicht-ansteuerbaren Anschlüsse der weiteren Transistoren mit den gemeinsamen Anschlüssen der Widerstände der Reihenschaltungen verbunden sind.
  12. Verstärker nach irgendeinem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der erste Schaltungsblock (1) zwei in Kaskode-Konfiguration verbundene Transistoren (Q11, Q12) aufweist, wobei der Eingangsanschluss des ersten Transistors (Q11) der beiden Transistoren mit dem Eingangsanschluss des Verstärkers gekoppelt ist, wobei der erste Schaltungsblock einen ersten Anschluss, der mit einem nicht-ansteuerbaren Anschluss eines ersten Transistors (Q11) der beiden Transistoren übereinstimmt, einen zweiten Anschluss, der mit einem nicht-ansteuerbaren Anschluss des zweiten Transistors (Q12) der beiden Transistoren übereinstimmt, und einen weiteren Anschluss, der mit einem ansteuerbaren Anschluss des ersten Transistors (Q11) übereinstimmt, aufweist, wobei der Verstärker einen Eingangsanschluss und einen Ausgangsanschluss hat.
  13. Verstärker nach Anspruch 12, dadurch gekennzeichnet, dass er eine mit dem zweiten Anschluss des ersten Schaltungsblockes verbundene Reihenschaltung eines ersten Widerstandes (Rc1) und eines zweiten Widerstandes (Rc2) aufweist, wobei ein nicht-ansteuerbarer Anschluss eines weiteren Transistors (Q77) mit dem nicht-ansteuerbaren Anschluss des zweiten Transistors (Q12) verbunden ist, um mit ihm eine Differentialstufe zu bilden, wobei der andere nicht-ansteuerbare Anschluss des weiteren Transistors mit dem gemeinsamen Anschluss der Widerstände der Reihenschaltung verbunden ist.
DE602004012255T 2004-08-26 2004-08-26 Rauscharmer Verstärker Expired - Lifetime DE602004012255T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP04425635A EP1630951B1 (de) 2004-08-26 2004-08-26 Rauscharmer Verstärker

Publications (2)

Publication Number Publication Date
DE602004012255D1 DE602004012255D1 (de) 2008-04-17
DE602004012255T2 true DE602004012255T2 (de) 2009-03-19

Family

ID=34932724

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004012255T Expired - Lifetime DE602004012255T2 (de) 2004-08-26 2004-08-26 Rauscharmer Verstärker

Country Status (4)

Country Link
US (1) US7332963B2 (de)
EP (1) EP1630951B1 (de)
JP (1) JP2006067573A (de)
DE (1) DE602004012255T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005151460A (ja) * 2003-11-19 2005-06-09 Toyota Industries Corp Ａｍ中間周波可変利得増幅回路、可変利得増幅回路及びその半導体集積回路
US7598811B2 (en) * 2005-07-29 2009-10-06 Broadcom Corporation Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
JP2010219709A (ja) * 2009-03-16 2010-09-30 Alps Electric Co Ltd 増幅回路
CN102668373B (zh) 2009-11-30 2015-12-16 意法半导体股份有限公司 用于获得跨导放大器的增益线性变化的驱动方法和相对应的驱动电路
US9628023B2 (en) 2015-02-20 2017-04-18 Analog Devices, Inc. Apparatus and methods for multi-mode low noise amplifiers
US9887678B2 (en) 2015-12-22 2018-02-06 Qualcomm Incorporated Linear low noise amplifier

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267518A (en) * 1979-09-13 1981-05-12 Sperry Corporation Gain controllable amplifier stage
US4340866A (en) * 1979-09-17 1982-07-20 Tektronix, Inc. Thermally-compensated variable gain differential amplifier
JPS6116605A (ja) * 1984-07-02 1986-01-24 Hitachi Ltd 可変利得増幅回路
DE3642620A1 (de) * 1986-12-13 1988-06-23 Philips Patentverwaltung Schaltungsanordnung mit steuerbarer verstaerkung
JPH10173456A (ja) * 1996-12-11 1998-06-26 Fujitsu Ltd 信号増幅回路
US5977828A (en) * 1997-12-12 1999-11-02 Nortel Networks Corporation Multiple-tail transconductance switchable gain amplifer
JP3502264B2 (ja) * 1998-06-10 2004-03-02 株式会社沖コムテック 受信装置
US6525609B1 (en) * 1998-11-12 2003-02-25 Broadcom Corporation Large gain range, high linearity, low noise MOS VGA
US6684065B2 (en) * 1999-12-20 2004-01-27 Broadcom Corporation Variable gain amplifier for low voltage applications
JP2001196872A (ja) * 2000-01-17 2001-07-19 Sony Corp 利得制御回路およびこれを用いた無線通信装置
US6445248B1 (en) * 2000-04-28 2002-09-03 Analog Devices, Inc. Low noise amplifier having sequentially interpolated gain stages
US6771124B1 (en) * 2000-08-04 2004-08-03 Microtune (Texas), L.P. System and method for low-noise amplifier with a high frequency response
IT1319142B1 (it) * 2000-11-28 2003-09-23 St Microelectronics Srl Amplificatore a basso rumore
US6545534B1 (en) * 2001-02-13 2003-04-08 Analog Devices, Inc. Low voltage variable gain amplifier with constant input impedance and adjustable one-pole filtering characteristic
JP3970623B2 (ja) * 2001-02-28 2007-09-05 シャープ株式会社 可変利得増幅器
US6559717B1 (en) * 2001-06-13 2003-05-06 Lsi Logic Corporation Method and/or architecture for implementing a variable gain amplifier control
US6842071B1 (en) * 2002-06-21 2005-01-11 Analog Devices, Inc. Variable gain amplifier
JP2004304775A (ja) * 2003-03-19 2004-10-28 Sanyo Electric Co Ltd 可変インピーダンス回路、可変利得型差動増幅器、乗算器、高周波回路および差動分布型増幅器
FI114761B (fi) * 2003-05-26 2004-12-15 Nokia Corp Lämpötilakompensoitu vahvistin
US7202741B2 (en) * 2004-03-11 2007-04-10 Gct Semiconductor, Inc. Highly linear variable gain amplifier
US7034606B2 (en) * 2004-05-07 2006-04-25 Broadcom Corporation VGA-CTF combination cell for 10 Gb/s serial data receivers

Also Published As

Publication number Publication date
JP2006067573A (ja) 2006-03-09
EP1630951A1 (de) 2006-03-01
EP1630951B1 (de) 2008-03-05
US20060044064A1 (en) 2006-03-02
DE602004012255D1 (de) 2008-04-17
US7332963B2 (en) 2008-02-19

Similar Documents

Publication Publication Date Title
DE3725323C2 (de) Volldifferential-, CMOS-Operations-Leistungsverstärker
DE3852930T2 (de) Gefalteter Kaskodenverstärker mit über den ganzen Betriebsspannungsbereich gehenden Gleichtaktbereich.
DE69420649T2 (de) Voll differentieller Operationsverstärker mit niedriger Versorgungsspannung
DE69009773T2 (de) Voll differentieller cmos-leistungsverstärker.
DE3631099C2 (de) CMOS Ausgangsstufe
DE4410030C2 (de) Rauscharmer, aktiver Mischer
DE2310266C2 (de) Verstärker
EP0529119B1 (de) Monolithisch integrierter Differenzverstärker mit digitaler Verstärkungseinstellung
DE69425421T2 (de) Verstärkervorrichtung
DE69331686T2 (de) Variabler Entzerrungsverstärker
DE69023061T2 (de) Pufferverstärker mit niedrigem Ausgangswiderstand.
DE60132860T2 (de) Transkonduktanzverstärker
DE2219122B2 (de) Feldeffekttransistorstufe als Mischer oder Verstärker mit verbesserter Intermodulationsunterdrückung
DE112009002482T5 (de) Vorrichtung und Verfahren zur Breitbandverstärker-Linearisierung
DE102005008372B4 (de) Steuerbarer Verstärker und dessen Verwendung
EP1067679A2 (de) Differenzverstärker
DE1904334A1 (de) Differentialverstaerker fuer vorzugsweise automatische Verstaerkungsregelung
DE69113844T2 (de) Rauscharme Verstärker mit hoher Eingangsimpedanz, insbesondere für Mikrophone.
DE69121430T2 (de) Mikrophongegentaktvorverstärker in CMOS-Technik
DE102009033414B4 (de) Integrierter Schaltkreis mit einpoligem Eingang und differenziellem Ausgang, Verfahren und elektronische Vorrichtung
DE102005062767A1 (de) Kaskoden-Differenzverstärker und Differenzverstärker
DE4001064A1 (de) Rauscharmer hochgeschwindigkeitsdifferentialverstaerker und verfahren zum erzielen einer rauscharmen hochgeschwindigkeitsverstaerkung eines differentialeingangssignales
DE602004012255T2 (de) Rauscharmer Verstärker
DE69315553T2 (de) Differenzverstärkeranordnung
DE60313621T2 (de) System und verfahren zum aufbau der eingangsimpedanz einer gestapelte verstärkeranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition