JPS6148310B2 - - Google Patents
Info
- Publication number
- JPS6148310B2 JPS6148310B2 JP52095082A JP9508277A JPS6148310B2 JP S6148310 B2 JPS6148310 B2 JP S6148310B2 JP 52095082 A JP52095082 A JP 52095082A JP 9508277 A JP9508277 A JP 9508277A JP S6148310 B2 JPS6148310 B2 JP S6148310B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- intermediate frequency
- amplifier
- frequency amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 48
- 230000003321 amplification Effects 0.000 claims description 26
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、映像信号処理回路に関し、特に同期
検波方式を用いた映像検波回路を含む回路を対象
とする。
検波方式を用いた映像検波回路を含む回路を対象
とする。
カラーテレビ用IC（半導体集積回路）の映像
信号処理は第１図Ａに示すような回路構成となつ
ている。すなわち、同図に示すように、アンテナ
からの信号INを検出するチユーナ１と、この出
力を受ける中間周波増幅回路（以下IFアンプと
称す）２と、該増幅回路２の出力を受ける同期検
波方式を用いた映像検波回路を含む映像検波増幅
回路（同図Ｂの如く検波３ａと増幅３ｂを総合し
たもの。以下ビデオ検波回路と称す）３と、該ビ
デオ検波回路３の出力を受ける自動利得制御検波
増幅回路（検波と増幅を総合したもの。以下
AGC回路と称す）４及びAGC回路の出力を受け
る遅延自動利得制御回路（以下RFAGC回路と称
す）５とからなり、上記AGC回路４の出力をIF
アンプ２の利得制御端子に入力すること、及び
RFAGC回路５の出力をチユーナ１に入力するこ
とにより、それぞれ負帰還ループを形成し、IF
アンプ及びチユーナの自動利得制御を行う。この
場合、IC化されたIFアンプ２は、実際には多
段、例えば図面に示すように３段のIFアンプ
（IF1〜IF3）から構成され、これらがコンデンサ等
の直流遮断手段を介さずに直接接続される。その
場合、各IFアンプの動作点を適切なものとする
ために、入力と出力間に抵抗R0，R1、コンデン
サC0からなる直流（DC）帰還回路が使用され
る。上記ビデオ検波回路３は上記IFアンプの出
力からVideo信号を検波し、この信号を増幅す
る。この検波信号によつてAGC回路４を動作さ
せる。
信号処理は第１図Ａに示すような回路構成となつ
ている。すなわち、同図に示すように、アンテナ
からの信号INを検出するチユーナ１と、この出
力を受ける中間周波増幅回路（以下IFアンプと
称す）２と、該増幅回路２の出力を受ける同期検
波方式を用いた映像検波回路を含む映像検波増幅
回路（同図Ｂの如く検波３ａと増幅３ｂを総合し
たもの。以下ビデオ検波回路と称す）３と、該ビ
デオ検波回路３の出力を受ける自動利得制御検波
増幅回路（検波と増幅を総合したもの。以下
AGC回路と称す）４及びAGC回路の出力を受け
る遅延自動利得制御回路（以下RFAGC回路と称
す）５とからなり、上記AGC回路４の出力をIF
アンプ２の利得制御端子に入力すること、及び
RFAGC回路５の出力をチユーナ１に入力するこ
とにより、それぞれ負帰還ループを形成し、IF
アンプ及びチユーナの自動利得制御を行う。この
場合、IC化されたIFアンプ２は、実際には多
段、例えば図面に示すように３段のIFアンプ
（IF1〜IF3）から構成され、これらがコンデンサ等
の直流遮断手段を介さずに直接接続される。その
場合、各IFアンプの動作点を適切なものとする
ために、入力と出力間に抵抗R0，R1、コンデン
サC0からなる直流（DC）帰還回路が使用され
る。上記ビデオ検波回路３は上記IFアンプの出
力からVideo信号を検波し、この信号を増幅す
る。この検波信号によつてAGC回路４を動作さ
せる。
しかしながら、実験の結果、第１図に示す従来
の映像信号処理回路は下記の如き問題を有するこ
とが明らかとなつた。
の映像信号処理回路は下記の如き問題を有するこ
とが明らかとなつた。
すなわち、チヤンネル切換えによつて弱入力電
界のチヤンネルから強入力電界のチヤンネルに選
択された場合、そのチヤンネルが正しく選択され
ているにもかかわらずビデオ検波回路３の検波出
力レベルが実質的に零となり、その結果チユーナ
１とIFアンプ２とをフルゲイン状態にロツクす
るようなレベルに保持されてしまう。同様に、こ
のようなチユーナ１とIFアンプ２のフルゲイン
状態のロツク（ロツクアウト現象）は、電源スイ
ツチの投入時にも生じることがある。
界のチヤンネルから強入力電界のチヤンネルに選
択された場合、そのチヤンネルが正しく選択され
ているにもかかわらずビデオ検波回路３の検波出
力レベルが実質的に零となり、その結果チユーナ
１とIFアンプ２とをフルゲイン状態にロツクす
るようなレベルに保持されてしまう。同様に、こ
のようなチユーナ１とIFアンプ２のフルゲイン
状態のロツク（ロツクアウト現象）は、電源スイ
ツチの投入時にも生じることがある。
検討の結果、かかるAGCのロツクアウト現象
は飽和領域に駆動されるトランジスタの少数キヤ
リアの蓄積効果に起因することが明らかとされ
た。すなわち、IFアンプ２の増幅はトランジス
タにより実行されるが、IF信号レベルが著しく
増大すると、トランジスタのコレクタ電位はベー
ス電位以下となつたそのコレクタ・ベース接合が
順方向にバイアスされ、かかるトランジスタは飽
和領域に駆動されてしまう。３段のIF段６，
７，８は次々に信号を増幅するため、２段目の
IF段７の信号増幅は１段目のIF段６の信号振幅
より大となり、３段目のIF段８の信号振幅は２
段目のIF段７の信号振幅より大となる。かくし
て、IFアンプ２においては信号振幅の大きな最
終段の３段目のIF段８のトランジスタが最も飽
和領域に駆動されやすいものとなる。
は飽和領域に駆動されるトランジスタの少数キヤ
リアの蓄積効果に起因することが明らかとされ
た。すなわち、IFアンプ２の増幅はトランジス
タにより実行されるが、IF信号レベルが著しく
増大すると、トランジスタのコレクタ電位はベー
ス電位以下となつたそのコレクタ・ベース接合が
順方向にバイアスされ、かかるトランジスタは飽
和領域に駆動されてしまう。３段のIF段６，
７，８は次々に信号を増幅するため、２段目の
IF段７の信号増幅は１段目のIF段６の信号振幅
より大となり、３段目のIF段８の信号振幅は２
段目のIF段７の信号振幅より大となる。かくし
て、IFアンプ２においては信号振幅の大きな最
終段の３段目のIF段８のトランジスタが最も飽
和領域に駆動されやすいものとなる。
一方、テレビのチユーナ１からIFアンプ２に
供給される映像中間周波信号の搬送波成分は
58.75MHzと高い周波数成分を有する。従つて、
IFアンプ２の３段目のIF段８のトランジスタが
大信号振幅でかつ58.75MHzと高い周波数の映像
中間周波信号により駆動されると、この58.75M
Hzの高周波に対応したサイクルでIF段８のトラ
ンジスタはオン・オフ動作を繰り返そうとする。
しかし、このトランジスタはそのオン状態で飽和
領域に駆動されるため、このトランジスタのコレ
クタ領域からベース領域に注入される少数キヤリ
アの蓄積効果によつて、IF段８のトランジスタ
がオン状態からオフ状態に回復するターンオフ時
間は著しく遅延され、このトランジスタはオフ状
態に回復することができず実質的にオン状態に維
持されてしまう。
供給される映像中間周波信号の搬送波成分は
58.75MHzと高い周波数成分を有する。従つて、
IFアンプ２の３段目のIF段８のトランジスタが
大信号振幅でかつ58.75MHzと高い周波数の映像
中間周波信号により駆動されると、この58.75M
Hzの高周波に対応したサイクルでIF段８のトラ
ンジスタはオン・オフ動作を繰り返そうとする。
しかし、このトランジスタはそのオン状態で飽和
領域に駆動されるため、このトランジスタのコレ
クタ領域からベース領域に注入される少数キヤリ
アの蓄積効果によつて、IF段８のトランジスタ
がオン状態からオフ状態に回復するターンオフ時
間は著しく遅延され、このトランジスタはオフ状
態に回復することができず実質的にオン状態に維
持されてしまう。
このように、大信号振幅の映像中間周波信号が
IFアンプ２に印加され、３段目のIF段８のトラ
ンジスタが飽和領域に駆動され実質的にオン状態
に維持されると、このトランジスタのコレクタか
らは映像中間波信号の搬送波成分も包絡線成分も
得られず低レベルの信号のみが得られるものとな
る。従つて、この低レベルの出力信号に応答する
ビデオ検波回路３，AGC回路４，RF AGC回路
５はチユーナ１とIFアンプ２とをそれぞれ高利
得状態に制御するため、上述の如きロツクアウト
現象が生じるものとなる。
IFアンプ２に印加され、３段目のIF段８のトラ
ンジスタが飽和領域に駆動され実質的にオン状態
に維持されると、このトランジスタのコレクタか
らは映像中間波信号の搬送波成分も包絡線成分も
得られず低レベルの信号のみが得られるものとな
る。従つて、この低レベルの出力信号に応答する
ビデオ検波回路３，AGC回路４，RF AGC回路
５はチユーナ１とIFアンプ２とをそれぞれ高利
得状態に制御するため、上述の如きロツクアウト
現象が生じるものとなる。
一方、1975年３月11日登録の米国特許3871022
号においては、IFアンプ２の出力に接続された
ビデオ映波回路３がトランジスタにより構成され
た同期検波回路である場合に、このビデオ同期検
波回路のトランジスタが大きな入力信号により飽
和領域に駆動され、上記の如きロツクアウト現象
が生じる危険性が開示されるとともに、かかるロ
ツクアウト現象を防止するため下記の如き保護回
路を配置することを提案している。
号においては、IFアンプ２の出力に接続された
ビデオ映波回路３がトランジスタにより構成され
た同期検波回路である場合に、このビデオ同期検
波回路のトランジスタが大きな入力信号により飽
和領域に駆動され、上記の如きロツクアウト現象
が生じる危険性が開示されるとともに、かかるロ
ツクアウト現象を防止するため下記の如き保護回
路を配置することを提案している。
すなわち、かかる保護回路はそのエミツタに容
量を介してIFアンプ２よりの映像周波信号が印
加されそのベースに基準電圧が印加された振幅検
出トランジスタを具備し、かかる振幅検出トラン
ジスタのベース・エミツタ間電圧を越える振幅を
有した映像中間周波信号が容量を介してエミツタ
に供給されると、この振幅検出トランジスタが導
通しこの時のコレクタ出力によりAGC回路４，
RF AGC回路５を介してチユーナ１とIFアンプ
２の利得を低下させ、ロツクアウト現象を防止さ
せるものである。
量を介してIFアンプ２よりの映像周波信号が印
加されそのベースに基準電圧が印加された振幅検
出トランジスタを具備し、かかる振幅検出トラン
ジスタのベース・エミツタ間電圧を越える振幅を
有した映像中間周波信号が容量を介してエミツタ
に供給されると、この振幅検出トランジスタが導
通しこの時のコレクタ出力によりAGC回路４，
RF AGC回路５を介してチユーナ１とIFアンプ
２の利得を低下させ、ロツクアウト現象を防止さ
せるものである。
しかしながら、本願発明者の検討によれば、上
記保護回路の振幅検出トランジスタのエミツタに
接続された容量は大きな容量値を必要とするため
モノリシツク半導体集積回路内に形成されること
はできず、この容量はモノリシツク半導体集積回
路外部の外付容量としなければならず、最終的に
IFアンプ２の出力とこの振幅検出トラジスタの
エミツタとをモノリシツク半導体集積回路内部に
て直結できないという新しい問題が明らかにされ
た。万一、このIFアンプ２の出力とこの振幅検
出トラジスタのエミツタとを直結した場合は、
IFアンプ２の出力DC電圧のバラツキによつて映
像中間波信号が微小振幅の場合でも振幅検出トラ
ジスタが不所望に導通し、その結果チユーナ１と
IFアンプ２の利得が不所望に低下される危険性
がある。
記保護回路の振幅検出トランジスタのエミツタに
接続された容量は大きな容量値を必要とするため
モノリシツク半導体集積回路内に形成されること
はできず、この容量はモノリシツク半導体集積回
路外部の外付容量としなければならず、最終的に
IFアンプ２の出力とこの振幅検出トラジスタの
エミツタとをモノリシツク半導体集積回路内部に
て直結できないという新しい問題が明らかにされ
た。万一、このIFアンプ２の出力とこの振幅検
出トラジスタのエミツタとを直結した場合は、
IFアンプ２の出力DC電圧のバラツキによつて映
像中間波信号が微小振幅の場合でも振幅検出トラ
ジスタが不所望に導通し、その結果チユーナ１と
IFアンプ２の利得が不所望に低下される危険性
がある。
従つて、本発明の目的とするところは、モノリ
シツク半導体集積回路に構成するに適するととも
に、ロツクアウト現象を防止しうる映像信号処理
回路を提供することにある。
シツク半導体集積回路に構成するに適するととも
に、ロツクアウト現象を防止しうる映像信号処理
回路を提供することにある。
本願において開示される発明のうち代表的な映
像信号処理回路の概要を簡単に説明すれば、下記
の通りである。
像信号処理回路の概要を簡単に説明すれば、下記
の通りである。
すなわち、チユーナ１と、その入力が上記チユ
ーナ１の出力に接続された中間周波増幅回路２
と、その入力が上記中間周波増幅回路２の出力に
接続されたビデオ検波回路３と、その入力が上記
ビデオ検波回路３の出力に接続されることにより
その出力より上記チユーナ１と上記中間周波増幅
回路２とに供給される利得制御電圧を発生する第
１自動利得制御回路４，５と、上記中間周波増幅
回路２の出力の信号振幅が所定値以上の場合に上
記中間周波増幅回路２の利得を低下させる如く構
成された第２自動利得制御回路９とを具備した映
像信号処理回路であつて、上記中間周波増幅回路
２の一方の出力l3と一方の入力l1との間には第１
の直流負帰還回路Ｒ４，Ｃ４，Ｒ６が接続され、
上記中間周波増幅回路２の他方の出力l4と他方の
入力l2との間には第２の直流負帰還回路Ｒ５，Ｃ
５，Ｒ７が接続され、上記第２自動利得制御回路
９はそのベース・エミツタ接合が上記中間周波増
幅回路２の上記一方の出力l3と上記他方の出力l4
との間の電位差により直接駆動された振幅検出ト
ランジスタQ1を具備し、上記中間周波増幅回路
２の出力の信号振幅が所定値以上の場合に上記振
幅検出トラジスタQ1のコレクタ出力により上記
中間周波増幅回路２の利得を低下させることを特
徴とする。
ーナ１の出力に接続された中間周波増幅回路２
と、その入力が上記中間周波増幅回路２の出力に
接続されたビデオ検波回路３と、その入力が上記
ビデオ検波回路３の出力に接続されることにより
その出力より上記チユーナ１と上記中間周波増幅
回路２とに供給される利得制御電圧を発生する第
１自動利得制御回路４，５と、上記中間周波増幅
回路２の出力の信号振幅が所定値以上の場合に上
記中間周波増幅回路２の利得を低下させる如く構
成された第２自動利得制御回路９とを具備した映
像信号処理回路であつて、上記中間周波増幅回路
２の一方の出力l3と一方の入力l1との間には第１
の直流負帰還回路Ｒ４，Ｃ４，Ｒ６が接続され、
上記中間周波増幅回路２の他方の出力l4と他方の
入力l2との間には第２の直流負帰還回路Ｒ５，Ｃ
５，Ｒ７が接続され、上記第２自動利得制御回路
９はそのベース・エミツタ接合が上記中間周波増
幅回路２の上記一方の出力l3と上記他方の出力l4
との間の電位差により直接駆動された振幅検出ト
ランジスタQ1を具備し、上記中間周波増幅回路
２の出力の信号振幅が所定値以上の場合に上記振
幅検出トラジスタQ1のコレクタ出力により上記
中間周波増幅回路２の利得を低下させることを特
徴とする。
本発明の好適な実施形態によれば、上記振幅検
出トラジスタはそのベースとエミツタとがそれぞ
れ上記中間周波増幅回路２の上記一方の出力l3と
上記他方l4とに直接接続された第１のトランジス
タQ1とそのエミツタとそのベースとがそれぞれ
上記中間周波増幅回路２の上記一方の出力l3と上
記他方l4とに直接接続された第２のトランジスタ
Q2とからなることを特徴とする。
出トラジスタはそのベースとエミツタとがそれぞ
れ上記中間周波増幅回路２の上記一方の出力l3と
上記他方l4とに直接接続された第１のトランジス
タQ1とそのエミツタとそのベースとがそれぞれ
上記中間周波増幅回路２の上記一方の出力l3と上
記他方l4とに直接接続された第２のトランジスタ
Q2とからなることを特徴とする。
以下実施例を用いて図面を参照し本発明を具体
的に説明する。
的に説明する。
第２図は本発明の原理を示すブロツク線図であ
る。この回路は、同図に示すように、アンテナか
らの信号INを検出するチユーナ１と、この出力
を受けるIFアンプ２と、このIFアンプの出力を
受けるビデオ検波回路３と、このビデオ回路３の
出力を受ける第１のAGC回路４と、このAGC回
路の出力を受けるRFAGC回路５及び上記IFアン
プの出力を受ける第２のAGC回路９とからな
り、第１のAGC回路の出力をIFアンプ２の入力
に印加することによつて負帰還ループを作り、ま
た、RFAGC回路５の出力をチユーナ１に印加す
ることによつて負帰還ループを作る。そして、本
発明の目的を達成するために、第２のAGC回路
９の出力をIFアンプ２のAGC端子入力に印加し
て負帰還ループを形成する。ここで、第２の
AGC回路９には、上記IFアンプ２の出力が過大
となつた時の状態を検知して、これにより動作す
るような機能を持たせる。
る。この回路は、同図に示すように、アンテナか
らの信号INを検出するチユーナ１と、この出力
を受けるIFアンプ２と、このIFアンプの出力を
受けるビデオ検波回路３と、このビデオ回路３の
出力を受ける第１のAGC回路４と、このAGC回
路の出力を受けるRFAGC回路５及び上記IFアン
プの出力を受ける第２のAGC回路９とからな
り、第１のAGC回路の出力をIFアンプ２の入力
に印加することによつて負帰還ループを作り、ま
た、RFAGC回路５の出力をチユーナ１に印加す
ることによつて負帰還ループを作る。そして、本
発明の目的を達成するために、第２のAGC回路
９の出力をIFアンプ２のAGC端子入力に印加し
て負帰還ループを形成する。ここで、第２の
AGC回路９には、上記IFアンプ２の出力が過大
となつた時の状態を検知して、これにより動作す
るような機能を持たせる。
以上構成の回路によれば、通常（チヤンネル切
替電源オン・オフ動作が行われない時）には、強
入力電界受信時であつても第１のAGC回路４及
び、RFAGC回路５の動作によりIFアンプ２及び
チユーナ１の利得は自動的に制御される。しか
し、強入力電界受信時に、チヤンネル切替又は電
源のオン・オフ動作が行われたときには、一瞬空
き時間が生じ、AGC回路が働らかなくなり、IF
アンプがフルゲイン状態となり過大出力を生ず
る。このままだと、最終的にロツクアウト現象が
生ずるのであるが、本発明では、特に上記IFア
ンプ２の過大出力時のみ動作する第２のAGC回
路９を設けている。したがつて、このAGC回路
９の動作によつて、IFアンプ２の入力に強制的
にAGC電圧が与えられ、これにより自動利得制
御がなされるからIFアンプ２の出力が通常に戻
り、58.75MHzの要素を含む信号を出力するもの
となるから、ビデオ検波回路３が正常に動作し、
もつてAGC回路４を動作させるからロツクアウ
ト現象が生じない。なお、このようにAGC回路
４が正常に動作するときにはIFアンプの出力が
平常に戻るのであるから第２のAGC回路９が動
作することはない。
替電源オン・オフ動作が行われない時）には、強
入力電界受信時であつても第１のAGC回路４及
び、RFAGC回路５の動作によりIFアンプ２及び
チユーナ１の利得は自動的に制御される。しか
し、強入力電界受信時に、チヤンネル切替又は電
源のオン・オフ動作が行われたときには、一瞬空
き時間が生じ、AGC回路が働らかなくなり、IF
アンプがフルゲイン状態となり過大出力を生ず
る。このままだと、最終的にロツクアウト現象が
生ずるのであるが、本発明では、特に上記IFア
ンプ２の過大出力時のみ動作する第２のAGC回
路９を設けている。したがつて、このAGC回路
９の動作によつて、IFアンプ２の入力に強制的
にAGC電圧が与えられ、これにより自動利得制
御がなされるからIFアンプ２の出力が通常に戻
り、58.75MHzの要素を含む信号を出力するもの
となるから、ビデオ検波回路３が正常に動作し、
もつてAGC回路４を動作させるからロツクアウ
ト現象が生じない。なお、このようにAGC回路
４が正常に動作するときにはIFアンプの出力が
平常に戻るのであるから第２のAGC回路９が動
作することはない。
第３図は上記第２図の実施例をさらに具体的に
構成した場合の一実施例を示すブロツク線図を含
む回路図である。なお、同図は、説明の便宜上、
上記第２図の構成中からチユーナ１とRFAGC回
路５を除いた状態を示した。
構成した場合の一実施例を示すブロツク線図を含
む回路図である。なお、同図は、説明の便宜上、
上記第２図の構成中からチユーナ１とRFAGC回
路５を除いた状態を示した。
同図に示すように、IFアンプ２と、ビデオ検
波回路３と、AGC回路４及び第２のAGC回路９
とを有する。IFアンプ２の一方の入力端子はコ
ンデンサC2を介して入力電圧源Vinに接続され、
他方の入力端子はコンデンサC3を介して接地さ
れる。また、第１のAGC回路４の出力及び第２
のAGC回路９の出力は、コンデンサC1、抵抗R8
からなる時定数回路１０の出力点に印加される。
この時定数回路は上記AGC回路の時定数を設定
するためのものであり通常はIC外部に設けられ
る。そして、この時定数回路の出力がIFアンプ
２の利得制御端子に印加されるものとなる。さら
に、抵抗R4〜R7、コンデンサC4，C5からなる回
路１１はIFアンプ２のDC帰還回路である。本発
明の目的を達成するための第２のAGC回路９の
構成は以下の通りである。
波回路３と、AGC回路４及び第２のAGC回路９
とを有する。IFアンプ２の一方の入力端子はコ
ンデンサC2を介して入力電圧源Vinに接続され、
他方の入力端子はコンデンサC3を介して接地さ
れる。また、第１のAGC回路４の出力及び第２
のAGC回路９の出力は、コンデンサC1、抵抗R8
からなる時定数回路１０の出力点に印加される。
この時定数回路は上記AGC回路の時定数を設定
するためのものであり通常はIC外部に設けられ
る。そして、この時定数回路の出力がIFアンプ
２の利得制御端子に印加されるものとなる。さら
に、抵抗R4〜R7、コンデンサC4，C5からなる回
路１１はIFアンプ２のDC帰還回路である。本発
明の目的を達成するための第２のAGC回路９の
構成は以下の通りである。
すなわち、、IFアンプ２の過大出力を検出する
手段を、２つのnpnトランジスタQ1，Q2によつて
構成し、この検出出力によつて電流を流す手段を
カレントミラー回路１２によつて構成する。トラ
ンジスタQ1のエミツタはトランジスタQ2のベー
スに接続するとともにIFアンプの他方の出力端
子に接続し、トランジスタQ2のエミツタはトラ
ンジスタQ1のベースに接続するとともにIFアン
プの一方の出力端子に接続する。このため、トラ
ンジスタQ1，Q2のベースはDC帰還回路１１の帰
還ループにより通常時はDC的に同電位となつて
いる。また、カレントミラー回路１２は、上記ト
ランジスタQ1，Q2の共通コレクタと電源Ｖccと
の間に直列接続された抵抗R1，ダイオードD1
と、上記トランジスタQ1，Q2のコレクタ出力を
入力とするpnpトランジスタQ5と、このトランジ
スタQ3のバイアス抵抗R2，R3と、上記トランジ
スタQ3のコレクタ出力を受けるnpnトランジスタ
Q4とからなる。したがつて、通常時は、トラン
ジスタQ3，Q4がオフであるため電流を流さない
が、トランジスタQ1，Q2がオンとなると、これ
によりトランジスタQ3，Q4がオンとなりトラン
ジスタQ4に電流が流れるものとなる。
手段を、２つのnpnトランジスタQ1，Q2によつて
構成し、この検出出力によつて電流を流す手段を
カレントミラー回路１２によつて構成する。トラ
ンジスタQ1のエミツタはトランジスタQ2のベー
スに接続するとともにIFアンプの他方の出力端
子に接続し、トランジスタQ2のエミツタはトラ
ンジスタQ1のベースに接続するとともにIFアン
プの一方の出力端子に接続する。このため、トラ
ンジスタQ1，Q2のベースはDC帰還回路１１の帰
還ループにより通常時はDC的に同電位となつて
いる。また、カレントミラー回路１２は、上記ト
ランジスタQ1，Q2の共通コレクタと電源Ｖccと
の間に直列接続された抵抗R1，ダイオードD1
と、上記トランジスタQ1，Q2のコレクタ出力を
入力とするpnpトランジスタQ5と、このトランジ
スタQ3のバイアス抵抗R2，R3と、上記トランジ
スタQ3のコレクタ出力を受けるnpnトランジスタ
Q4とからなる。したがつて、通常時は、トラン
ジスタQ3，Q4がオフであるため電流を流さない
が、トランジスタQ1，Q2がオンとなると、これ
によりトランジスタQ3，Q4がオンとなりトラン
ジスタQ4に電流が流れるものとなる。
上記構成の回路の動作は次の通りである。
IFアンプ２は一方の入力端子l1と他方の入力端
子l2と一方の出力端子l3と他方の出力端子l4とを
有し、他方の出力端子l4に対し一方の入力端子l1
は非反転入力端子（＋）として働き他方の入力端
子l2は反転入力端子（−）として働く。また、一
方の出力端子l3からは他方の出力端子l4の出力信
号と逆相の出力信号が得られる。一方、IFアン
プ２の一方の出力l3と一方の入力l1との間には第
１のDC負帰還回路Ｒ４，Ｃ４，Ｒ６が接続さ
れ、他方の出力l4と他方の入力l2との間には第２
のDC負帰還回路Ｒ５，Ｃ５，Ｒ７が接続されて
いるため、一方の入力l1のDC電圧レベルと他方
の入力l2のDC電圧レベルと一方の出力l3のDC電
圧レベルと他方の出力l4のDC電圧レベルとが互
いに等しくなるようにIFアンプ２に関して直流
負帰還が行なわれる。
子l2と一方の出力端子l3と他方の出力端子l4とを
有し、他方の出力端子l4に対し一方の入力端子l1
は非反転入力端子（＋）として働き他方の入力端
子l2は反転入力端子（−）として働く。また、一
方の出力端子l3からは他方の出力端子l4の出力信
号と逆相の出力信号が得られる。一方、IFアン
プ２の一方の出力l3と一方の入力l1との間には第
１のDC負帰還回路Ｒ４，Ｃ４，Ｒ６が接続さ
れ、他方の出力l4と他方の入力l2との間には第２
のDC負帰還回路Ｒ５，Ｃ５，Ｒ７が接続されて
いるため、一方の入力l1のDC電圧レベルと他方
の入力l2のDC電圧レベルと一方の出力l3のDC電
圧レベルと他方の出力l4のDC電圧レベルとが互
いに等しくなるようにIFアンプ２に関して直流
負帰還が行なわれる。
一方、IFアンプ２中のトランジスタ又はビデ
オ検波回路３中のトランジスタが飽和に駆動され
ないような通常の受信電界強度の場合は、IFア
ンプ２の一方の出力l3と他方の出力l4との間から
得られる中間周波増幅出力信号の振幅は150mV
以下となるようIFアンプ２の増幅率が設計され
ている。従つて、この場合両振幅検出トランジス
タQ1，Q2はカツトオフ状態に保持され、第２の
AGC回路９は不動作状態にある。
オ検波回路３中のトランジスタが飽和に駆動され
ないような通常の受信電界強度の場合は、IFア
ンプ２の一方の出力l3と他方の出力l4との間から
得られる中間周波増幅出力信号の振幅は150mV
以下となるようIFアンプ２の増幅率が設計され
ている。従つて、この場合両振幅検出トランジス
タQ1，Q2はカツトオフ状態に保持され、第２の
AGC回路９は不動作状態にある。
ところで、IFアンプ２中のトランジスタ又は
ビデオ検波回路３中のトランジスタが飽和に駆動
されるような強入力電界受信時には、IFアンプ
２の一方の出力l3と他方の出力l4との間から得ら
れる出力信号の振幅は0.7V以上となり、両振幅
検出トランジスタQ1，Q2の少なくとも一方がオ
ンとなり、カレントミラー回路１２の抵抗Ｒ１と
ダイオードＤ１とに電流が流れ、トランジスタ
Q3，Q4がオンとなる。従つて、時定数回路１０
に電流が供給され、Ａ点の電位が高くなつて、
IFアンプ２の利得制御端子に電圧が印加され、
IFアンプ２の利得が低下する。したがつてIFア
ンプ２の出力状態が正常に戻り、以後は第２の
AGC回路９の動作が解除され、第１のAGC回路
４，５により利得制御が行なわれるものとなる。
ビデオ検波回路３中のトランジスタが飽和に駆動
されるような強入力電界受信時には、IFアンプ
２の一方の出力l3と他方の出力l4との間から得ら
れる出力信号の振幅は0.7V以上となり、両振幅
検出トランジスタQ1，Q2の少なくとも一方がオ
ンとなり、カレントミラー回路１２の抵抗Ｒ１と
ダイオードＤ１とに電流が流れ、トランジスタ
Q3，Q4がオンとなる。従つて、時定数回路１０
に電流が供給され、Ａ点の電位が高くなつて、
IFアンプ２の利得制御端子に電圧が印加され、
IFアンプ２の利得が低下する。したがつてIFア
ンプ２の出力状態が正常に戻り、以後は第２の
AGC回路９の動作が解除され、第１のAGC回路
４，５により利得制御が行なわれるものとなる。
以上のように、本発明によればIFアンプ２の
出力l3，l4と振幅検出トランジスタQ1，Q2のベー
ス・エミツタとをモノリシツク半導体集積回路内
部にて直結することができるとともに、かかる直
結によつても両トランジスタQ1，Q2が不所望に
オンとなることが防止される。
出力l3，l4と振幅検出トランジスタQ1，Q2のベー
ス・エミツタとをモノリシツク半導体集積回路内
部にて直結することができるとともに、かかる直
結によつても両トランジスタQ1，Q2が不所望に
オンとなることが防止される。
本発明は上記実施例に限定されず、種々の変形
が可能である。
が可能である。
例えば、上記実施例（第３図）では、IFアン
プ２はＡ点の電圧が高い時に利得が下る特性のも
のを前提として説明したが、その逆特性を有する
ものを用いてもよい。。かかる場合には、第２の
AGC回路９の出力はＡ点の電圧を下げる方向に
働らくようなものとする必要がある。
プ２はＡ点の電圧が高い時に利得が下る特性のも
のを前提として説明したが、その逆特性を有する
ものを用いてもよい。。かかる場合には、第２の
AGC回路９の出力はＡ点の電圧を下げる方向に
働らくようなものとする必要がある。
本発明は、上記実施例のように、それ自体とし
て発振器をもつていないいわゆる凝似同期検波回
路を含んだビデオ回路を有する場合も有効である
が、発振器を内蔵しているいわゆるPLL方式を用
いたビデオ回路においても同様な問題が生ずる場
合に適用できることは言うまでもない。
て発振器をもつていないいわゆる凝似同期検波回
路を含んだビデオ回路を有する場合も有効である
が、発振器を内蔵しているいわゆるPLL方式を用
いたビデオ回路においても同様な問題が生ずる場
合に適用できることは言うまでもない。
第１図Ａ，Ｂは、従来の映像信号処理回路を示
すブロツク線図、第２図は本発明の原理を示すブ
ロツク線図、第３図は上記第２図をさらに具体化
した場合の一実施例を示すブロツク線図を含む回
路図である。 １…チユーナ、２，６〜８…IFアンプ、３…
ビデオ検波回路、４…AGC回路、５…RFAGC回
路、９…第２のAGC回路、１０…時定数回路、
１１…DC帰還回路、１２…カレントミラー回
路、Q1〜Q4…トランジスタ、R0〜R8…抵抗、C0
〜C5…コンデンサ、３ａ…検波回路、３ｂ…増
幅回路。
すブロツク線図、第２図は本発明の原理を示すブ
ロツク線図、第３図は上記第２図をさらに具体化
した場合の一実施例を示すブロツク線図を含む回
路図である。 １…チユーナ、２，６〜８…IFアンプ、３…
ビデオ検波回路、４…AGC回路、５…RFAGC回
路、９…第２のAGC回路、１０…時定数回路、
１１…DC帰還回路、１２…カレントミラー回
路、Q1〜Q4…トランジスタ、R0〜R8…抵抗、C0
〜C5…コンデンサ、３ａ…検波回路、３ｂ…増
幅回路。
Claims (1)
- 【特許請求の範囲】 １ チユーナと、その入力が上記チユーナの出力
に接続された中間周波増幅回路と、その入力が上
記中間周波増幅回路の出力に接続されたビデオ検
波回路と、その入力が上記ビデオ検波回路の出力
に接続されることによりその出力より上記チユー
ナと上記中間周波増幅回路とに供給される利得制
御電圧を発生する第１自動利得制御回路と、上記
中間周波増幅回路の出力の信号振幅が所定値以上
の場合に上記中間周波増幅回路の利得を低下させ
る如く構成された第２自動利得制御回路とを具備
した映像信号処理回路であつて、上記中間周波増
幅回路の一方の出力と一方の入力との間には第１
の直流負帰還回路が接続され、上記中間周波増幅
回路の他方の出力と他方の入力との間には第２の
直流負帰還回路が接続され、上記第２自動利得制
御回路はそのベース・エミツタ接合が上記中間周
波増幅回路の上記一方の出力と上記他方の出力と
の間の電位差により直接駆動された振幅検出トラ
ンジスタを具備し、上記中間周波増幅回路の出力
の信号振幅が所定値以上の場合に上記振幅検出ト
ラジスタのコレクタ出力により上記中間周波増幅
回路の利得を低下させることを特徴とする映像信
号処理回路。 ２ 上記振幅検出トラジスタはそのベースとその
エミツタとがそれぞれ上記中間周波増幅回路の上
記一方の出力と上記他方とに直接接続された第１
のトランジスタとそのエミツタとそのベースとが
それぞれ上記中間周波増幅回路の上記一方の出力
と上記他方とに直接接続された第２のトランジス
タとからなることを特徴とする特許請求の範囲第
１項記載の映像信号処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9508277A JPS5429919A (en) | 1977-08-10 | 1977-08-10 | Video signal processing circuit |
| US05/920,249 US4209805A (en) | 1977-08-10 | 1978-06-29 | Video signal processing circuit including lock-out prevention means for the intermediate frequency amplifier thereof |
| DE2834886A DE2834886B2 (de) | 1977-08-10 | 1978-08-09 | Videosignal-Verarbeitungsschaltung für Fernsehempfänger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9508277A JPS5429919A (en) | 1977-08-10 | 1977-08-10 | Video signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5429919A JPS5429919A (en) | 1979-03-06 |
| JPS6148310B2 true JPS6148310B2 (ja) | 1986-10-23 |
Family
ID=14128016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9508277A Granted JPS5429919A (en) | 1977-08-10 | 1977-08-10 | Video signal processing circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4209805A (ja) |
| JP (1) | JPS5429919A (ja) |
| DE (1) | DE2834886B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4237490A (en) * | 1979-03-16 | 1980-12-02 | Rca Corporation | Signal overload prevention circuit |
| US4342005A (en) * | 1980-06-26 | 1982-07-27 | Rca Corporation | Television intermediate frequency amplifier with feedback stabilization |
| DE3144097C2 (de) * | 1981-11-06 | 1986-12-18 | Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover | Schwundregelschaltung für einen Fernsehempfänger |
| NL8200374A (nl) * | 1982-02-02 | 1983-09-01 | Philips Nv | Televisie-ontvanger met een videosignaaldetektor van een met behulp van een referentiesignaal detekterend type. |
| US4434439A (en) * | 1982-02-22 | 1984-02-28 | Rca Corporation | Digital television AGC arrangement |
| JPS5922237U (ja) * | 1982-08-03 | 1984-02-10 | 株式会社上野製作所 | 気送管装置 |
| DE3609349C3 (de) * | 1985-03-22 | 1994-09-15 | Victor Company Of Japan | Superhet-Fernsehabstimmvorrichtung |
| JPS62264778A (ja) * | 1986-05-12 | 1987-11-17 | Toshiba Corp | Ａｇｃ回路 |
| JP2536484B2 (ja) * | 1986-07-19 | 1996-09-18 | ソニー株式会社 | ゲインコントロ−ルアンプ |
| US5115317A (en) * | 1989-12-22 | 1992-05-19 | Alps Electric Co., Ltd. | Tuning apparatus for a television receiver including selectively activated amplifier and local oscillator circuits |
| DE4040298A1 (de) * | 1990-12-17 | 1992-06-25 | Philips Patentverwaltung | Schaltungsanordnung zum regeln der amplitude eines fernsehsignals |
| JP2938999B2 (ja) * | 1991-05-23 | 1999-08-25 | 松下電器産業株式会社 | チューナ用半導体装置およびチューナ |
| US5575003A (en) * | 1994-12-12 | 1996-11-12 | Zenith Electronics Corporation | Current mode AGC system for television tuner |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2756327A (en) * | 1952-09-12 | 1956-07-24 | Rca Corp | Television receiver gated automatic gain control with lockout prevention |
| US2889400A (en) * | 1955-05-13 | 1959-06-02 | Rca Corp | Strong signal lock-out prevention |
| DE1616780B1 (de) * | 1961-03-02 | 1972-11-09 | Aga Ab | Schaltung zur automatischen Verstaerkungsregelung einer Verstaerkerstufe |
| US3251938A (en) * | 1962-08-01 | 1966-05-17 | Zenith Radio Corp | Automatic gain control system |
| US3301951A (en) * | 1963-11-18 | 1967-01-31 | Gen Electric | Non-blocking keyed automatic gain control system |
| US3511930A (en) * | 1967-11-14 | 1970-05-12 | Heath Co | Automatic gain control system for television receivers |
| US3665317A (en) * | 1970-04-07 | 1972-05-23 | Rca Corp | Sequential agc system for signal receiver |
| US3838210A (en) * | 1973-10-01 | 1974-09-24 | Gen Electric | Automatic gain control system and amplifier of controllable gain |
| US3898380A (en) * | 1973-10-17 | 1975-08-05 | Motorola Inc | AGC Detector circuit having noise and overload correction capability |
-
1977
- 1977-08-10 JP JP9508277A patent/JPS5429919A/ja active Granted
-
1978
- 1978-06-29 US US05/920,249 patent/US4209805A/en not_active Expired - Lifetime
- 1978-08-09 DE DE2834886A patent/DE2834886B2/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5429919A (en) | 1979-03-06 |
| US4209805A (en) | 1980-06-24 |
| DE2834886A1 (de) | 1979-02-15 |
| DE2834886B2 (de) | 1981-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471665A (en) | Differential DC offset compensation circuit | |
| JPS6148310B2 (ja) | ||
| US4298884A (en) | Chroma amplifier and color killer | |
| US4402029A (en) | Protective circuit for output transformer-less circuit | |
| US4041409A (en) | Automatic gain control circuit | |
| US4513209A (en) | Level detector | |
| CA1095128A (en) | Integrated front end circuit for vhf receiver | |
| US4460876A (en) | Low consumption, wide-band linear amplifier operating in sliding class A | |
| JPS5828776B2 (ja) | 出力制御回路 | |
| FI72246C (fi) | System foer foerhindrande av sidolaosning i automatisk fininstaellning. | |
| JP2690595B2 (ja) | 電力制御回路 | |
| US4812908A (en) | Automatic gain control circuit having a control loop including a current threshold circuit | |
| JPS5934212Y2 (ja) | 信号処理回路用保護回路 | |
| US4393354A (en) | Crossover circuit for use in automatic gain control systems | |
| US4220932A (en) | Buffer amplifier | |
| US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
| US5218323A (en) | Transistor direct-coupled amplifier | |
| US3512098A (en) | Transistor electrical circuit with collector voltage stabilization | |
| JPH0712153B2 (ja) | Ｆｍ受信機 | |
| JPH0424647Y2 (ja) | ||
| US3543174A (en) | Variable gain transistor amplifier | |
| JPS6121855Y2 (ja) | ||
| JPS5834808Y2 (ja) | 遅延ａｇｃ装置 | |
| JP2610258B2 (ja) | Ａｇｃ時定数切換回路 | |
| JP2531622B2 (ja) | クランプ回路 |