JPH04600Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の属する技術分野〕 本考案は、FMステレオ信号の受信装置に適す
る復調回路のステレオ受信表示回路に関する。

〔従来技術の説明〕

第１図は従来例ステレオ受信表示回路のブロツ
ク構成図である。従来例について第１図を用いて
説明する。１は19kHzのステレオパイロツト信号
の入力端子、２はバツフア回路、３はバイアス回
路、４は同期検波回路、５はPLL（phase locked
loop）回路、６はローパスフイルタ、７は直流増
幅器、８はステレオ表示駆動回路、９はステレオ
表示ランプ、１０は抵抗および１１は電源電圧供
給点を示す。バイアス回路３は所定のバイアス電
圧をバツフア回路２、および同期検波回路４にそ
れぞれ供給する。PLL回路５は、入力端子１よ
り入力される19kHzステレオパイロツト信号に同
期した19kHzスイツチングパルスを発生して同期
検波回路４に与える。

一方、入力端子１より入力された19kHzステレ
オパイロツト信号は、バツフア回路２を介して同
期検波回路４に入力され、この19kHzステレオパ
イロツト信号成分とPLL回路５から印加される
19kHzスイツチングパルスとの積が作られ、同期
検波回路４より出力される。

同期検波回路４の出力のうち高い周波数成分
は、同期検波回路４の出力点に接続されたローパ
スフイルタ６によつて取除かれ、直流成分のみが
取出される。ここで、直流成分は、19kHzパイロ
ツト信号の位相と、PLL回路５により発生する
19kHzスイツチングパルスとの位相が正確に合つ
ている場合に最大レベルとなる。同期検波回路４
の出力は、ローパスフイルタ６を介して直流増幅
器７に入力され、同期検波回路出力レベルに応じ
て、電流変換されてステレオ表示駆動回路８に入
力される。

ステレオ表示駆動回路８は、直流増幅器７より
入力される電流が所定レベル以上に達すると、ス
テレオ表示駆動回路８の出力と電源電圧供給点１
１との間に抵抗１０を介して接続されたステレオ
表示ランプ９に電流を流す。これによりステレオ
表示ランプ９は点灯する。すなわち、第１図に示
す従来例回路は入力端子１より入力される19kHz
ステレオパイロツト信号レベルが所定レベル以上
であるときに、ステレオ表示ランプ１０が点灯す
るステレオ表示回路として正常に動作する。

しかし、電源電圧投入の過渡時に、入力端子１
に19kHzステレオパイロツト信号が入力されてい
ない場合に、または、19kHzステレオパイロツト
信号による直流増幅器７の出力電流が所定のレベ
ル以上でない場合においても、誤動作してステレ
オ表示ランプが点灯する欠点があつた。この誤動
作によるステレオ表示ランプの点灯は、電源電圧
投入の過渡時に、バイアス回路３の出力が定常時
の所定バイアス値に定まらず、バツフア回路２お
よび同期検波回路４が正常にバイアスされないこ
とによるものである。すなわち、ローパスフイル
タ６、直流増幅器７およびステレオ駆動回路８
は、それぞれ、同期検波回路４の出力に対して従
属的に動作するため、同期検波回路４に対するバ
イアスが定まらないために誤つて出力を発生する
と、ローパスフイルタ６、直流増幅器７およびス
テレオ表示駆動回路８は、その出力を受けて動作
し、ステレオ表示ランプを点灯する。通常、ステ
レオ表示ランプは、FMチユーナセツトの前面に
置かれるため、このような誤動作は非常に目障り
であつた。

〔考案の目的〕

本考案は、前記の欠点を除去し、電源電圧投入
の過渡時に、誤動作によりステレオ表示ランプが
点灯することのないステレオ受信表示回路を提供
することを目的とする。

〔考案の特徴〕

本考案は、ステレオコンポジツト信号中のパイ
ロツト信号に同期して信号を発生する信号発生回
路と、前記信号発生回路の出力信号と、前記ステ
レオコンポジツト信号中のパイロツト信号とを入
力して位相同期を検出する同期検波回路と、前記
同期検波回路の出力信号のレベルが所定レベル以
上になると動作するステレオ表示駆動回路と、前
記ステレオ表示駆動回路により点灯するステレオ
表示ランプと、前記同期検波回路に所定のバイア
ス電圧を与えるバイアス回路とを備えたステレオ
受信表示回路において、前記バイアス回路により
制御され、このバイアス回路の出力電圧が正常値
に達するまで前記同期検波回路の出力レベルを前
記ステレオ表示ランプが点灯しないレベルに固定
させる第１のスイツチ手段と、電源電圧投入の過
渡時に動作し前記同期検波回路の入力点バイアス
電圧の過渡的変動を抑圧する第２のスイツチ手段
とを備えたことを特徴とする。

〔実施例による説明〕

次に、本考案の実施例について図面を参照して
説明する。第２図は本考案一実施例ステレオ受信
表示回路のブロツク構成図である。第２図におい
て第１図と同一の回路、抵抗および端子は同一の
符号で示す。

19kHzステレオパイロツト信号が入力される入
力端子１には、バツフア回路２の入力が接続され
る。バツフア回路２のバイアス電圧入力には、バ
イアス回路３が接続される。バツフア回路２の出
力には、同期検波回路４の19kHzステレオパイロ
ツト信号入力とPLL回路５とが接続される。
PLL回路５の出力は、同期検波回路４の19kHzス
テレオスイツチングパルス出力に接続される。バ
イアス回路３の出力は、また、同期検波回路４の
バイアス電圧入力に接続される。同期検波回路４
の出力には、ローパスフイルタ６を介して直流増
幅器７が接続される。直流増幅器７の出力には、
ステレオ表示駆動回路８が接続される。ステレオ
表示駆動回路８の出力には、ステレオ表示ランプ
９が接続される。ステレオ表示ランプ９は、抵抗
１０を介して電源電圧供給点１１に接続される。

ここで本考案の特徴とするところは、バツフア
回路２の出力点および同期検波回路４の出力点の
間に、バイアス回路３により制御されたスイツチ
回路１２が接続されたところにある。

第２図に示す回路の動作を説明すると、スイツ
チ回路１２は電源電圧投入の過渡時に動作し、バ
ツフア回路２および同期検波回路４の出力点電圧
を過渡的に固定させる。すなわち、スイツチ回路
１２のバツフア回路２の出力点に対する出力は、
バツフア回路２の出力点電圧が電源電圧投入時の
過渡時に、電源電圧付近まで上昇することを防ぐ
ことにより、同期検波回路４の入力が異常バイア
スされないようにするものであり、また、前記ス
イツチ回路１２の同期検波回路４の出力点に対す
る出力は、電源電圧投入の過渡時に、必ず直流増
幅器７の出力が「０」となるように動作する。し
たがつて、電源電圧投入の過渡時に、バイアス回
路３がバツフア回路２および同期検波回路４に対
して供給するバイアス電圧が所定の値に定まらな
い場合でも、ステレオ表示ランプが誤つて点灯す
ることは無くなる。

第３図に上述の一実施例ステレオ受信表示回路
を具体的回路により示した。バイアス回路３は、
電源電圧供給点１１と接地との間に直列接続され
た抵抗３ｅ、ツエナーダイオード３ｃおよびダイ
オード３ｄを有する。抵抗３ｅとツエナーダイオ
ード３ｃとの接続点にトランジスタ３ｂのベース
が接続され、そのコレクタは電源電圧供給点に接
続される。トランジスタ３ａはトランジスタ３ｂ
とダーリントン接続され、トランジスタ３ａのエ
ミツタがバイアス回路３の出力点となる。バイア
ス回路３の出力電圧を利用して他の回路のバイア
ス電圧等が得られる。バイアス回路３におけるト
ランジスタ３ａのエミツタはスイツチ回路１２内
の抵抗１２ｋ、ダイオード１２ａおよびトランジ
スタ１２ｂのコレクタにさらに接続されている。
ダイオード１２ａの出力は、抵抗１２ｃ，１２ｄ
を介して接地される。トランジスタ１２ｂのベー
スは、抵抗１２ｃ，１２ｄの接続点に接続され、
トランジスタ１２ｂのエミツタは、抵抗１２ｅを
介して接地される。トランジスタ１２ｂのエミツ
タは、抵抗１３を介して入力端子１に接続され
る。また、トランジスタ１２ｂのエミツタは、同
期検波回路４のトランジスタ４ａ，４ｂのコレク
タにそれぞれ接続される。ダイオード１２ａの出
力は、トランジスタ１２ｇのベースに接続され
る。トランジスタ１２ｇのエミツタは、バツフア
回路２のトランジスタ２ａの第一のコレクタ、ト
ランジスタ２ｂのベースおよびトランジスタ２ｃ
のコレクタにそれぞれ接続される。トランジスタ
１２ｇのコレクタは接地される。

バイアス回路３の出力は、また、抵抗１２ｋを
介してトランジスタ１２ｊのコレクタに接続され
る。バイアス回路３内のツエナーダイオード３ｃ
とダイオード３ｄの接続点には、トランジスタ１
２ｊのベースが接続される。トランジスタ１２ｊ
のエミツタは接地される。トランジスタ１２ｊの
コレクタは、また、トランジスタ１２ｍのベース
に接続される。トランジスタ１２ｍのコレクタ
は、直流増幅器７のトランジスタ７ａ，７ｂのコ
レクタに接続され、トランジスタ１２ｍのエミツ
タは、直流増幅器７のトランジスタ７ｂのベース
に接続される。

バツフア回路２において、電源電圧供給点１１
は、トランジスタ２ａのエミツタとトランジスタ
２ｂのコレクタに接続される。トランジスタ２ａ
のベースは、トランジスタ２ｄのコレクタとトラ
ンジスタ２ａの第二のコレクタとに接続される。
トランジスタ２ｄのベースは、入力端子１に接続
される。トランジスタ２ｃのエミツタとトランジ
スタ２ｄのエミツタとは共に定電流源２ｅの一方
の端子に接続され、定電流源２ｅの他の端子は接
地される。トランジスタ２ｂのエミツタとトラン
ジスタ２ｃのベースは共に、定電流源２ｆの一方
の端子に接続され、また、PLL回路５および同
期検波回路４の抵抗４ｃの一方の端子と抵抗４ｄ
の一方の端子との接続点に接続される。定電流源
２ｆの他の端子は接地される。

同期検波回路４において、抵抗４ｃの他の端子
は、トランジスタ４ａのエミツタと抵抗４ｅの一
方の端子に接続される。抵抗４ｄの他の端子は、
トランジスタ４ｂのエミツタと抵抗４ｆの一方の
端子に接続される。抵抗４ｅの他方の端子には、
ローパスフイルタ６の一方の端子と直流増幅器７
のトランジスタ７ｃのベースとが接続される。抵
抗４ｆの他方の端子には、ローパスフイルタ６の
他の端子と直流増幅器７のトランジスタ７ｂのベ
ースが接続される。トランジスタ４ａ，４ｂは抵
抗４ｇ，４ｈを介して、それぞれPLL回路５に
接続される。

直流増幅器７において、電源供給点１１は、ト
ランジスタ７ａ，７ｄのエミツタに接続される。
トランジスタ７ａのベースはトランジスタ７ｄの
ベースに接続され、また、トランジスタ７ａのコ
レクタに接続される。電源電圧供給点１１は、ま
た、抵抗７ｇを介して、トランジスタ７ｅのエミ
ツタとトランジスタ７ｆのコレクタとに接続され
る。トランジスタ７ｅのコレクタとトランジスタ
７ｆのベースとは接続される。トランジスタ７ｄ
のコレクタ、トランジスタ７ｃのコレクタおよび
トランジスタ７ｅのベースは共に接続される。ト
ランジスタ７ｂ，７ｃのエミツタは共に定電流源
７ｈの一方の端子に接続される。定電流源７ｆの
他の端子は接地される。トランジスタ７ｆのエミ
ツタはステレオ表示駆動回路８に接続される。

ステレオ表示駆動回路８の出力には、表示ラン
プ９が接続され、ステレオ表示ランプ９は、抵抗
１０を介して電源電圧供給点１１に接続される。

バツフア回路２は差動トランジスタ２ｄ，２
ｃ、トランジスタ２ａ，２ｂ、定電流源２ｅ，２
ｆで構成され、トランジスタ２ｄのベースには、
抵抗１３を介してトランジスタ１２ｂのエミツタ
点より与えられるバイアス電圧が供給される。ま
た、同期検波回路４は、トランジスタ４ａ，４ｂ
および抵抗４ｃ，４ｄ，４ｅ，４ｆ，４ｇ，４ｈ
で構成されるチヨツパー型の同期検波回路であ
り、バイアス電圧は、トランジスタ１２ｂのエミ
ツタ点より与えられる。直流増幅器７は差動トラ
ンジスタ７ｂ，７ｃ、能動負荷形式のトランジス
タ７ａ，７ｄ、定電流源７ｈ、抵抗７ｇ、トラン
ジスタ７ｅおよびトランジスタ７ｆで構成されて
おり、トランジスタ７ｃのコレクタよりステレオ
表示駆動回路８へ出力される。

第３図において、ダイオード１２ａ、抵抗１２
ｃ，１２ｄ、トランジスタ１２ｇは、バツフア回
路２の出力点電位が電源電圧投入の過渡時に、電
源電圧近くまで振れることを防ぐスイツチ回路と
して動作する。すなわち、トランジスタ１２ｇの
エミツタ点電位は、バイアス回路３におけるトラ
ンジスタ３ａの過渡時での電位に固定され、バツ
フア回路２の出力点電位はその電位よりトランジ
スタ２ｂのベース〜エミツタ間電圧を差引いた値
に固定される。また、定常状態においては、トラ
ンジスタ１２ｇのベース電圧とエミツタ電圧とが
逆バイアスとなるため、「カツトオフ」状態とな
る。

一方、抵抗１２ｋ、トランジスタ１２ｊおよび
トランジスタ１２ｍは、電源電圧投入の過渡時
に、同期検波回路４の状態にかかわらず、直流増
幅器７がステレオ表示駆動回路８に対して出力さ
せないようにするスイツチ回路を構成している。
すなわち、電源電圧が、電源投入直後からツエナ
ーダイオード３ｃのツエナー電圧を越えるまでの
過渡期間では、ツエナーダイオード３ｃはカツト
オフであるため、ダイオード３ｄには電流が流れ
ずトランジスタ１２ｊもカツトオフである。一
方、この過渡期間では、抵抗３ｅを介してトラン
ジスタ３ｂ，３ａがバイアスされるので、これら
は導通状態となる。したがつて、トランジスタ１
２ｍは「オン」状態となる。トランジスタ１２ｍ
が「オン」すると、ダイオード接続トランジスタ
７ａおよびトランジスタ１２ｍを介してローパス
フイルタ６が急速に充電され、同期検波回路４の
出力点の状態が同期検波回路４の動作状態にかか
わらず一定となる。さらに、直流増幅器７のトラ
ンジスタ７ｂが「オン」状態になり、トランジス
タ７ｃが「カツトオフ」状態となる。したがつ
て、トランジスタ７ｅが「カツトオフ」状態とな
るため、直流増幅器７の出力は「０」となる。こ
の間、ステレオ表示駆動回路８は動作しないた
め、ステレオ表示ランプ９は点灯することはな
い。

また、定常状態では、ダイオード３ｄに電流が
流れてトランジスタ１２ｊが「オン」するため、
トランジスタ１２ｍのベース電位が抵抗１２ｋの
電圧降下により、エミツタ電位よりも低くなる。
よつて、トランジスタ１２ｍが「カツトオフ」と
なり、スイツチ回路１２は動作しない。

〔考案の効果〕

以上のように、本考案は、電源電圧投入の過渡
時に、所定のバイアスが定まらず、同期検波回路
が誤つた出力を発生した場合においても、過渡的
に動作するスイツチ回路によつて、確実にステレ
オ表示ランプの誤点灯を防ぐことができる優れた
効果がある。また、本考案の回路は、抵抗、ダイ
オードおよびトランジスタにより実現できるた
め、半導体集積回路に非常に適した回路である。

また、本考案は、FMステレオ復調回路のステ
レオ受信表示回路をその具体例として示したが、
たとえば、AMステレオ復調回路のステレオ受信
表示回路等においても何ら支障なく実施すること
ができる。

【図面の簡単な説明】

第１図は従来例ステレオ受信表示回路のブロツ
ク構成図。第２図は本考案一実施例ステレオ受信
表示回路のブロツク構成図。第３図はその具体的
回路図。 １……入力端子、２……バツフア回路、３……
バイアス回路、４……同期検波回路、５……
PLL回路、６……ローパスフイルタ、７……直
流増幅器、８……ステレオ表示駆動回路、９……
ステレオ表示ランプ、１１……電源電圧供給点、
１２……スイツチ回路、２ｅ，２ｆ，７ｈ……定
電流源、２ａ，２ｂ，２ｃ，２ｄ，３ａ，３ｂ，
４ａ，４ｂ，７ａ，７ｂ，７ｃ，７ｄ，１２ｂ，
１２ｇ，１２ｊ，１２ｍ……トランジスタ、３ｃ
……ツエナーダイオード、３ｄ，１２ａ……ダイ
オード、３ｅ，４ｃ，４ｄ，４ｅ，４ｆ，４ｇ，
４ｈ，７ｇ，１０，１２ｃ，１２ｄ，１２ｅ，１
２ｋ，１３……抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. ステレオコンポジツト信号中のパイロツト信号
   に位相同期した同期信号を発生する手段と、前記
   同期信号により前記パイロツト信号を同期検波し
   て第１および第２の出力端子間に前記パイロツト
   信号の信号レベルに応じた直流電圧を発生する同
   期検波手段と、前記直流電圧を受ける直流増幅器
   であつて、各々のベースが前記第１および第２の
   出力端子に夫々接続されて差動型式に構成された
   第１および第２のトランジスタを含む差動増幅回
   路ならびにこの差動増幅回路の出力により駆動さ
   れる出力トランジスタを有し、前記第１および第
   ２の出力端子間の直流電圧が所定レベル以上とな
   ると前記出力トランジスタが導通状態となる直流
   増幅器と、前記出力トランジスタの導通状態に応
   答してステレオ表示ランプを点灯させる表示駆動
   手段と、前記第１のトランジスタのベースおよび
   コレクタにエミツタおよびコレクタが夫々接続さ
   れたスイツチングトランジスタと、電源投入時の
   過渡時に前記スイツチングトランジスタのベース
   に第１のバイアス電圧を与えて当該トランジスタ
   を導通状態とさせることにより前記差動増幅回路
   に前記出力トランジスタを遮断状態とせしめる出
   力を発生させ、定常動作時には第２のバイアス電
   圧を前記スイツチングトランジスタに与えて当該
   トランジスタを遮断状態とせしめる手段と、前記
   パイロツト信号の前記同期検波手段への入力点バ
   イアスが前記電源投入時の過渡時に変動すること
   を抑圧する手段とを備えるステレオ受信表示回
   路。