JP2688411B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP2688411B2 JP2688411B2 JP62006490A JP649087A JP2688411B2 JP 2688411 B2 JP2688411 B2 JP 2688411B2 JP 62006490 A JP62006490 A JP 62006490A JP 649087 A JP649087 A JP 649087A JP 2688411 B2 JP2688411 B2 JP 2688411B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- transistor
- capacitor
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
（技術分野）
本発明は、一対のスイッチング素子を有し、一方のス
イッチング素子と同電位の発振回路から電位の異なる他
方のスイッチング素子のドライブ回路へトランス等の絶
縁素子を介さずに信号伝達を行うようにしたインバータ
装置に関するものである。 （背景技術） 第10図は従来のインバータ装置の回路図である。直流
電源Ｖの両端には、一対のスイッチング素子Q1，Q2の直
列回路が接続されている。スイッチング素子Q1，Q2は例
えば電力用のMOSトランジスタにて構成される。各スイ
ッチング素子Q1，Q2はドライブ回路1,2の出力V1，V2に
よりそれぞれオンオフ駆動される。一方のスイッチング
素子Q2の両端には、負荷回路Ｚが接続されている。負荷
回路Ｚとしては、例えばLC共振回路を含む放電灯点灯回
路が接続される。 スイッチング素子Q1の両端に接続された抵抗R1，コン
デンサC1の直列回路は上側ドライブ回路１の電源回路で
あり、直流電源Ｖの両端に接続された抵抗R2，コンデン
サC2の直列回路は下側ドライブ回路２の電源回路であ
る。コンデンサC2にて給電される発振回路３は、高レベ
ルと低レベルとに交番する２つの信号VA，VBを出力して
いる。信号VAはドライブ回路２に入力され、信号VBは信
号伝達回路を介して、ドライブ回路１に入力される。 信号伝達回路は、トランジスタTr1〜Tr4及び抵抗R3，
R4よりなり、トランス等の絶縁素子を用いないで信号伝
達を行っている。信号伝達回路のトランジスタTr1は抵
抗R3，R4を直列に接続されて、コンデンサC1の両端に接
続されている。トランジスタTr1のベース・エミッタ間
には、カレントミラー回路４を構成するようにトランジ
スタTr2が接続されている。トランジスタTr1のベース
は、トランジスタTr4のコレクタに接続されている。ト
ランジスタTr4にはカレントミラー回路５を構成するよ
うにトランジスタTr3が接続されている。カレントミラ
ー回路4,5を構成するトランジスタTr1，Tr2及びTr3，Tr
4としては、通常同じ特性のトランジスタが用いられ、
それらの電流利得hfeが非常に高いとすると、カレント
ミラー回路を構成する一方のトランジスタに流れる電流
は他方のトランジスタに流れる電流と同じになると考え
ることができる。つまり、カレントミラー回路５の出力
電流IBは、予め定められた定電流IB′と同じになり、負
荷回路Ｚの電圧VLが時間的に大きく変化しても、それに
関係なく、一定の電流をトランジスタTr2に流すことが
できる。このとき、トランジスタTr2に流れる電流と同
じ電流がトランジスタTr1にも流れて、抵抗R3，R4に電
流I3（≒IB）が流れ、抵抗R3，R4の接続点に電圧V3が生
じて、ドライブ回路１に高レベル信号が入力される。信
号VBが低レベルのときには、ドライブ回路１に抵レベル
の信号が入力される。 第11図は第10図回路の動作説明図である。時刻t0で信
号VA（第11図（ａ））が高レベルになると、ドライブ回
路２の出力V2（第11図（ｆ））によって、スイッチング
素子Q2がオンする。このとき、信号VBが低レベルである
ので、トランジスタTr3，Tr4よりなるカレントミラー回
路５には電流IBが流れない。このため、カレントミラー
回路４のトランジスタTr1はオフし、電圧V3は低レベル
となって、ドライブ回路１の出力V1によって、スイッチ
ング素子Q1はオフとなる。 次に、時刻t1で信号VAが低レベルになると、ドライブ
回路２の出力V2によって、スイッチング素子Q2はオフと
なる。一方、信号VB（第11図（ｂ））が高レベルとなる
ので、カレントミラー回路５のトランジスタTr3に電流I
B′が流れ、これと同じ電流IB（第11図（ｃ））がトラ
ンジスタTr4に流れる。この電流IBがカレントミラー回
路４のトランジスタTr2に流れて、これと同じ電流がト
ランジスタTr1に流れる。これによって電流I3が流れ、
抵抗R3，R4の直列回路に電圧が印加され、その分圧点の
電圧V3（第11図（ｄ））が高レベルとなって、ドライブ
回路１の出力V1（第11図（ｅ））により、スイッチング
素子Q1がオンする。以下、同様の動作を繰り返し、負荷
回路Ｚには交番する電圧が供給される。 この従来例では、定電流信号IBをカレントミラー回路
4,5を介して伝達しているので、ベースドライブ用のト
ランスや、フォトカプラ等の絶縁素子を用いないで、下
側の発振回路３から、上側の電位の異なるドライブ回路
１へドライブ信号を伝達することができ、IC化に適した
方式と言える。しかしながら、実際の回路では、定電流
信号IBが流れているときには、スイッチング素子Q1がオ
ンしているので、負荷回路Ｚの印加電圧VLは直流電源Ｖ
の電源電圧とほぼ等しくなっており、カレントミラー回
路５のトランジスタTr4のコレクタ電圧V5は、上側の電
源回路におけるコンデンサC1の電源電圧をVC1、カレン
トミラー回路４における電圧降下をV4とすると、V5＝VL
＋VC1＋V4となり、高耐圧を要することになる。このと
き、トランジスタTr4のコレクタ・エミッタ間容量やそ
の他の浮遊容量の和としてのキャパシタンスC3が存在す
るため、キャパシタンスC3に電荷が蓄積される。この状
態で、定電流IBが流れなくなり、スイッチング素子Q2が
オン、スイッチング素子Q1がオフすると、負荷回路Ｚの
電圧VLは急激に減少し、（V5−VC1）の電圧がカレント
ミラー回路４に加わることになる。これは、トランジス
タTr1，Tr2のベース・エミッタ間に対しては逆バイアス
方向となり、ベース・エミッタ間電圧は逆方向に上昇
し、トランジスタTr1，Tr2のベース・エミッタ間の逆耐
圧を越え、ブレークダウン状態でキャパシタンスC3の電
荷放出が行われる。これは、トランジスタTr1，Tr2にと
っては非常に不都合なことであり、素子の電力損失や破
損を招くことになり、さらに、トランジスタTr1，Tr2が
オンするときには、逆バイアス状態からの復帰となるの
で、第11図の時刻t1において動作が不安定となる欠点が
ある。 （発明の目的） 本発明は上述のような点に鑑みてなされたものであ
り、その目的とするところは、信号伝達用の回路素子が
ブレークダウンするような不都合な状態を回避し、安定
で信頼性の高い動作が可能なインバータ装置を提供する
にある。 （発明の開示） 本発明に係るインバータ装置を第１図実施例について
説明すると、直流電源Ｖと、前記直流電流Ｖの両端に接
続される２つのスイッチング素子Q1，Q2の直列回路と、
少なくとも一方の前記スイッチング素子Q2の両端に接続
される負荷回路Ｚと、２つの前記スイッチング素子Q1，
Q2の接続点と前記直流電源Ｖの正極側との間に接続され
るコンデンサC1と、前記コンデンサC1の両端に接続さ
れ、前記直流電源Ｖの正極側に接続される前記スイッチ
ング素子Q1を駆動する第１のドライブ回路１と、前記直
流電源Ｖの負極側に接続され、前記直流電源Ｖの負極側
に接続される前記スイッチング素子Q2を駆動する第２の
ドライブ回路２と、前記コンデンサC1の正極側と前記第
１のドライブ回路１の信号入力端子との間に接続される
第１の能動素子Tr1と、前記第１の能動素子Tr1の制御端
子と前記直流電源Ｖの負極側との間に接続され、前記第
１の能動素子Tr1をオンオフ制御する第２の能動素子Tr4
と、第１及び第２の駆動信号VB，VAを出力し、前記第１
の駆動信号VBを前記第２の能動素子Tr4に出力すること
により、前記第１のドライブ回路１へ第１のドライブ信
号を出力させると共に、前記第２の駆動信号VAを前記第
２のドライブ回路２への第２のドライブ信号とする発振
回路３と、備えるインバータ装置において、前記第１の
能動素子Tr1の制御端子と前記直流電源Ｖの正極側との
間にダイオードD1を逆並列接続することを特徴とするも
のである。 以下、本発明の実施例について説明する。なお、実施
例回路において、従来例回路と同一の機能を有する部分
には同一の符号を付して重複する説明は省略する。 実施例１ 第１図は本発明の一実施例の回路図であり、第２図は
同上の動作説明図である。本実施例にあっては、第10図
従来例回路において、トランジスタTr2と逆並列にダイ
オードD1を接続した点のみが異なる。 以下、本実施例の動作について説明する。 まず、信号VAが低レベルであるときには、ドライブ回
路２を通してスッチング素子Q2がオフしている。このと
き、信号VBは高レベルで、カレントミラー回路5,4に定
電流IBが流れて、トランジスタTr1に流れる電流I3（≒I
B）により抵抗R4の両端に電圧V3が生じて、ドライブ回
路１を通してスイッチング素子Q1がオンしている。スイ
ッチング素子Q1がオン、スイッチング素子Q2がオフであ
ることにより、負荷回路Ｚの電圧VLは直流電源Ｖと同程
度に高レベルとなっている。 この状態におけるトランジスタTr4のコレクタ電圧V5
の値VXは、VX＝V4＋VC1＋VLとなり、従来例の場合と変
わらない。ここで、トランジスタTr2のベース・エミッ
タ間電圧V4は、トランジスタTr2のベース・エミッタ間
の順方向電圧降下分のみとなっている。なお、トランジ
スタTr2に逆並列接続されたダイオードD1は、逆バイア
スされているので遮断状態である。 次に、信号VAが高レベルになると、ドライブ回路２を
通してスイッチング素子Q2がオンになる。このとき、信
号VBは低レベルとなり、カレントミラー回路5,4に定電
流IBが流れなくなる。したがって、トランジスタTr1に
電流I3が流れなくなり、電圧V3が低レベルとなって、ド
ライブ回路１を通してスイッチング素子Q1がオフする。
スイッチング素子Q1がオフして、スイッチング素子Q2が
オンすると、負荷回路Ｚの電圧VLはほぼゼロとなる。 この状態において、トランジスタTr2のベース・エミ
ッタ間には、トランジスタTr4の浮遊容量等よりなるキ
ャパシタンスC3に充電された電圧V5からコンデンサC1の
電圧VC1を減じた電圧（V5−VC1）が逆方向に印加される
ことになるが、第１図の回路では、トランジスタTr2に
逆並列接続されたダイオードD1が順バイアスとなるため
に導通状態となり、前記キャパシタンスC3に蓄積された
電荷はダイオードD1を介して速やかに放出され、電圧V5
は速やかに低い値VYになる。 このときの電荷放出経路は、キャパシタンスC3からダ
イオードD1、コンデンサC1、スイッチング素子Q2を通る
経路となり、トランジスタTr2を通らない。したがっ
て、トランジスタTr2のベース・エミッタ間の逆方向印
加電圧は、ダイオードD1の順方向電圧降下分に止どま
り、ブレークダウン電圧VEBOを越えるようなことはな
い。このため、従来例のように、トランジスタTr2の破
損を招くようなことはない。 実施例２ 第３図は本発明の第２の実施例の回路図である。本実
施例にあっては、信号を送る側はカレントミラー回路５
による定電流回路としているが、信号を受ける側はカレ
ントミラー回路ではなく、単なるスイッチング回路とし
ている。本実施例における動作波形は、第４図に示すよ
うになり、定電流IBが流れている場合には、抵抗R5の両
端に生じる電圧VR5により、トランジスタTr1は完全にオ
ンし、抵抗R3，R4に電流I3を流す。 この実施例では、トランジスタTr1が飽和領域まで完
全にスイッチングされるので、定電流IBがなくなってか
ら、電流I3がゼロになるまでにΔｔの遅延が生じるとい
う特徴がある。しかし、この場合においても、定電流IB
が無くなると、スイッチング素子Q2がオンし、電圧VLが
ゼロとなるので、トランジスタTr1のベース・エミッタ
間には、トランジスタTr4の浮遊容量等によるキャパシ
タンスC3に充電された逆電圧が掛かることになるので、
ダイオードD1をトランジスタTr1のベース・エミッタ間
に逆並列に接続することにより、逆電圧によるトランジ
スタTr1のベース・エミッタ間のブレークダウンを防止
できるものである。 実施例３ 第５図は本発明の第３実施例の回路図である。本実施
例は、発振回路３がドライブ回路１と同じ電位の側に設
けられている。この場合にも、カレントミラー回路4,5
に流れる定電流IBがゼロになって、スイッチング素子Q2
がオンすると、負荷回路Ｚの電圧VLはゼロとなり、キャ
パシタンスC3に蓄積された電荷は、コンデンサC1、スイ
ッチング素子Q2、ダイオードD1を介して放電することに
なる。 なお、第５図回路において、カレントミラー回路４を
構成するトランジスタTr2を、第６図に示すように抵抗R
5で置き換えて、単なるスイッチング回路とした場合に
おいても、実施例２の場合と同様に、トランジスタTr1
のベース・エミッタ間に逆並列にダイオードを接続する
ことにより、キャパシタンスC3の電荷放出経路を作るこ
とができる。 実施例４ 第７図は本発明の第４実施例の回路図である。本実施
例にあっては、２つに分割された直流電源Va,Vbの接続
点と、スイッチング素子Q1，Q2の接続点との間に、負荷
回路Ｚを接続したものであり、発振回路３とドライブ回
路１との間に負荷回路Ｚが介在するために、発振回路３
とドライブ回路１とのグランドレベルも異なっている。
この場合には、下側のドライブ回路２には、カレントミ
ラー回路4,5による信号伝達を行い、上側のドライブ回
路１にはカレントミラー回路6,7による信号伝達を行う
ものである。カレントミラー回路７においては、発振回
路３の出力によりトランジスタTr7に流れる電流と同じ
電流がトランジスタTr8にも流れる。カレントミラー回
路７の出力電流は、ダイオードD3を介して、カレントミ
ラー回路６に流れる。カレントミラー回路６において
は、トランジスタTr6に流れる電流と同じ電流がトラン
ジスタTr5に流れる。トランジスタTr5に流れる電流は、
抵抗R7，R8の直列回路に流れて、抵抗R8に生じる電圧信
号がドライブ回路１に入力される。ドライブ回路１の動
作電源は、抵抗R9とコンデンサC4との直列回路により供
給されている。その他の構成及び動作については、前述
の実施例と同様であるので、重複する説明は省略する。 実施例５ 第８図は本発明の第５実施例の要部回路図である。本
実施例にあっては、発振回路３の出力によりトランジス
タTr4を飽和領域で動作させ、定電流回路の機能を定電
流素子ISによって得るようにしたものである。本実施例
にあっても、定電流が流れている間に、定電流素子ISと
トランジスタTr4との直列回路におけるキャパシタンス
に蓄積された電荷が、定電流が遮断されたときには、ト
ランジスタTr1のベース・エミッタ間を逆バイアスする
ことになるので、トランジスタTr1のベース・エミッタ
間にダイオードD1を逆並列に接続して、前記キャパシタ
ンスの蓄積電荷の放電経路を形成している。 実施例６ 第９図は本発明の第６実施例の回路図である。本実施
例にあっては、第３図回路において、負荷回路Ｚを上側
のスイッチング素子Q1に接続したものである。負荷回路
Ｚは、予熱用のコンデンサC6を非電源側に接続された放
電灯DLを含み、放電灯DLの電源側には共振用のコンデン
サC5が並列接続され、コンデンサC5はインダクタンスL1
を介してスイッチング素子Q1の両端に接続されている。
放電灯DLにおけるスイッチング素子Q1，Q2の接続点に近
い側のフィラメントf1には、整流用のダイオードD4と抵
抗R10を介して、トランジスタTr9が接続されており、ト
ランジスタTr9には、カレントミラー回路８を構成する
ように、トランジスタTr10が接続されている。カレント
ミラー回路８のトランジスタTr10から得られる電流I
Cは、コンデンサC8と抵抗R12の並列回路に入力されてい
る。コンデンサC8の両端電圧は、トランジスタTr11のベ
ース・エミッタ間に印加されている。トランジスタTr11
は、抵抗R11を介して、コンデンサC2の両端に接続され
ている。トランジスタTr11のコレクタ電圧VCは、発振回
路３に入力されている。トランジスタTr11のベース・エ
ミッタ間には、ダイオードD5が逆並列に接続されてい
る。 以下、本実施例の動作について説明する。まず、放電
灯DLのフィラメントf1が接続されている場合には、ダイ
オードD4のアノード電位は低いので、抵抗R10を介して
トランジスタTr9に流れる電流は小さい。したがって、
トランジスタTr10に流れる電流ICも小さく、コンデンサ
C8に得られる電圧は低い。このため、トランジスタTr11
はオフしており、そのコレクタ電圧VCは高くなる。 一方、放電灯DLのフィラメントf1が断線すると、ダイ
オードD4のアノード電位が高くなり、抵抗R10を介して
トランジスタTr9に流れる電流が大きくなるので、トラ
ンジスタTr10に流れる電流ICも大きくなり、コンデンサ
C8に得られる電圧が大きくなる。したがって、トランジ
スタTr11がオンして、そのコレクタ電圧VCは低レベルと
なる。 この電圧VCを入力として、発振回路３において、発振
周波数を変えて、出力を安定させる等の制御を行うよう
にすれば、放電灯DLの片側のフィラメントf1の断線時に
も安定した出力を放電灯DLに供給することができる。 このような場合においても、トランジスタTr11のベー
ス・エミッタ間にダイオードD5を逆並列に接続すること
により、電流ICの通電中に、トランジスタTr10のキャパ
シタンスC7に蓄積された電荷の放出経路を形成すること
ができる。すなわち、本発明の構成は、ドライブ信号の
伝達だけでなく、電位の異なる部分からの検出信号を絶
縁素子を介さずに、発振回路３に伝達する場合にも有効
である。 なお、特に図示しないが、フルブリッジ構成のインバ
ータ回路、つまり、第３及び第４のスイッチング素子の
直列回路を電源と並列に接続し、負荷回路を第１及び第
２のスイッチング素子の接続点と第３及び第４のスイッ
チング素子の接続点との間に接続し、互いに対角方向の
スイッチング素子を同時にオンオフし、負荷回路に交番
する電流を供給するようにしたインバータ回路や、一石
式のインバータ回路においても、電位の異なる部分に信
号伝達を行う場合に本発明の構成は有効である。 （発明の効果） 本発明は上述のように構成したので、第２の能動素子
に電流が流れている間に、その浮遊容量に充電されてい
た電圧が、第２の能動素子がオフされたときに、第１の
能動素子に逆方向に印加されても、ダイオードによって
この逆電圧をバイパスできるので、第１の能動素子が破
損するような不都合な状態を回避することができ、安定
で信頼性の高い動作が可能になるという効果がある。
イッチング素子と同電位の発振回路から電位の異なる他
方のスイッチング素子のドライブ回路へトランス等の絶
縁素子を介さずに信号伝達を行うようにしたインバータ
装置に関するものである。 （背景技術） 第10図は従来のインバータ装置の回路図である。直流
電源Ｖの両端には、一対のスイッチング素子Q1，Q2の直
列回路が接続されている。スイッチング素子Q1，Q2は例
えば電力用のMOSトランジスタにて構成される。各スイ
ッチング素子Q1，Q2はドライブ回路1,2の出力V1，V2に
よりそれぞれオンオフ駆動される。一方のスイッチング
素子Q2の両端には、負荷回路Ｚが接続されている。負荷
回路Ｚとしては、例えばLC共振回路を含む放電灯点灯回
路が接続される。 スイッチング素子Q1の両端に接続された抵抗R1，コン
デンサC1の直列回路は上側ドライブ回路１の電源回路で
あり、直流電源Ｖの両端に接続された抵抗R2，コンデン
サC2の直列回路は下側ドライブ回路２の電源回路であ
る。コンデンサC2にて給電される発振回路３は、高レベ
ルと低レベルとに交番する２つの信号VA，VBを出力して
いる。信号VAはドライブ回路２に入力され、信号VBは信
号伝達回路を介して、ドライブ回路１に入力される。 信号伝達回路は、トランジスタTr1〜Tr4及び抵抗R3，
R4よりなり、トランス等の絶縁素子を用いないで信号伝
達を行っている。信号伝達回路のトランジスタTr1は抵
抗R3，R4を直列に接続されて、コンデンサC1の両端に接
続されている。トランジスタTr1のベース・エミッタ間
には、カレントミラー回路４を構成するようにトランジ
スタTr2が接続されている。トランジスタTr1のベース
は、トランジスタTr4のコレクタに接続されている。ト
ランジスタTr4にはカレントミラー回路５を構成するよ
うにトランジスタTr3が接続されている。カレントミラ
ー回路4,5を構成するトランジスタTr1，Tr2及びTr3，Tr
4としては、通常同じ特性のトランジスタが用いられ、
それらの電流利得hfeが非常に高いとすると、カレント
ミラー回路を構成する一方のトランジスタに流れる電流
は他方のトランジスタに流れる電流と同じになると考え
ることができる。つまり、カレントミラー回路５の出力
電流IBは、予め定められた定電流IB′と同じになり、負
荷回路Ｚの電圧VLが時間的に大きく変化しても、それに
関係なく、一定の電流をトランジスタTr2に流すことが
できる。このとき、トランジスタTr2に流れる電流と同
じ電流がトランジスタTr1にも流れて、抵抗R3，R4に電
流I3（≒IB）が流れ、抵抗R3，R4の接続点に電圧V3が生
じて、ドライブ回路１に高レベル信号が入力される。信
号VBが低レベルのときには、ドライブ回路１に抵レベル
の信号が入力される。 第11図は第10図回路の動作説明図である。時刻t0で信
号VA（第11図（ａ））が高レベルになると、ドライブ回
路２の出力V2（第11図（ｆ））によって、スイッチング
素子Q2がオンする。このとき、信号VBが低レベルである
ので、トランジスタTr3，Tr4よりなるカレントミラー回
路５には電流IBが流れない。このため、カレントミラー
回路４のトランジスタTr1はオフし、電圧V3は低レベル
となって、ドライブ回路１の出力V1によって、スイッチ
ング素子Q1はオフとなる。 次に、時刻t1で信号VAが低レベルになると、ドライブ
回路２の出力V2によって、スイッチング素子Q2はオフと
なる。一方、信号VB（第11図（ｂ））が高レベルとなる
ので、カレントミラー回路５のトランジスタTr3に電流I
B′が流れ、これと同じ電流IB（第11図（ｃ））がトラ
ンジスタTr4に流れる。この電流IBがカレントミラー回
路４のトランジスタTr2に流れて、これと同じ電流がト
ランジスタTr1に流れる。これによって電流I3が流れ、
抵抗R3，R4の直列回路に電圧が印加され、その分圧点の
電圧V3（第11図（ｄ））が高レベルとなって、ドライブ
回路１の出力V1（第11図（ｅ））により、スイッチング
素子Q1がオンする。以下、同様の動作を繰り返し、負荷
回路Ｚには交番する電圧が供給される。 この従来例では、定電流信号IBをカレントミラー回路
4,5を介して伝達しているので、ベースドライブ用のト
ランスや、フォトカプラ等の絶縁素子を用いないで、下
側の発振回路３から、上側の電位の異なるドライブ回路
１へドライブ信号を伝達することができ、IC化に適した
方式と言える。しかしながら、実際の回路では、定電流
信号IBが流れているときには、スイッチング素子Q1がオ
ンしているので、負荷回路Ｚの印加電圧VLは直流電源Ｖ
の電源電圧とほぼ等しくなっており、カレントミラー回
路５のトランジスタTr4のコレクタ電圧V5は、上側の電
源回路におけるコンデンサC1の電源電圧をVC1、カレン
トミラー回路４における電圧降下をV4とすると、V5＝VL
＋VC1＋V4となり、高耐圧を要することになる。このと
き、トランジスタTr4のコレクタ・エミッタ間容量やそ
の他の浮遊容量の和としてのキャパシタンスC3が存在す
るため、キャパシタンスC3に電荷が蓄積される。この状
態で、定電流IBが流れなくなり、スイッチング素子Q2が
オン、スイッチング素子Q1がオフすると、負荷回路Ｚの
電圧VLは急激に減少し、（V5−VC1）の電圧がカレント
ミラー回路４に加わることになる。これは、トランジス
タTr1，Tr2のベース・エミッタ間に対しては逆バイアス
方向となり、ベース・エミッタ間電圧は逆方向に上昇
し、トランジスタTr1，Tr2のベース・エミッタ間の逆耐
圧を越え、ブレークダウン状態でキャパシタンスC3の電
荷放出が行われる。これは、トランジスタTr1，Tr2にと
っては非常に不都合なことであり、素子の電力損失や破
損を招くことになり、さらに、トランジスタTr1，Tr2が
オンするときには、逆バイアス状態からの復帰となるの
で、第11図の時刻t1において動作が不安定となる欠点が
ある。 （発明の目的） 本発明は上述のような点に鑑みてなされたものであ
り、その目的とするところは、信号伝達用の回路素子が
ブレークダウンするような不都合な状態を回避し、安定
で信頼性の高い動作が可能なインバータ装置を提供する
にある。 （発明の開示） 本発明に係るインバータ装置を第１図実施例について
説明すると、直流電源Ｖと、前記直流電流Ｖの両端に接
続される２つのスイッチング素子Q1，Q2の直列回路と、
少なくとも一方の前記スイッチング素子Q2の両端に接続
される負荷回路Ｚと、２つの前記スイッチング素子Q1，
Q2の接続点と前記直流電源Ｖの正極側との間に接続され
るコンデンサC1と、前記コンデンサC1の両端に接続さ
れ、前記直流電源Ｖの正極側に接続される前記スイッチ
ング素子Q1を駆動する第１のドライブ回路１と、前記直
流電源Ｖの負極側に接続され、前記直流電源Ｖの負極側
に接続される前記スイッチング素子Q2を駆動する第２の
ドライブ回路２と、前記コンデンサC1の正極側と前記第
１のドライブ回路１の信号入力端子との間に接続される
第１の能動素子Tr1と、前記第１の能動素子Tr1の制御端
子と前記直流電源Ｖの負極側との間に接続され、前記第
１の能動素子Tr1をオンオフ制御する第２の能動素子Tr4
と、第１及び第２の駆動信号VB，VAを出力し、前記第１
の駆動信号VBを前記第２の能動素子Tr4に出力すること
により、前記第１のドライブ回路１へ第１のドライブ信
号を出力させると共に、前記第２の駆動信号VAを前記第
２のドライブ回路２への第２のドライブ信号とする発振
回路３と、備えるインバータ装置において、前記第１の
能動素子Tr1の制御端子と前記直流電源Ｖの正極側との
間にダイオードD1を逆並列接続することを特徴とするも
のである。 以下、本発明の実施例について説明する。なお、実施
例回路において、従来例回路と同一の機能を有する部分
には同一の符号を付して重複する説明は省略する。 実施例１ 第１図は本発明の一実施例の回路図であり、第２図は
同上の動作説明図である。本実施例にあっては、第10図
従来例回路において、トランジスタTr2と逆並列にダイ
オードD1を接続した点のみが異なる。 以下、本実施例の動作について説明する。 まず、信号VAが低レベルであるときには、ドライブ回
路２を通してスッチング素子Q2がオフしている。このと
き、信号VBは高レベルで、カレントミラー回路5,4に定
電流IBが流れて、トランジスタTr1に流れる電流I3（≒I
B）により抵抗R4の両端に電圧V3が生じて、ドライブ回
路１を通してスイッチング素子Q1がオンしている。スイ
ッチング素子Q1がオン、スイッチング素子Q2がオフであ
ることにより、負荷回路Ｚの電圧VLは直流電源Ｖと同程
度に高レベルとなっている。 この状態におけるトランジスタTr4のコレクタ電圧V5
の値VXは、VX＝V4＋VC1＋VLとなり、従来例の場合と変
わらない。ここで、トランジスタTr2のベース・エミッ
タ間電圧V4は、トランジスタTr2のベース・エミッタ間
の順方向電圧降下分のみとなっている。なお、トランジ
スタTr2に逆並列接続されたダイオードD1は、逆バイア
スされているので遮断状態である。 次に、信号VAが高レベルになると、ドライブ回路２を
通してスイッチング素子Q2がオンになる。このとき、信
号VBは低レベルとなり、カレントミラー回路5,4に定電
流IBが流れなくなる。したがって、トランジスタTr1に
電流I3が流れなくなり、電圧V3が低レベルとなって、ド
ライブ回路１を通してスイッチング素子Q1がオフする。
スイッチング素子Q1がオフして、スイッチング素子Q2が
オンすると、負荷回路Ｚの電圧VLはほぼゼロとなる。 この状態において、トランジスタTr2のベース・エミ
ッタ間には、トランジスタTr4の浮遊容量等よりなるキ
ャパシタンスC3に充電された電圧V5からコンデンサC1の
電圧VC1を減じた電圧（V5−VC1）が逆方向に印加される
ことになるが、第１図の回路では、トランジスタTr2に
逆並列接続されたダイオードD1が順バイアスとなるため
に導通状態となり、前記キャパシタンスC3に蓄積された
電荷はダイオードD1を介して速やかに放出され、電圧V5
は速やかに低い値VYになる。 このときの電荷放出経路は、キャパシタンスC3からダ
イオードD1、コンデンサC1、スイッチング素子Q2を通る
経路となり、トランジスタTr2を通らない。したがっ
て、トランジスタTr2のベース・エミッタ間の逆方向印
加電圧は、ダイオードD1の順方向電圧降下分に止どま
り、ブレークダウン電圧VEBOを越えるようなことはな
い。このため、従来例のように、トランジスタTr2の破
損を招くようなことはない。 実施例２ 第３図は本発明の第２の実施例の回路図である。本実
施例にあっては、信号を送る側はカレントミラー回路５
による定電流回路としているが、信号を受ける側はカレ
ントミラー回路ではなく、単なるスイッチング回路とし
ている。本実施例における動作波形は、第４図に示すよ
うになり、定電流IBが流れている場合には、抵抗R5の両
端に生じる電圧VR5により、トランジスタTr1は完全にオ
ンし、抵抗R3，R4に電流I3を流す。 この実施例では、トランジスタTr1が飽和領域まで完
全にスイッチングされるので、定電流IBがなくなってか
ら、電流I3がゼロになるまでにΔｔの遅延が生じるとい
う特徴がある。しかし、この場合においても、定電流IB
が無くなると、スイッチング素子Q2がオンし、電圧VLが
ゼロとなるので、トランジスタTr1のベース・エミッタ
間には、トランジスタTr4の浮遊容量等によるキャパシ
タンスC3に充電された逆電圧が掛かることになるので、
ダイオードD1をトランジスタTr1のベース・エミッタ間
に逆並列に接続することにより、逆電圧によるトランジ
スタTr1のベース・エミッタ間のブレークダウンを防止
できるものである。 実施例３ 第５図は本発明の第３実施例の回路図である。本実施
例は、発振回路３がドライブ回路１と同じ電位の側に設
けられている。この場合にも、カレントミラー回路4,5
に流れる定電流IBがゼロになって、スイッチング素子Q2
がオンすると、負荷回路Ｚの電圧VLはゼロとなり、キャ
パシタンスC3に蓄積された電荷は、コンデンサC1、スイ
ッチング素子Q2、ダイオードD1を介して放電することに
なる。 なお、第５図回路において、カレントミラー回路４を
構成するトランジスタTr2を、第６図に示すように抵抗R
5で置き換えて、単なるスイッチング回路とした場合に
おいても、実施例２の場合と同様に、トランジスタTr1
のベース・エミッタ間に逆並列にダイオードを接続する
ことにより、キャパシタンスC3の電荷放出経路を作るこ
とができる。 実施例４ 第７図は本発明の第４実施例の回路図である。本実施
例にあっては、２つに分割された直流電源Va,Vbの接続
点と、スイッチング素子Q1，Q2の接続点との間に、負荷
回路Ｚを接続したものであり、発振回路３とドライブ回
路１との間に負荷回路Ｚが介在するために、発振回路３
とドライブ回路１とのグランドレベルも異なっている。
この場合には、下側のドライブ回路２には、カレントミ
ラー回路4,5による信号伝達を行い、上側のドライブ回
路１にはカレントミラー回路6,7による信号伝達を行う
ものである。カレントミラー回路７においては、発振回
路３の出力によりトランジスタTr7に流れる電流と同じ
電流がトランジスタTr8にも流れる。カレントミラー回
路７の出力電流は、ダイオードD3を介して、カレントミ
ラー回路６に流れる。カレントミラー回路６において
は、トランジスタTr6に流れる電流と同じ電流がトラン
ジスタTr5に流れる。トランジスタTr5に流れる電流は、
抵抗R7，R8の直列回路に流れて、抵抗R8に生じる電圧信
号がドライブ回路１に入力される。ドライブ回路１の動
作電源は、抵抗R9とコンデンサC4との直列回路により供
給されている。その他の構成及び動作については、前述
の実施例と同様であるので、重複する説明は省略する。 実施例５ 第８図は本発明の第５実施例の要部回路図である。本
実施例にあっては、発振回路３の出力によりトランジス
タTr4を飽和領域で動作させ、定電流回路の機能を定電
流素子ISによって得るようにしたものである。本実施例
にあっても、定電流が流れている間に、定電流素子ISと
トランジスタTr4との直列回路におけるキャパシタンス
に蓄積された電荷が、定電流が遮断されたときには、ト
ランジスタTr1のベース・エミッタ間を逆バイアスする
ことになるので、トランジスタTr1のベース・エミッタ
間にダイオードD1を逆並列に接続して、前記キャパシタ
ンスの蓄積電荷の放電経路を形成している。 実施例６ 第９図は本発明の第６実施例の回路図である。本実施
例にあっては、第３図回路において、負荷回路Ｚを上側
のスイッチング素子Q1に接続したものである。負荷回路
Ｚは、予熱用のコンデンサC6を非電源側に接続された放
電灯DLを含み、放電灯DLの電源側には共振用のコンデン
サC5が並列接続され、コンデンサC5はインダクタンスL1
を介してスイッチング素子Q1の両端に接続されている。
放電灯DLにおけるスイッチング素子Q1，Q2の接続点に近
い側のフィラメントf1には、整流用のダイオードD4と抵
抗R10を介して、トランジスタTr9が接続されており、ト
ランジスタTr9には、カレントミラー回路８を構成する
ように、トランジスタTr10が接続されている。カレント
ミラー回路８のトランジスタTr10から得られる電流I
Cは、コンデンサC8と抵抗R12の並列回路に入力されてい
る。コンデンサC8の両端電圧は、トランジスタTr11のベ
ース・エミッタ間に印加されている。トランジスタTr11
は、抵抗R11を介して、コンデンサC2の両端に接続され
ている。トランジスタTr11のコレクタ電圧VCは、発振回
路３に入力されている。トランジスタTr11のベース・エ
ミッタ間には、ダイオードD5が逆並列に接続されてい
る。 以下、本実施例の動作について説明する。まず、放電
灯DLのフィラメントf1が接続されている場合には、ダイ
オードD4のアノード電位は低いので、抵抗R10を介して
トランジスタTr9に流れる電流は小さい。したがって、
トランジスタTr10に流れる電流ICも小さく、コンデンサ
C8に得られる電圧は低い。このため、トランジスタTr11
はオフしており、そのコレクタ電圧VCは高くなる。 一方、放電灯DLのフィラメントf1が断線すると、ダイ
オードD4のアノード電位が高くなり、抵抗R10を介して
トランジスタTr9に流れる電流が大きくなるので、トラ
ンジスタTr10に流れる電流ICも大きくなり、コンデンサ
C8に得られる電圧が大きくなる。したがって、トランジ
スタTr11がオンして、そのコレクタ電圧VCは低レベルと
なる。 この電圧VCを入力として、発振回路３において、発振
周波数を変えて、出力を安定させる等の制御を行うよう
にすれば、放電灯DLの片側のフィラメントf1の断線時に
も安定した出力を放電灯DLに供給することができる。 このような場合においても、トランジスタTr11のベー
ス・エミッタ間にダイオードD5を逆並列に接続すること
により、電流ICの通電中に、トランジスタTr10のキャパ
シタンスC7に蓄積された電荷の放出経路を形成すること
ができる。すなわち、本発明の構成は、ドライブ信号の
伝達だけでなく、電位の異なる部分からの検出信号を絶
縁素子を介さずに、発振回路３に伝達する場合にも有効
である。 なお、特に図示しないが、フルブリッジ構成のインバ
ータ回路、つまり、第３及び第４のスイッチング素子の
直列回路を電源と並列に接続し、負荷回路を第１及び第
２のスイッチング素子の接続点と第３及び第４のスイッ
チング素子の接続点との間に接続し、互いに対角方向の
スイッチング素子を同時にオンオフし、負荷回路に交番
する電流を供給するようにしたインバータ回路や、一石
式のインバータ回路においても、電位の異なる部分に信
号伝達を行う場合に本発明の構成は有効である。 （発明の効果） 本発明は上述のように構成したので、第２の能動素子
に電流が流れている間に、その浮遊容量に充電されてい
た電圧が、第２の能動素子がオフされたときに、第１の
能動素子に逆方向に印加されても、ダイオードによって
この逆電圧をバイパスできるので、第１の能動素子が破
損するような不都合な状態を回避することができ、安定
で信頼性の高い動作が可能になるという効果がある。
【図面の簡単な説明】
第１図は本発明の第１実施例の回路図、第２図は同上の
動作説明図、第３図は本発明の第２実施例の回路図、第
４図は同上の動作説明図、第５図は本発明の第３実施例
の回路図、第６図は同上の変形例の要部回路図、第７図
は本発明の第４実施例の回路図、第８図は本発明の第５
実施例の要部回路図、第９図は本発明の第６実施例の回
路図、第10図は従来例の回路図、第11図は同上の動作説
明図である。 1,2はドライブ回路、３は発振回路、4,5はカレントミラ
ー回路、D1はダイオード、Q1，Q2はスイッチング素子、
Ｖは直流電源である。
動作説明図、第３図は本発明の第２実施例の回路図、第
４図は同上の動作説明図、第５図は本発明の第３実施例
の回路図、第６図は同上の変形例の要部回路図、第７図
は本発明の第４実施例の回路図、第８図は本発明の第５
実施例の要部回路図、第９図は本発明の第６実施例の回
路図、第10図は従来例の回路図、第11図は同上の動作説
明図である。 1,2はドライブ回路、３は発振回路、4,5はカレントミラ
ー回路、D1はダイオード、Q1，Q2はスイッチング素子、
Ｖは直流電源である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山田 晃司
門真市大字門真1048番地 松下電工株式
会社内
(72)発明者 松川 一行
門真市大字門真1048番地 松下電工株式
会社内
(72)発明者 安宅 薫
門真市大字門真1048番地 松下電工株式
会社内
(56)参考文献 特開 昭57−160372（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．直流電源と、 前記直流電源の両端に接続される２つのスイッチング素
子の直列回路と、 少なくとも一方の前記スイッチング素子の両端に接続さ
れる負荷回路と、 ２つの前記スイッチング素子の接続点と前記直流電源の
正極側との間に接続されるコンデンサと、 前記コンデンサの両端に接続され、前記直流電源の正極
側に接続される前記スイッチング素子を駆動する第１の
ドライブ回路と、 前記直流電源の負極側に接続され、前記直流電源の負極
側に接続される前記スイッチング素子を駆動する第２の
ドライブ回路と、 前記コンデンサの正極側と前記第１のドライブ回路の信
号入力端子との間に接続される第１の能動素子と、 前記第１の能動素子の制御端子と前記直流電源の負極側
との間に接続され、前記第１の能動素子をオンオフ制御
する第２の能動素子と、 第１及び第２の駆動信号を出力し、前記第１の駆動信号
を前記第２の能動素子に出力することにより、前記第１
のドライブ回路へ第１のドライブ信号を出力させると共
に、前記第２の駆動信号を前記第２のドライブ回路への
第２のドライブ信号とする発振回路と、 備えるインバータ装置において、 前記第１の能動素子の制御端子と前記直流電源の正極側
との間にダイオードを逆並列接続することを特徴とする
インバータ装置。 ２．直流電源と、 前記直流電源の両端に接続される２つのスイッチング素
子の直列回路と、 少なくとも一方の前記スイッチング素子の両端に接続さ
れる負荷回路と、 ２つの前記スイッチング素子の接続点と前記直流電源の
正極側との間に接続されるコンデンサと、 前記コンデンサの両端に接続され、前記直流電源の正極
側に接続される前記スイッチング素子を駆動する第１の
ドライブ回路と、 前記直流電源の負極側に接続され、前記直流電源の負極
側に接続される前記スイッチング素子を駆動する第２の
ドライブ回路と、 前記直流電源の負極側と前記第２のドライブ回路の信号
入力端子との間に接続される第１の能動素子と、 前記第１の能動素子の制御端子と前記コンデンサの正極
側との間に接続され、前記第１の能動素子をオンオフ制
御する第２の能動素子と、 第１及び第２の駆動信号を出力し、前記第１の駆動信号
を前記第１のドライブ回路への第１のドライブ信号とす
ると共に、前記第２の駆動信号を前記第２の能動素子に
出力することにより、前記第２のドライブ回路へ第２の
ドライブ信号を出力させる発振回路と、 を備えるインバータ装置において、 前記第１の能動素子の制御端子と前記直流電源の負極側
との間にダイオードを逆並列接続することを特徴とする
インバータ装置。 ３．直流電源と、 前記直流電源の負極側に接続される負荷回路と、 前記負荷回路を介して前記直流電源の両端に接続される
コンデンサと、 前記コンデンサの両端に接続されるスイッチング素子
と、 前記コンデンサの両端に接続され、前記スイッチング素
子を駆動するドライブ回路と、 前記コンデンサの正極側と前記ドライブ回路の信号入力
端子との間に接続される第１の能動素子と、 前記第１の能動素子の制御端子と前記直流電源の負極側
との間に接続され、前記第１の能動素子をオンオフ制御
する第２の能動素子と、 前記第２の能動素子に駆動信号を出力することにより、
前記ドライブ回路へドライブ信号を出力させる発振回路
と、 を備えるインバータ装置において、 前記第１の能動素子の制御端子と前記直流電源の正極側
との間にダイオードを逆並列接続することを特徴とする
インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006490A JP2688411B2 (ja) | 1987-01-14 | 1987-01-14 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006490A JP2688411B2 (ja) | 1987-01-14 | 1987-01-14 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63174569A JPS63174569A (ja) | 1988-07-19 |
| JP2688411B2 true JP2688411B2 (ja) | 1997-12-10 |
Family
ID=11639913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62006490A Expired - Lifetime JP2688411B2 (ja) | 1987-01-14 | 1987-01-14 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2688411B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9071130B2 (en) | 2010-06-28 | 2015-06-30 | Toshiba Lighting & Technology Corporation | Switching power supply device, switching power supply circuit, and electrical equipment |
| JP5751483B2 (ja) * | 2010-06-28 | 2015-07-22 | 東芝ライテック株式会社 | スイッチング電源用装置、スイッチング電源回路および電気機器 |
-
1987
- 1987-01-14 JP JP62006490A patent/JP2688411B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63174569A (ja) | 1988-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3604148B2 (ja) | ブートストラップダイオードエミュレータを用いるブリッジ回路用ドライバ回路 | |
| US4992702A (en) | Inverter capable of controlling operating frequency | |
| US20040207335A1 (en) | Continuous mode voltage fed inverter | |
| US4695770A (en) | Circuit for switching current in an inductive load | |
| US6016259A (en) | Power supply circuit | |
| JP2688411B2 (ja) | インバータ装置 | |
| JPH0715949A (ja) | 電力変換装置のゲート駆動回路 | |
| US6756746B2 (en) | Method of delaying and sequencing the starting of inverters that ballast lamps | |
| US6057648A (en) | Gas discharge lamp ballast with piezoelectric transformer | |
| JP2870945B2 (ja) | 誘導加熱調理器 | |
| JP2731526B2 (ja) | インバータ装置 | |
| JPH11220877A (ja) | スイッチング電源装置 | |
| JPH0713435Y2 (ja) | インバータ装置 | |
| JP3285161B2 (ja) | インバータ装置 | |
| JP2774112B2 (ja) | インバータ装置 | |
| JP2780314B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| JPH07108099B2 (ja) | インバ−タ装置 | |
| JPH1014236A (ja) | 自励式スイッチング電源装置 | |
| JP2634807B2 (ja) | インバータ装置 | |
| JPH01319296A (ja) | 駆動回路 | |
| JP2740174B2 (ja) | インバータ装置 | |
| JP2868271B2 (ja) | インバータ装置 | |
| JP3406585B2 (ja) | 自励式スイッチング電源装置 | |
| JPS63150896A (ja) | 螢光管駆動回路 | |
| US20100033104A1 (en) | Circuit configuration for starting and operating at least one discharge lamp |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |