JP2731526B2 - インバータ装置 - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明は、一対のスイッチング素子を有し、一方のス
イッチング素子と同電位の発振回路から電位の異なる他
方のスイッチング素子へトランス等の絶縁素子を介さず
に信号伝達を行うようにしたインバータ装置に関するも
のである。 （背景技術） 第７図は従来のインバータ装置の回路図であり、第８
図はその動作波形図である。直流電源Ｖの両端には、ス
イッチング素子SW₁，SW₂の直列回路が接続されている。
スイッチング素子SW₁，SW₂は例えば電力用のMOSトラン
ジスタやダイオードを逆並列接続された電力用のバイポ
ーラトランジスタにて構成される。各スイッチング素子
SW₁，SW₂は、ドライバ回路1,2の出力信号V₁，V₂により
それぞれオン・オフ駆動される。一方のスイッチング素
子SW₂の両端には、インダクタンスL₀を介して、負荷Ｚ
とコンデンサC₀との並列回路が接続されている。負荷Ｚ
としては、例えば放電灯が用いられる。負荷Ｚが放電灯
であるときに、インダクタンスL₀、コンデンサC₀の共振
回路を用いるのは、放射ノイズ等の関係から負荷電流の
波形を正弦波状にするためである。各スイッチング素子
SW₁，SW₂の電流I₁，I₂は、第８図（ｍ），（ｌ）に示す
ように、負方向から始まり、正方向で遮断している。こ
れは、インダクタンスL₀、コンデンサC₀による共振回路
の共振周波数よりも、スイッチング素子SW₁，SW₂のドラ
イブ周波数を高く設定しているためである。このように
設定すると、例えばスイッチング素子SW₁がオフしたと
きに、負荷回路による共振電流は、スイッチング素子SW
₂をまず負方向に流れることになり、続いてスイッチン
グ素子SW₂の正方向に流れる。スイッチング素子SW₂がオ
フする時にも同様に、負荷回路による共振電流はスイッ
チング素子SW₁をまず負方向に流れ、続いてスイッチン
グ素子SW₁の正方向に流れる。このとき、各スイッチン
グ素子SW₁，SW₂の素子電圧V₅，V₃は、夫々がオフする時
に高電圧へ移行する。 直流電源Ｖの両端に接続された抵抗R₁，コンデンサC₁
の直列回路は発振回路５及びドライバ回路２を含む下側
回路の電源回路であり、スイッチング素子SW₁の両端に
接続された抵抗R₂，コンデンサC₂の直列回路はドライバ
回路１を含む上側回路の電源回路である。コンデンサ
C₃，C₄はスイッチング素子SW₁，SW₂の容量成分である。 コンデンサC₁にて給電される発振回路５は、２つのド
ライブ信号V_A，V_Bを出力している。ドライブ信号V_Aはド
ライバ回路２に入力され、ドライブ信号V_Bは信号伝達回
路を介して、ドライバ回路１に入力される。信号伝達回
路は、トランジスタTr₁，Tr₂，Tr₃，Tr₄、ダイオード
D₁、抵抗R₃よりなり、トランス等の絶縁素子を用いない
で信号伝達を行っている。トランジスタTr₁，Tr₂はカレ
ントミラー回路３を構成し、トランジスタTr₃，Tr₄はカ
レントミラー回路４を構成している。発振回路５から出
力されるドライブ信号V_Bは、カレントミラー回路３の一
方のトランジスタTr₁に入力され、カレントミラー回路
３の他方のトランジスタTr₂の出力は、カレントミラー
回路４の一方のトランジスタTr₃に入力されている。カ
レントミラー回路４の他方のトランジスタTr₄は抵抗R₃
を直列に接続されて、コンデンサC₂の両端に接続されて
いる。各トランジスタTr₁〜Tr₄の電流増幅率hfeが十分
に大きいものとすると、ドライブ信号V_Bによってトラン
ジスタTr₁に流れる入力電流I_B′とほぼ同じ電流が信号
伝達電流I_BとしてトランジスタTr₂，Tr₃に流れ、また、
トランジスタTr₃に流れる信号伝達電流I_Bとほぼ同じ電
流がトランジスタTr₄に出力電流I₄となって流れる。ド
ライブ信号V_Bが高レベルのときには、トランジスタT
r₁，Tr₂が導通して、信号伝達電流I_Bが流れ、トランジ
スタTr₃，Tr₄も導通する。トランジスタTr₄が導通する
と、抵抗R₃に出力電流I₄が流れ、抵抗R₃の両端に電圧降
下が生じて、ドライバ回路１の入力信号V₄が高レベルと
なる。ドライブ信号V_Bが低レベルのときには、ドライバ
回路１の入力信号V₄は低レベルとなる。なお、各カレン
トミラー回路3,4のトランジスタTr₁〜Tr₄は高速動作を
行うために、不飽和領域で動作している。 ダイオードD₁はトランジスタTr₂がオフしたときに、
トランジスタTr₂のコレクタ・エミッタ間の浮遊容量成
分Csに充電された蓄積電荷を放出するバイパス経路を形
成して、トランジスタTr₃のベース・エミッタ間逆電圧
を低減するために設けられている。 この従来例では、トランスや、フォトカプラ等の絶縁
素子を用いないで、発振回路５とは異電位側のドライバ
回路１に、ドライブ信号V_Bに同期した入力信号V₄を伝達
することができ、制御回路のIC化に適した構成となって
いる。しかしながら、この従来例にあっては、ドライブ
信号V_Bが低レベルであるときに、素子電圧V₃が上昇する
と、コンデンサC₂及びカレントミラー回路４における一
方のトランジスタTr₃を介して、トランジスタTr₂の容量
成分Csへの充電電流が流れて、これが信号伝達電流I_Bの
ような作用をなし、誤動作を生じることがあった。 以下、第８図を参照しながら、この動作について説明
する。まず、時刻t₀でドライブ信号V_B（第８図（ｂ））
が低レベルになると、カレントミラー回路3,4の電流
I_B′，I_B，I₄（同図（ｃ），（ｄ），（ｅ））が流れな
くなり、ドライバ回路１の入力信号V₄（同図（ｆ））が
低レベル、ドライバ回路１の出力信号V₁（同図（ｈ））
が低レベルとなり、スイッチング素子SW₁はオフする。
このとき、素子電圧V₃，V₅、電流I₂，I₁（同図（ｉ），
（ｊ），（ｌ），（ｍ））はスイッチング素子SW₁，SW₂
の容量成分C₃，C₄によって傾斜的に変化し、その電流は
時刻t₁以降は負荷回路の共振作用によって負方向の電流
I₂（同図（ｌ））となって流れ、時刻t₂以降は、ドライ
ブ信号V_A（同図（ａ））が高レベルとなることによりス
イッチング素子SW₂がオンして、やがて正方向に流れ
る。素子電圧V₃の低下に伴い、カレントミラー回路３の
トランジスタTr₂の浮遊容量Csの充電電圧V₆（同図
（ｋ））も同期して低下し、この容量成分Csからの電荷
の放電は、ダイオードD₁及びコンデンサC₂を介して行わ
れる。時刻t₃において、ドライブ信号V_Aが低レベルとな
ると、ドライバ回路２の出力信号V₂（同図（ｇ））が低
レベルとなり、スイッチング素子SW₂がオフし、負荷回
路の共振作用によって素子電圧V₃は上昇して行く。この
とき、容量成分Csがカレントミラー回路４を通じて充電
され、その充電電圧V₆も上昇していく。ここで、カレン
トミラー回路４から容量成分Csへの充電電流は、ドライ
ブ信号V_Bによる信号伝達電流I_Bと同じ経路に流れること
になるので、出力電流I₄が流れて、ドライバ回路１への
入力信号V₄のレベルが上昇し、時刻t₄でドライバ回路１
の出力信号V₁が高レベルとなる。故にスイッチング素子
SW₁はオンとなるが、この時点では素子電圧V₃，V₅は変
化している途中であるため、容量成分C₃，C₄の急速な充
放電が行われる。この電流は波高値の高いもので、スイ
ッチング損失となり、時にはスイッチング素子SW₁，SW₂
の破壊や雑音の発生原因となったりする。時刻t₅以降は
ドライブ信号V_Bが高レベルとなるので、スイッチング素
子SW₁はオンし続け、電流I₁（第８図（ｍ））が正方向
に流れる。時刻t₆でドライブ信号V_Bが低レベルとなり、
再びスイッチング素子SW₁がオフして、以下、この繰り
返しで負荷回路に高周波電力を供給するものである。 以上の説明から分かるように、この従来例にあって
は、ドライブ信号V_Bが低レベルであっても、素子電圧V₃
の上昇によって容量成分Csへの充電電流が流れて、これ
が恰も信号伝達電流I_Bのように作用するために、スイッ
チング素子SW₁がオンしてしまうという問題があり、信
頼性の改善が望まれていた。 （発明の目的） 本発明は上述のような点に鑑みてなされたものであ
り、その目的とするところは、信号伝達回路の容量成分
への充電電流が恰も信号伝達電流のように作用すること
を防止して、信頼性を向上せしめたインバータ装置を提
供することにある。 （発明の開示） 本発明に係るインバータ装置の構成を、第１図実施例
について説明すると、直流電源Ｖと、直流電源Ｖの両端
に接続された第１及び第２のスイッチング素子SW₁，SW₂
の直列回路と、負極側が前記第１及び第２のスイッチン
グ素子SW₁，SW₂の接続点に接続された第１の平滑コンデ
ンサC₂と、前記第１の平滑コンデンサC₂の両端に接続さ
れ、前記直流電源Ｖの正極側に接続される前記第１のス
イッチング素子SW₁をオンオフする第１のドライバ回路
１と、負極側が前記第２のスイッチング素子SW₂と同電
位に接続された第２の平滑コンデンサC₁と、前記第２の
平滑コンデンサC₁の両端に接続され、前記第１のスイッ
チング素子SW₁と同時にオンしないように前記第２のス
イッチング素子SW₂をオンオフする第２のドライバ回路
２と、前記第２の平滑コンデンサC₁の両端に接続され、
前記第１及び前記第２のドライバ回路1,2にドライブ信
号を出力する発振回路５と、前記第１あるいは第２のス
イッチング素子SW₁，SW₂の少なくとも一方の両端に接続
され共振回路を含んでなる負荷回路と、前記発振回路５
から前記第１のドライバ回路１の信号入力端子にドライ
ブ信号を伝達する信号伝達回路とを備え、 前記信号伝達回路は、前記発振回路５の出力を受けて
オンオフされる第３のスイッチング素子（Tr₂）と、前
記第３のスイッチング素子の出力信号を受けて連動動作
し、前記第１の平滑コンデンサC₂の正極側及び前記第１
のドライバ回路１の信号入力端子間に介挿される第４の
スイッチング素子（Tr₄）とを備えてなるインバータ装
置において、 前記第３のスイッチング素子のオフ時、且つ、前記共
振回路と前記第１の平滑コンデンサC₂と前記信号伝達回
路とを含んでなる閉回路中に電流が流れている時は、前
記第１のスイッチング素子SW₁をオンさせる信号の伝達
を禁止するゲート回路（ANDゲートG₁）を設けたことを
特徴とするものである。 本発明にあっては、このように、前記第３のスイッチ
ング素子のオフ時、且つ、前記共振回路と前記第１の平
滑コンデンサC₂と前記信号伝達回路とを含んでなる閉回
路中に電流が流れている時は、第１のスイッチング素子
SW₁をオンさせる信号V₄の伝達を禁止するようにしたの
で、容量成分Csへの充電電流によって第１のスイッチン
グ素子SW₁が間違ってオンするような不都合を防止でき
るものである。 以下、本発明の実施例について説明する。なお、実施
例回路において、従来例回路と同一の機能を有する部分
には同一の符号を付して重複する説明は省略する。 実施例１ 第１図は本発明の一実施例の回路図であり、第２図は
その動作波形図である。本実施例にあっては、第７図従
来例において、ドライバ回路１への入力信号V₄をANDゲ
ートG₁の一方の入力とし、ANDゲートG₁の出力をドライ
バ回路１の入力信号V₉としたものである。ANDゲートG₁
の他方の入力には、素子電圧V₃が上昇して安定したとき
に高レベルとなるゲート信号V₈が入力されている。この
ゲート信号V₈を作成するために、抵抗R₄，R₅，R₆及びト
ランジスタTr₅を設けている。抵抗R₄，R₅の直列回路
は、スイッチング素子SW₁の両端に接続されている。抵
抗R₅の両端には、直流電源Ｖの電圧Ｖから素子電圧V₃を
差し引いた電圧（Ｖ−V₃）を分圧した電圧信号V₇が得ら
れる。抵抗R₆とトランジスタTr₅の直列回路は上側回路
の電源となるコンデンサC₂の両端に並列接続されてい
る。トランジスタTr₅のベースは抵抗R₄，R₅の接続点に
接続されている。前記ゲート信号V₈はトランジスタTr₅
のコレクタ電位として得られるものである。素子電圧V₃
が上昇して安定すると、電圧（Ｖ−V₃）を分圧した電圧
信号V₇は低レベルとなり、トランジスタTr₅がオフとな
り、ゲート信号V₈は高レベルとなる。素子電圧V₃が上昇
している途中の状態では、電圧（Ｖ−V₃）を分圧した電
圧信号V₇は低レベルではないので、トランジスタTr₅が
オンとなり、ゲート信号V₈は低レベルとなる。したがっ
て、素子電圧V₃が上昇している途中の状態では、たと
え、入力信号V₄が高レベルとなっても、ドライバ回路１
の入力信号V₉が高レベルとなることはないものである。 以下、第２図を参照しながら上記の動作について詳説
する。時刻t₀において、ドライブ信号V_B（第２図
（ｂ））が低レベルになると、電流I_B′，I_B（同図
（ｃ），（ｄ））が流れなくなり、ANDゲートG₁の入力
信号V₄（同図（ｅ））が低レベルとなり、ドライバ回路
１の入力信号V₉（同図（ｈ））及びその出力信号V₁（同
図（ｊ））が低レベルとなって、スイッチング素子SW₁
がオフする。このとき、負荷回路に流れていた電流は、
容量成分C₃を充電、容量成分C₄を放電し、やがてスイッ
チング素子SW₂の負方向に流れて、スイッチング素子SW₂
の素子電圧V₃（同図（ｋ））は傾斜的に減少する。素子
電圧V₃が減少することにより、電圧（Ｖ−V₃）が上昇
し、電圧信号V₇（同図（ｆ））は低レベルではなくなる
ので、トランジスタTr₅がオンして、ゲート信号V₈（同
図（ｇ））は低レベルとなる。時刻t₁でドライブ信号V_A
（同図（ａ））が高レベルになると、スイッチング素子
SW₂がオンして、電流I₂（同図（ｎ））が正方向に流れ
る。やがて、時刻t₂になると、ドライブ信号V_Aは低レベ
ルとなり、ドライバ回路２の出力信号V₂（同図（ｉ））
が低レベルとなって、スイッチング素子SW₂はオフとな
る。このとき、負荷回路を流れていた電流は共振作用に
より流れ続けようとし、容量成分C₄を充電、容量成分C₃
を放電し、時刻t₃でスイッチング素子SW₁を負方向に流
れるまで、素子電圧V₃が上昇して行く。これに同期し
て、容量成分Csの充電電圧V₆（同図（ｌ））も上昇して
行く。容量成分Csの充電電圧V₆の上昇に伴う充電電流に
より、ドライブ信号V_Bが低レベルであるにも拘わらず、
電流I_Bが流れて、ANDゲートG₁の入力信号V₄（同図
（ｅ））のレベルが上昇し、時刻t₄までに、入力信号V₄
が高レベルとなるが、充電電圧V₆の上昇中においては、
電圧信号V₇は低レベルではなく、トランジスタTr₅がオ
ンしており、ゲート信号V₈は低レベルであるので、入力
信号V₄はANDゲートG₁を通過せず、ドライバ回路１の入
力信号V₉は高レベルにはならない。したがって、ドライ
バ回路１の出力信号V₁が高レベルになることもなく、ス
イッチング素子SW₁が正方向にオンすることはない。時
刻t₄でドライブ信号V_Bが高レベルとなり、電流I_B′に応
じた電流I_Bが流れ、且つ、素子電圧V₃が上昇を完了して
電圧信号V₇が低レベルになると、トランジスタTr₅がオ
フしてゲート信号V₈が高レベルとなり、入力信号V₄がAN
DゲートG₁を通過して、ドライバ回路１の入力信号V₉が
高レベルとなる。このため、ドライバ回路１の出力信号
V₁が高レベルとなって、スイッチング素子SW₁がオンし
て、電流I₁（同図（ｍ））が正方向に流れる。次に、時
刻t₅でドライブ信号V_Bが低レベルとなってスイッチング
素子SW₁が再びオフし、この繰り返しによって、負荷Ｚ
に電力が供給されるものである。 以上のように、本実施例にあっては、容量成分Csの充
電電圧V₆と同期する素子電圧V₃が上昇を完了していない
ときには、ゲート信号V₈を低レベルとして、ドライバ回
路１への入力信号V₉を低レベルに保持するようにしたの
で、従来例のように、素子電圧V₃の上昇途中でドライバ
回路１の出力信号V₁が高レベルとなるような不都合は防
止できるものである。 実施例２ 第３図は本発明の第２実施例の回路図であり、第４図
はその動作波形図である。本実施例にあっては、カレン
トミラー回路3,4を含む信号伝達回路と等価なダミーの
信号伝達回路を設けて、このダミーの信号伝達回路に電
流Icが流れているときには、ANDゲートG₁の信号通過を
禁止するようにしたものである。 ダミーの信号伝達回路は、トランジスタTr₆，Tr₇，Tr
₈、ダイオードD₂、及び抵抗R₇よりなり、これらは、そ
れぞれトランジスタTr₃，Tr₄，Tr₂、ダイオードD₁、及
び抵抗R₃と同一の特性の素子を使用し、且つ、同一の接
続関係で接続してある。ただし、トランジスタTr₈のベ
ース・エミッタ間はショートさせてある。抵抗R₇の両端
に生じる電圧信号V₇と、抵抗R₃の両端に生じる電圧信号
V₄は、NANDゲートG₂に入力されている。NANDゲートG₂の
出力は、ゲート信号V₈として、ANDゲートG₁の片側の入
力とされている。 この回路にあっては、トランジスタTr₈は、トランジ
スタTr₂の容量成分Csとほぼ同じ容量成分Cs′を持つこ
とになる。故に、素子電圧V₃の上昇時には、容量成分Cs
及びCs′への充電電流による不必要な出力は、電圧信号
V₄とV₇に共通に現れることになり、このとき、NANDゲー
トG₂から出力されるゲート信号V₈は低レベルとなる。ま
た、ドライブ信号V_Bが高レベルとなって、電流I_B′，I_B
が流れたときに生じる正規の出力は、電圧信号V₄にのみ
現れ、電圧信号V₇には現れない。このとき、NANDゲート
G₂から出力されるゲート信号V₈は高レベルとなる。 以下、第４図を参照しながら、上記の動作について詳
説する。時刻t₀において、ドライブ信号V_B（第４図
（ｂ））が低レベルとなると、電流I_B′，I_B（同図
（ｃ），（ｄ））が流れなくなり、電圧信号V₄（同図
（ｆ））は低レベルとなり、ドライバ回路１の入力信号
V₉（同図（ｉ））及び出力信号V₁（同図（ｋ））は低レ
ベルとなり、スイッチング素子SW₁はオフする。このと
き、素子電圧V₃（同図（ｌ））はスイッチング素子S
W₁，SW₂の容量成分C₃，C₄によって傾斜的に減少して行
く。負荷回路に流れていた電流は共振作用により流れ続
けようとし、やがてスイッチング素子SW₂を負方向に流
れる。また、容量成分Cs及びCs′の電荷は、ダイオード
D₁及びD₂を通じ、コンデンサC₂を介して放出される。時
刻t₁でドライブ信号V_A（同図（ａ））が高レベルとな
り、出力信号V₂（同図（ｊ））が高レベルとなって、ス
イッチング素子SW₂がオンして、やがて電流I₂（同図
（ｎ））が正方向に流れる。時刻t₂になると、ドライブ
信号V_Aが低レベルとなり、スイッチング素子SW₂はオフ
し、負荷回路に流れていた電流は共振作用により流れ続
けようとし、スイッチング素子SW₁を負方向に流れるこ
とになる。素子電圧V₃は、先程とは逆に傾斜的に増加し
て行き、容量成分Cs,Cs′の各充電電圧V₆，V₁₀（同図
（ｍ））もそれぞれ上昇して行く。このとき、電流I_B，
I_C（同図（ｄ），（ｅ））により、カレントミラー回路
4,6のトランジスタTr₄，Tr₇に電流が流れ、時刻t₃にて
電圧信号V₄，V₇（同図（ｆ），（ｇ））が共に高レベル
となる。これにより、ゲート信号V₈（同図（ｈ））は低
レベルとなるため、電圧信号V₄（同図（ｆ））が高レベ
ルであるにも拘わらず、ドライバ回路１の入力信号V
₉（同図（ｉ））は低レベルに保持され、スイッチング
素子SW₁はオンしない。 時刻t₄で容量成分Cs,Cs′は充電完了となり、電流I_C
が流れなくなり、電圧信号V₇は低レベルとなる。したが
って、ゲート信号V₈は高レベルとなる。一方、ドライブ
信号V_Bが高レベルとなり、電流I_B′に基づく電流I_Bが流
れることにより、電圧信号V₄は高レベルを維持し続け
る。この電圧信号V₄はANDゲートG₁を通過して、ドライ
バ回路１の入力信号V₉となり、ドライバ回路１の電圧信
号V₁が高レベルとなることにより、スイッチング素子SW
₁がオンとなり、やがて電流I₁（同図（ｏ））が正方向
に流れる。その後、時刻t₅でドライブ信号V_Bが再び低レ
ベルとなり、以下、この繰り返しにより負荷Ｚに高周波
電力を供給するものである。 このように、本実施例にあっては、実際の信号伝達回
路と等価なダミーの信号伝達回路を設けて、容量成分Cs
への充電電流が流れている期間中は、スイッチング素子
SW₁がオンされないようにしたので、信頼性を高くする
ことができるものである。 実施例３ 第５図は本発明の第３実施例の要部回路図である。本
実施例にあっては、第３図の回路におけるトランジスタ
Tr₈を、トランジスタTr₂の容量成分Csとほぼ同じ容量の
コンデンサC₈に置き換えたものであり、その他の回路構
成及び動作については、第３図の回路と同様である。こ
の場合にも、素子電圧V₃の上昇による容量成分Csへの充
電電流を、コンデンサC₈への充電電流として検出するこ
とができ、同様の効果が期待できるものである。 実施例４ 第６図は本発明の第４実施例の要部回路図である。本
実施例にあっては、信号伝達回路として、不飽和領域で
動作するカレントミラー回路3,4の代わりに、飽和領域
で動作するスイッチング回路を用いている。この信号伝
達回路にあっては、トランジスタTr₄は抵抗R₃を直列に
接続されて、コンデンサC₂（図示せず）の両端に接続さ
れている。トランジスタTr₄のベース・エミッタ間に
は、抵抗R₉が接続されている。トランジスタTr₄のベー
スは、トランジスタTr₂のコレクタに接続されている。
ドライブ信号V_Bが高レベルのときには、抵抗R₈を介して
トランジスタTr₂にベース電流が流れて、トランジスタT
r₂がオンする。このとき、抵抗R₉を介して電流が流れ、
抵抗R₉に生じる電圧により、トランジスタTr₄がオン
し、抵抗R₃に電流が流れ、抵抗R₃に信号V₄が生じて、信
号伝達が行われる。ドライブ信号V_Bが低レベルのときに
は、信号V₄も低レベルとなる。このような信号伝達回路
においても、トランジスタTr₂がオフしている状態にお
いて、そのコレクタ・エミッタ間の容量成分Csへの充電
電流により、信号V₄が高レベルとなることがあるので、
本発明を適用する意義がある。そこで、本実施例にあっ
ては、トランジスタTr₇，Tr₈、ダイオードD₂、及び抵抗
R₁₀よりなるダミー信号伝達回路を設けている。これら
は、それぞれトランジスタTr₄，Tr₂、ダイオードD₁、及
び抵抗R₉と同一の特性の素子を使用し、且つ、同一の接
続関係で接続してある。ただし、トランジスタTr₈のベ
ース・エミッタ間はショートさせてある。本実施例の動
作は第３図回路と同様である。 なお、フルブリッジ構成のインバータ装置、つまり、
第３及び第４のスイッチング素子の直列回路を直流電源
Ｖと並列に接続し、負荷回路を第１及び第２のスイッチ
ング素子の接続点と第３及び第４のスイッチング素子の
接続点との間に接続し、互いに対角方向のスイッチング
素子を同時にオン・オフし、負荷回路に交番する電流を
供給するようにしたインバータ装置においても、本発明
を適用することができる。 （発明の効果） 本発明は上述のように、直流電源と、直流電源の両端
に接続された第１及び第２のスイッチング素子の直列回
路と、負極側が前記第１及び第２のスイッチング素子の
接続点に接続された第１の平滑コンデンサと、前記第１
の平滑コンデンサの両端に接続され、前記直流電源の正
極側に接続される前記第１のスイッチング素子をオンオ
フする第１のドライバ回路と、負極側が前記第２のスイ
ッチング素子と同電位に接続された第２の平滑コンデン
サと、前記第２の平滑コンデンサの両端に接続され、前
記第１のスイッチング素子と同時にオンしないように前
記第２のスイッチング素子をオンオフする第２のドライ
バ回路と、前記第２の平滑コンデンサの両端に接続さ
れ、前記第１及び前記第２のドライバ回路にドライブ信
号を出力する発振回路と、前記第１あるいは第２のスイ
ッチング素子の少なくとも一方の両端に接続され共振回
路を含んでなる負荷回路と、前記発振回路から前記第１
のドライバ回路の信号入力端子にドライブ信号を伝達す
る信号伝達回路とを備え、 前記信号伝達回路は、前記発振回路の出力を受けてオ
ンオフされる第３のスイッチング素子と、前記第３のス
イッチング素子の出力信号を受けて連動動作し、前記第
１の平滑コンデンサの正極側及び前記第１のドライバ回
路の信号入力端子間に介挿される第４のスイッチング素
子とを備えてなるインバータ装置において、 前記第３のスイッチング素子のオフ時、且つ、前記共
振回路と前記第１の平滑コンデンサと前記信号伝達回路
とを含んでなる閉回路中に電流が流れている間は、第１
のスイッチング素子をオンさせる信号の伝達を禁止する
ゲート回路を設けたので、信号伝達回路の容量成分に流
れる充電電流により第１のスイッチング素子が間違って
オンするような不都合を防止でき、信頼性の向上を図れ
るという効果がある。

【図面の簡単な説明】 第１図は本発明の一実施例の回路図、第２図は同上の動
作波形図、第３図は本発明の第２実施例の回路図、第４
図は同上の動作波形図、第５図は本発明の第３実施例の
要部回路図、第６図は本発明の第４実施例の要部回路
図、第７図は従来例の回路図、第８図は同上の動作波形
図である。 Ｖは直流電源、SW₁，SW₂はスイッチング素子、3,4はカ
レントミラー回路、５は発振回路、V_A，V_Bはドライブ信
号、Cs,Cs′は容量成分、G₁はANDゲートである。

Claims (1)

1. (57)【特許請求の範囲】 １．直流電源と、 直流電源の両端に接続された第１及び第２のスイッチン
   グ素子の直列回路と、 負極側が前記第１及び第２のスイッチング素子の接続点
   に接続された第１の平滑コンデンサと、 前記第１の平滑コンデンサの両端に接続され、前記直流
   電源の正極側に接続される前記第１のスイッチング素子
   をオンオフする第１のドライバ回路と、 負極側が前記第２のスイッチング素子と同電位に接続さ
   れた第２の平滑コンデンサと、 前記第２の平滑コンデンサの両端に接続され、前記第１
   のスイッチング素子と同時にオンしないように前記第２
   のスイッチング素子をオンオフする第２のドライバ回路
   と、 前記第２の平滑コンデンサの両端に接続され、前記第１
   及び前記第２のドライバ回路にドライブ信号を出力する
   発振回路と、 前記第１あるいは第２のスイッチング素子の少なくとも
   一方の両端に接続され共振回路を含んでなる負荷回路
   と、 前記発振回路から前記第１のドライバ回路の信号入力端
   子にドライブ信号を伝達する信号伝達回路とを備え、 前記信号伝達回路は、前記発振回路の出力を受けてオン
   オフされる第３のスイッチング素子と、前記第３のスイ
   ッチング素子の出力信号を受けて連動動作し、前記第１
   の平滑コンデンサの正極側及び前記第１のドライバ回路
   の信号入力端子間に介挿される第４のスイッチング素子
   とを備えてなるインバータ装置において、 前記第３のスイッチング素子のオフ時、且つ、前記共振
   回路と前記第１の平滑コンデンサと前記信号伝達回路と
   を含んでなる閉回路中に電流が流れている時は、前記第
   １のスイッチング素子をオンさせる信号の伝達を禁止す
   るゲート回路を設けたことを特徴とするインバータ装
   置。