JP2794064B2 - 自己保持機能と自己ターン・オフ機能を持つスイッチング回路と自己発振型直列インバータ回路 - Google Patents

Description

【発明の詳細な説明】 技術分野 第１発明は「ターン・オン直後にその主電流が流れな
いうちにそのトリガー電流を取り去ってもオン状態を保
つことができる、すなわち、ラッチング電流がゼロであ
る」自己保持機能と自己ターン・オフ機能（＝自己消弧
機能）を持つスイッチング回路に関する。 従って、第１発明は、サイリスタやGTOサイリスタの
代わりになる上に、共振回路を用いた電力変換回路
（例：直列インバータ）や、この電力変換回路を応用し
た装置、例えば、内燃機関用点火装置を含む点火装置、
高電圧発生装置、オゾナイザー、放電灯点灯装置、誘導
加熱装置などに利用される。 第２発明は、第１発明のスイッチング回路を応用して
「少ない部品点数で、同時にオン駆動されることが無い
『ラッチング電流がゼロである第１組の１つ又は複数の
自己保持型スイッチング手段』と『ラッチング電流がゼ
ロである第２組の１つ又は複数の自己保持型スイッチン
グ手段』を構成することができる」自己保持機能と自己
ターン・オフ機能を持つスイッチング回路に関する。但
し、自己保持型スイッチング手段とは自己保持機能を持
つスイッチング手段のことである。 第３発明は、第２発明のスイッチング回路を利用し、
第２発明のスイッチング回路の効果も併せ持ちながら
『共振用キャパシタンス手段、共振用インダクタンス手
段および負荷手段などが有れば、発振回路などの制御回
路を付加しなくてもインバータ動作機能を持つ』自己発
振型直列インバータ回路に関する。 背景技術 従来の「自己保持機能と自己ターン・オフ機能を持つ
スイッチング手段」には例えばGTOサイリスタが有る。
そして、GTOサイリスタの主電流容量を拡大したものが
第２図のスイッチング手段である。その他に第３図〜第
６図に示す各スイッチング手段などが有る。 また、GTOサイリスタを含め、サイリスタの特性を表
わすものに『保持電流』と『ラッキング電流』が有る。
『保持電流』はサイリスタがオン状態を維持するのに必
要な最小のアノード電流の値である。また、『ラッチン
グ電流』はサイリスタがオフ状態からオン状態にスイッ
チした直後にトリガー電流を取り去り、その後そのサイ
リスタがオン状態を保つのに必要な最小のアノード電流
の値である。つまり、『ラッチング電流』はサイリスタ
のターン・オン過程においてゲート電流を除去したとき
にオン状態に移行するのに必要な最小のアノード電流の
値である。ラッチング電流は通常、保持電流の２〜３倍
の値である。第３図〜第６図に示す各スイッチング手段
などにもサイリスタの保持電流とラッチング電流に相当
するものが有る。 自己保持型スイッチング手段をトリガー電流によって
ターン・オンさせてラッチ・アップ動作させるには、そ
の主電流（例：サイリスタのアノード電流。）がそのラ
ッチング電流に達するまでそのトリガー電流を取り去る
ことはできない。しかも、その主電流がそのラッチング
電流に達するまでの期間はその自己保持型スイッチング
手段が使用されている回路の動作状況によって変動して
しまう。 例えば、誘導負荷などの場合その負荷電流の立上りが
遅くなるので、その負荷電流がラッチング電流以上に達
するまでトリガー電流を流し続ける必要が有る。しかし
ながら、そのトリガー期間が長過ぎると、その負荷電流
が流れて減少しゼロになってもトリガーが続き、トリガ
ー終了後でないとその自己保持型スイッチング手段はタ
ーン・オフできず、そのターン・オフが遅れてしまう。
逆にそのトリガー期間が短過ぎると、その自己保持型ス
イッチング手段がラッチ・アップ状態になることができ
ないためにターン・オンし損ねたり、そのオン電圧がま
だ充分に小さくなっていないためにそのスイッチング損
失が大きくなったりする。 あるいは、「その自己保持型スイッチング手段の両主
端子（例：サイリスタのアノード端子とカソード端
子。）間に抵抗とコンデンサを直列接続し、その放電電
流によってその負荷電流の不足分を補い、その放電時定
数を長くして負荷電流がラッチング電流以上になるまで
その放電電流を維持させたり」、「誘導負荷と並列に抵
抗を接続して同様に不足分を補い、ラッチ・アップさせ
たり」等の対策が必要である。しかしながら、その放電
期間が長過ぎると、その放電電流がその自己保持型スイ
ッチング手段のターン・オフを遅らせてしまう。並列抵
抗の接続時も同様である。逆にその放電期間が短過ぎる
と、その自己保持型スイッチング手段がターン・オンし
損ねたり、そのスイッチング損失が大きくなったりす
る。 以上の様な事は従来の自己保持型スイッチング手段の
ラッチング電流をゼロにできないために起きる。従っ
て、『ラッチング電流をゼロにすることが望まれる』と
いう問題点が従来の自己保持型スイッチング手段に有
る。 （従来の問題点） そこで、第１発明は『ラッチング電流をゼロにするこ
とができる』自己保持機能と自己ターン・オフ機能を持
つスイッチング回路を提供することを目的としている。
（第１発明の目的） また、第１発明のスイッチング回路を複数個使う場
合、『部品点数が多い』という第１の問題点が第１発明
のスイッチング回路に有る。 （第１発明の第１の問題点） さらに、「第１組の１つ又は複数の第１発明のスイッ
チング回路」と「第２組の１つ又は複数の第１発明のス
イッチング回路」を使う際に、両組のスイッチング回路
が同時にオン駆動されると支障を来たす場合、ターン・
オフ遅れによる同時オンの防止は望めなくても、せめて
『そのままで両組のスイッチング回路が同時にオン駆動
されないことが望まれる』という第２の問題点が第１発
明のスイッチング回路に有る。 （第１発明の第２の問題点） 尚、上述の支障を来たす場合には例えば「電源を短絡
してしまう場合」、「後述する第12図（ａ）、（ｂ）の
実施例においてトランジスタ37〜39とトランジスタ61〜
63等が転流コンデンサ55を短絡してしまう場合」等が有
る。 そこで、第２発明は、第１発明のスイッチング回路を
応用して『少ない部品点数で、同時にオン駆動されるこ
とが無い［ラッチング電流がゼロである第１組の１つ又
は複数の自己保持型スイッチング手段］と［ラッチング
電流がゼロである第２組の１つ又は複数の自己保持型ス
イッチング手段］を構成することができる』自己保持機
能と自己ターン・オフ機能を持つスイッチング回路を提
供することを目的としている。 （第２発明の目的） それから、従来、第１組の１つ又は複数の自己保持型
スイッチング手段、第２組の１つ又は複数の自己保持型
スイッチング手段、共振用キャパシタンス手段、共振用
インダクタンス手段および負荷手段などを使って直列イ
ンバータ回路を構成してインバータ動作を行うには、さ
らに他に例えば「一定周期で発振する発振回路」と「こ
の発振回路の正出力信号と補出力信号それぞれの立上り
（又は立下り）に従って第１組の各自己保持型スイッチ
ング手段と第２組の各自己保持型スイッチング手段に各
トリガー信号を交互に出力する各トリガー回路」が必要
である。この事は各自己保持型スイッチング手段に第１
発明のスイッチング回路を１つずつ用いる場合も同様で
ある。 もし、第１発明のスイッチング回路を複数個使って同
様に直列インバータ回路を構成する場合、前記発振回路
と前記各トリガー回路などの様な制御回路を付加しなく
てもインバータ動作機能を持つことができれば、部品点
数が少なく、構成が簡単になる。従って、『共振用キャ
パシタンス手段、共振用インダクタンス手段および負荷
手段などが有れば、発振回路などの制御回路を付加しな
くてもインバータ動作機能を持つことが望まれる』とい
う問題点が第１発明のスイッチング回路を複数個使った
直列インバータ回路に有る。 （第１発明のスイッチング回路を複数個使った直列イン
バータ回路の問題点） そこで、第３発明は、第２発明のスイッチング回路を
利用し、第２発明のスイッチング回路の効果も併せ持ち
ながら『共振用キャパシタンス手段、共振用インダクタ
ンス手段および負荷手段などが有れば、発振回路などの
制御回路を付加しなくてもインバータ動作機能を持つ』
自己発振型直列インバータ回路を提供することを目的と
している。 （第３発明の目的） 第１発明の開示 即ち、第１発明は、 記憶手段と、 前記記憶手段の記憶内容に基づいてオン・オフ駆動され
るスイッチング手段と、 前記スイッチング手段の主電流を検出して検出信号を出
力する電流検出手段と、 前記検出信号に基づいて動作し、前記主電流の大きさが
所定値より小さくなったことを前記電流検出手段が検出
したとき前記記憶内容を変えて前記スイッチング手段を
オフに変える内容変更手段、 を有する自己保持機能と自己ターン・オフ機能を持つス
イッチング回路である。 このことによって、前記スイッチング手段をオン状態
にする様に前記記憶内容を外部からトリガー信号などに
よって書き換えると、前記記憶手段が前記スイッチング
手段をオン駆動し、ターン・オンさせる。直ぐそのトリ
ガー信号などを取り去っても前記記憶手段が前記スイッ
チング手段をオン駆動し、オン状態に保つ。 その結果、トリガー終了後に前記スイッチング手段の
主電流がゼロであっても、前記スイッチング手段はオン
状態に保ち、『そのラッチング電流はゼロとなる。』
（効果） その後、前記主電流が流れ始め、増加して前記所定値
（保持電流に相当。）より大きくなった後で減少して前
記所定値より小さくなると、前記内容変更手段が前記記
憶内容を変えるため、前記記憶手段が前記スイッチング
手段をオフ駆動し、ターン・オフさせる。 そういう訳で、第１発明のスイッチング回路は自己保
持機能を持ち、そのラッチング電流は通常のサイリスタ
の場合と違ってその保持電流より小さく、ゼロである。
しかも、その記憶内容を変えれば前記スイッチング手段
をターン・オフさせることができるので、第１発明のス
イッチング回路は自己ターン・オフ機能を持つ。 第２発明の開示 また、第２発明は、記憶手段と、 前記記憶手段の記憶内容に基づいてオン・オフ駆動され
る第１組の１つ又は複数のスイッチング手段と、 前記第１組の１つ又は複数のスイッチング手段の主電流
を検出して第１組の１つ又は複数の検出信号を出力する
第１組の１つ又は複数の電流検出手段と、 前記第１組の１つ又は複数の検出信号に基づいて動作
し、前記第１組の１つ又は複数のスイッチング手段の主
電流がどれもその所定値より小さくなったことを前記第
１組の１つ又は複数の電流検出手段が検出したとき前記
記憶内容を変えて前記第１組の１つ又は複数のスイッチ
ング手段をオフに変える第１の内容変更手段と、 前記記憶内容に基づいて前記第１組の１つ又は複数のス
イッチング手段と正反対にオン・オフ駆動される第２組
の１つ又は複数のスイッチング手段と、 前記第２組の１つ又は複数のスイッチング手段の主電流
を検出して第２組の１つ又は複数の検出信号を出力する
第２組の１つ又は複数の電流検出手段と、 前記第２組の１つ又は複数の検出信号に基づいて動作
し、前記第２組の１つ又は複数のスイッチング手段の主
電流がどれもその所定値より小さくなったことを前記第
２組の１つ又は複数の電流検出手段が検出したとき前記
記憶内容を変えて前記第２組の１つ又は複数のスイッチ
ング手段をオフに変える第２の内容変更手段、 を有する自己保持機能と自己ターン・オフ機能を持つス
イッチング回路である。 このことによって、前記「第１組の１つ又は複数のス
イッチング手段」は前記記憶手段、前記「第１組の１つ
又は複数の電流検出手段」および前記第１の内容変更手
段と共に『ラッチング電流がゼロである第１組の１つ又
は複数の自己保持型スイッチング手段を形成し』、前記
「第２組の１つ又は複数のスイッチング手段」は前記記
憶手段、前記「第２組の１つ又は複数の電流検出手段」
および前記第２の内容変更手段と共に『ラッチング電流
がゼロである第２組の１つ又は複数の自己保持型スイッ
チング手段を形成する。』 しかも、全ての前記スイッチング手段は前記記憶手段
を共有し、その第１組の全スイッチング手段は前記第１
の内容変更手段を共有し、そして、その第２組の全スイ
ッチング手段は前記第２の内容変更手段を共有するの
で、『部品点数は少なくなる。』 （第１の効果） さらに、前記「第１組の１つ又は複数のスイッチング
手段」と前記「第２組の１つ又は複数のスイッチング手
段」は互いに正反対にオン・オフ駆動され、互いに相手
組がオン駆動されると自動的に自分組がオフ駆動される
ので、『上述の「ラッチング電流がゼロである第１組の
１つ又は複数の［自己保持型］スイッチング手段」と上
述の「ラッチング電流がゼロである第２組の１つ又は複
数の［自己保持型］スイッチング手段」は同時にオン駆
動されることは無い。』 （第２の効果） 第３発明の開示 さらに、第３発明は、記憶手段と、 前記記憶手段の記憶内容に基づいてオン・オフ駆動され
る第１組の１つ又は複数のスイッチング手段と、 前記第１組の１つ又は複数のスイッチング手段の主電流
を検出して第１組の１つ又は複数の検出信号を出力する
第１組の１つ又は複数の電流検出手段と、 前記第１組の１つ又は複数の検出信号に基づいて動作
し、前記第１組の１つ又は複数のスイッチング手段の主
電流がどれもその所定値より小さくなったことを前記第
１組の１つ又は複数の電流検出手段が検出したとき前記
記憶内容を変えて前記第１組の１つ又は複数のスイッチ
ング手段をオフに変える第１の内容変更手段と、 前記記憶内容に基づいて前記第１組の１つ又は複数のス
イッチング手段と正反対にオン・オフ駆動される第２組
の１つ又は複数のスイッチング手段と、 前記第２組の１つ又は複数のスイッチング手段の主電流
を検出して第２組の１つ又は複数の検出信号を出力する
第２組の１つ又は複数の電流検出手段と、 前記第２組の１つ又は複数の検出信号に基づいて動作
し、前記第２組の１つ又は複数のスイッチング手段の主
電流がどれもその所定値より小さくなったことを前記第
２組の１つ又は複数の電流検出手段が検出したとき前記
記憶内容を変えて前記第２組の１つ又は複数のスイッチ
ング手段をオフに変える第２の内容変更手段と、 負荷手段と、 キャパシタンス手段と、 前記負荷手段と前記キャパシタンス手段と共に直列共振
動作をするインダクタンス手段と、 前記第１組の１つ又は複数のスイッチング手段がオンの
とき前記負荷手段、前記キャパシタンス手段および前記
インダクタンス手段が直接または等価的に直列接続状態
となる直列回路に第１の直流電圧を供給する第１の直流
電圧供給手段と、 前記第２組の１つ又は複数のスイッチング手段がオンの
とき前記負荷手段、前記キャパシタンス手段および前記
インダクタンス手段が直接または等価的に直列接続状態
となる直列回路に第２の直流電圧を供給する第２の直流
電圧供給手段、 を有する自己発振型直列インバータ回路である。 このことによって、第２発明のスイッチング回路に前
記第１、第２の直流電圧供給手段、前記負荷手段、前記
キャパシタンス手段および前記インダクタンス手段を前
述した通りに付加した前記自己発振型直列インバータ回
路が構成される。 その動作は例えば次の様になる。一度何か外的要因で
前記記憶内容を変えて前記第１組の１つ又は複数のスイ
ッチング手段をターン・オンさせると、前記第１の直流
電圧供給手段が前記負荷手段を含めて前記キャパシタン
ス手段と前記インダクタンス手段に半周期だけ直列共振
動作をさせる。その半周期の間にその第１組の少なくと
も１つのスイッチング手段の主電流はその所定値以上の
大きさになっており、そのほぼ半周期後その直列共振動
作によってその第１組の各スイッチング手段の主電流は
どれも所定値より小さくなる。それを前記第１組の１つ
又は複数の電流検出手段が検出し、前記第１の内容変更
手段が前記記憶内容を変えて前記第１組の１つ又は複数
のスイッチング手段をオフに変え、同時に前記第２組の
１つ又は複数のスイッチング手段をオンに変える。 すると、前記第２の直流電圧供給手段が前記負荷手段
を含めて前記キャパシタンス手段と前記インダクタンス
手段に半周期だけ直列共振動作をさせる。その半周期の
間にその第２組の少なくとも１つのスイッチング手段の
主電流はその所定値以上の大きさになっており、そのほ
ぼ半周期後その直列共振動作によってその第２組の各ス
イッチング手段の主電流はどれも所定値より小さくな
る。それを前記第２組の１つ又は複数の電流検出手段が
検出し、前記第２の内容変更手段が前記記憶内容を変え
て前記第２組の１つ又は複数のスイッチング手段をオフ
に変え、同時に前記第１組の１つ又は複数のスイッチン
グ手段をオンに変える。 すると、前記第１の直流電圧供給手段が前記負荷手段
を含めて前記キャパシタンス手段と前記インダクタンス
手段に半周期だけ直列共振動作をさせる。その半周期の
間にその第１組の少なくとも１つのスイッチング手段の
主電流はその所定値以上の大きさになっており、そのほ
ぼ半周期後その直列共振動作によってその第１組の各ス
イッチング手段の主電流はどれも所定値より小さくな
る。それを前記第１組の１つ又は複数の電流検出手段が
検出し、前記第１の内容変更手段が前記記憶内容を変え
て前記第１組の１つ又は複数のスイッチング手段をオフ
に変え、同時に前記第２組の１つ又は複数のスイッチン
グ手段をオンに変える。 という具合に以後同様に同じ事が繰り返され、前記自
己発振型直列インバータ回路は発振し、インバータ動作
し続ける。 そういう訳で、第２発明のスイッチング回路を利用
し、第２発明のスイッチング回路の効果も併せ持ちなが
ら『共振用の前記キャパシタンス手段、共振用の前記イ
ンダクタンス手段および前記負荷手段など有れば、発振
回路などの制御回路を付加しなくても、第３発明の自己
発振型直列インバータ回路はインバータ動作機能を持
つ』ことが分かる。 （効果） 発明を実施するための最良の形態 第１〜第３の各発明をより詳細に説明するために以下
添付図面に従ってこれらを説明する。第１図の実施例に
おいて以下の通りそれぞれが前述した各構成要素に相当
する。 ａ）「トランジスタ20、21等が形成するフリップ・フロ
ップ」が前述した記憶手段に。 ｂ）「トランジスタ23〜26等が形成するスイッチング手
段」が前述したスイッチング手段に。 ｃ）「トランジスタ27、２つの整流器31、抵抗28、29及
び２つの抵抗30等が形成する電流検出手段」が前述した
電流検出手段に。 ｄ）「トランジスタ18とコンデンサ19等が形成する内容
変更手段」が前述した内容変更手段に。 mt1、mt2はこのスイッチング回路の両主端子である。
ダイオード22はトランジスタ23のベース電流がトランジ
スタ20の方へ流れるのを防ぐ。２つの抵抗30は低い抵抗
で両主端子mt1・mt2間を流れるトランジスタ26の主電流
を電圧に変換する。２つの整流器31はこの電圧に対して
リミッターとして働き、トランジスタ27のベースに過電
流が流れるのを防止する。 両主端子mt1・mt2間を流れるトランジスタ26の主電流
の大きさが所定値（前述した所定値に相当。）より小さ
いかどうかを判定する基になる基準値は「抵抗28〜30の
各抵抗値」と「トランジスタ27がターン・オンする時の
ベース・エミッタ間のオン・オフしきい値電圧」で決ま
る。この所定値のことをサイリスタの場合と同様に保持
電流と以後呼ぶことにする。 第１図の実施例の動作は次の様になる。最初トランジ
スタ20がオンで、トランジスタ21、23〜26がオフで、こ
のスイッチング回路がオフとする。このスイッチング回
路をトリガーする時に外部からトランジスタ21のベース
にプラスのトリガー信号を入力すると、回路中のフリッ
プ・フロップの記憶内容が変わり、トランジスタ21、23
〜26がターン・オンし、トランジスタ20がターン・オフ
し、結局このスイッチング回路がターン・オンする。 そのトリガー動作が直ぐ終了し、両主端子mt1・mt2間
にトランジスタ26の主電流が流れなくても、上記フリッ
プ・フロップがトランジスタ26をオン状態に保つので、
そのラッチング電流はゼロである。 （効果） 両主端子mt1・mt2間にトランジスタ26の主電流が流れ
始め、その保持電流より大きくなると、トランジスタ27
と共にトランジスタ18がターン・オンしてコンデンサ19
を充電し始め、「トランジスタ18とコンデンサ19等が形
成する内容変更手段」が上記フリップ・フロップの記憶
内容の書換え準備を開始する。そして、両主端子mt1・m
t2間を流れるトランジスタ26の主電流がその保持電流よ
り大きい間、トランジスタ27はオンで、トランジスタ18
がコンデンサ19を充電する。 その後、両主端子mt1・mt2間を流れるトランジスタ26
の主電流がその保持電流より小さくなると、トランジス
タ27、18がターン・オフするので、コンデンサ19がトラ
ンジスタ21をターン・オフさせ、そのフリップ・フロッ
プの記憶内容は変わる。その結果、トランジスタ21、23
〜26のオン・オフ状態が切り換わり、トランジスタ26は
ターン・オフする。従って、このスイッチング回路が自
己保持機能を持つことが分かる。 一方、その外部トリガー終了時にトランジスタ26の主
電流が両主端子mt1・mt2間に流れない場合に第１図のス
イッチング回路を従来の自己保持型スイッチング手段の
様にそのトリガー終了と同時にターン・オフさせたいの
であれば、入力端子t3に第１図の様なトリガー信号を入
力して、「トランジスタ18とコンデンサ19等が形成する
内容変更手段」にトランジスタ21をトリガーさせる様に
すれば良い。 こうすれば、そのトリガー終了時にトランジスタ26の
主電流が両主端子mt1・mt2間に流れなければトランジス
タ27はオフのままだから、そのトリガー信号が立ち上が
ったとき、トランジスタ18はターン・オフする。このた
め、コンデンサ19がトランジスタ21をターン・オフさ
せ、同時にトランジスタ23〜26がターン・オフする。 しかし、そのトリガー終了時にその保持電流以上の主
電流が両主端子mt1・mt2間に流れていれば、トランジス
タ27はオンだから、トランジスタ18もオンで、そのフリ
ップ・フロップの記憶内容は変わらない。そのため、ト
ランジスタ21、23〜26はオンのままで、第１図のスイッ
チング回路は自己保持状態となる。この場合そのラッチ
ング電流はその保持電流と同じ値になる。 従って、「外部からプラスのトリガー信号をトランジ
スタ21のベースに入力するか」あるいは「外部から第１
図の様なトリガー信号を入力端子t3に入力するか」で、
「そのラッチング電流をゼロにするか」あるいは「その
ラッチング電流をその保持電流と同じにするか」を選択
することができる。 尚、第１図のスイッチング回路をターン・オフさせる
のは容易である。それには、トランジスタ20をターン・
オンさせたり、トランジスタ18、21、23のどれかのベー
ス・エミッタ間を短絡する等して先ずトランジスタ18、
21、23のどれかをターン・オフさせたり、すれば良い。 また、第１図のスイッチング回路を強制的にオフに保
つことも容易である。それには、トランジスタ21又は23
のベース・エミッタ間を短絡する等してトランジスタ21
又は23をオフに保ったり、トランジスタ20のベースに電
流を流しっ放しにしたり、すれば良い。 さらに、トランジスタ26はパワーMOS・FETであるが、
もちろん、トランジスタ26はバイポーラ・トランジスタ
でも、「パワーMOS・FETとバイポーラ・トランジスタを
カスケード接続したBIMOS複合素子」でも構わない。従
って、前述したスイッチング手段の構成要素としてバイ
ポーラ・トランジスタ以外のスイッチング手段も用いる
ことができる。 それから、第１図のスイッチング回路のオン電圧は、
トランジスタ26のオン電圧と２つの整流器31の順電圧の
和になるから、トランジスタ26にオン抵抗の小さいパワ
ーMOS・FETを使えば、第１図のスイッチング回路のオン
電圧を第４図、第５図の各スイッチング手段のオン電圧
程度にすることができる。 そして、整流器32は抵抗30に逆向きの電流が流れる場
合有った方が良い。 第７図の実施例では、コンパレータ35が抵抗36を流れ
るトランジスタ26の主電流の大きさを検出する。−Vst
は基準電位の高さを表わす。 また、コンデンサ19の充電電流はトランジスタ21のベ
ースに流れない様にしてあるので、第１図の実施例にお
ける入力端子t3からのトリガーの様な、コンデンサ19の
充電電流を用いたトリガー方法を選択できない。もちろ
ん、２つのダイオード33を取り外し、ダイオード34の両
端を短絡すれば、その様なトリガー方法を選択できる。 ダイオード33を２つ直列接続する理由は、トランジス
タ21のベースに流れるべき電流がダイオード33の方へ流
れて来るのを確実に防止するためである。 第７図の実施例のスイッチング回路をトリガーするに
は、トランジスタ21のベースにプラスのトリガー信号を
入力したり、トランジスタ20のベースにマイナスのトリ
ガー信号を入力したり、すれば良い。第７図に示す実施
例のスイッチング回路のその他の作用と効果は第１図の
実施例のそれらと大体同じである。 第８図の実施例では、ダーリントン接続したトランジ
スタ37〜39が前述したスイッチング手段の構成要素でも
あり、前述した電流検出手段の構成要素でもある。と言
うのは、トランジスタ37のオン期間中トランジスタ37が
トランジスタ38のコレクタ・ベース間を繋ぐため、トラ
ンジスタ38、39と抵抗43、44が第１図の実施例の両整流
器31と両抵抗30と同様の役割を果たし、トランジスタ3
8、39が電圧リミッターとして働く、からである。 その電流検出動作は次の通りである。第８図に示す実
施例のスイッチング回路の主電流が大きいとき、その一
部だけが抵抗43、44に流れ、その大部分は電圧リミッタ
ーとして働くトランジスタ38、39を流れる。一方、その
主電流が小さいとき、その大部分が抵抗43、44を流れ
る。従って、抵抗43又は44の電圧を検出すれば、その主
電流がその保持電流より大きいかどうかを知ることがで
きる。第８図の実施例では「トランジスタ27がターン・
オンするベース・エミッタ間のオン・オフしきい値電
圧」に対して「検出される電圧」を整合させて正常に検
出できる様に抵抗43、44の両電圧の和が検出される。 尚、抵抗40の電流はその保持電流に比べて充分小さい
ので、その検出に支障は無い。あるいは、抵抗40の電流
が無視できない大きさである場合、その抵抗電流分をそ
の保持電流に加算して検出すれば良い。すなわち、その
抵抗電流とその保持電流の和を前述した所定値とし、ト
ランジスタ27等が検出しようとする電流の大きさがこの
所定値より小さくなったかどうかを検出すれば良い。 また、その保持電流の大きさは、トランジスタ27がタ
ーン・オンするベース・エミッタ間のオン・オフしきい
値電圧と抵抗41〜44の値で決まる。 さらに、第８図の実施例のスイッチング回路をトリガ
ーするには、トランジスタ20、18、27のどれかをターン
・オンさせるか、トランジスタ21をターン・オフさせれ
ば良い。反対に、第８図のスイッチング回路をターン・
オフさせるには、トランジスタ20、18、27のどれかをタ
ーン・オフさせるか、トランジスタ21をターン・オンさ
せれば良い。 それから、第８図に示す実施例のスイッチング回路の
その他の作用と効果は第１図の実施例のそれらと大体同
じである。 そして、第８図に示す実施例のスイッチング回路のオ
ン電圧は、トランジスタ37のコレクタ・エミッタ間電圧
と、トランジスタ38、39の両ベース・エミッタ間電圧の
和であるから、このオン電圧を第４図のスイッチング手
段のオン電圧と同じ位、つまり、第５図のスイッチング
手段のオン電圧以下、にすることができる。 第９図の実施例は特許請求の範囲第１、２又は３項記
載の「自己保持機能と自己ターン・オフ機能を持つスイ
ッチング回路」に対応し、特許請求の範囲第７又は８項
記載の自己発振型直列インバータ回路に対応する。つま
り、第１発明のスイッチング回路、第２発明のスイッチ
ング回路、もしくは、第３発明の直列インバータ回路に
対応する。そして、第９図の実施例では以下の通りそれ
ぞれが前述した第２又は第３発明の各構成要素に相当す
る。 ａ）「トランジスタ20、21等が形成するフリップ・フロ
ップ」が前述した記憶手段に。 ｂ）「トランジスタ50〜52等が形成するスイッチング手
段」が前述した第１組のスイッチング手段（数は１つ）
に。 ｃ）「トランジスタ27、２つの整流器32及び２つの抵抗
30等が形成する電流検出手段」が前述した第１組の電流
検出手段（数は１つ）に。 ｄ）「トランジスタ18、第９図左側２つのダイオード3
3、第９図左側のダイオード34及びコンデンサ19等が形
成する内容変更手段」が前述した第１の内容変更手段
に。 ｅ）「トランジスタ37〜39等が形成するスイッチング手
段」が前述した第２組のスイッチング手段（数は１つ）
に。 ｆ）「トランジスタ56、２つの整流器31及び２つの抵抗
30等が形成する電流検出手段」が前述した第２組の電流
検出手段（数は１つ）に。 ｇ）入力端子t4を例えばアースした状態で「トランジス
タ46、47、第９図右側２つのダイオード33、第９図右側
のダイオード34及びコンデンサ48等が形成する内容変更
手段」が前述した第２の内容変更手段に。 ｈ）負荷抵抗53が前述した負荷手段に。 ｉ）転流コンデンサ55が前述したキャパシタンス手段
に。 ｊ）転流リアクトル54が前述したインダクタンス手段
に。 ｋ）直流電源５とその電源電圧が前述した第１の直流電
圧供給手段と前述した第１の直流電圧に。 ｌ）「短絡導線」つまり「ただの導線」と「電圧ゼロ」
が前述した第２の直流電圧供給手段もしくは特許請求の
範囲第８項記載中の短絡手段と前述した第２の直流電圧
に。 ｍ）「ダーリントン接続したトランジスタ50〜52と第９
図上側の整流器13の直列回路」と「第９図下側の整流器
13とダーリントン接続したトランジスタ37〜39の直列回
路」それぞれが特許請求の範囲第８項記載中の各主アー
ムに。 ｎ）「ダーリントン接続したトランジスタ50〜52、２つ
の整流器13及びダーリントン接続したトランジスタ37〜
39の直列回路」が特許請求の範囲第８項記載中のアーム
対に。 それから、入力端子t4を第９図の様にフローティング
した状態で「トランジスタ45、46、コンデンサ48及び入
力端子t4等」が起動・動作停止手段を形成する。入力端
子t4がアース・ラインに接続されていないと、トランジ
スタ47の出力信号はトランジスタ46の方へ伝わらないの
で、一方の記憶内容の変更は行われない。この様に抵抗
57の一端をアース・ラインから切り離して入力端子t4と
した理由は、トランジスタ45等を接続した上にこの様に
しただけで「トランジスタ46とコンデンサ48等が形成す
る内容変更手段」を流用しながら、この直列インバータ
回路の起動と動作停止を制御する起動・動作停止手段を
簡単に形成することができる、からである。 そして、トランジスタ49、15、両整流器13、両ダイオ
ード６及び両ダイオード12等はこのアーム対が直流電源
５を短絡するのを防止するために有る。すなわち、トラ
ンジスタ50〜52がオンである限り、第９図上側のダイオ
ード12の電流がトランジスタ15のベースに流れるので、
トランジスタ15がトランジスタ37〜39のターン・オンを
阻止する。同様に、トランジスタ37〜39がオンである限
り、トランジスタ49がトランジスタ50〜52のターン・オ
ンを阻止する。各ダイオード６はトランジスタ49、15の
各ベース・エミッタ間に印加される逆サージ電圧に対す
る対策である。 ここから、第９図の直列インバータ回路の動作につい
て述べる。その動作が停止しているとき、外部から入力
端子t4に入力されている起動・動作停止信号はハイ・レ
ベルで、トランジスタ45、46はオフである。トランジス
タ45もその起動・動作停止手段に含まれ、このとき、ト
ランジスタ45がトランジスタ20をオフに、トランジスタ
21をオンにしっかりと固定するので、トランジスタ50〜
52はオフに、トランジスタ37〜39はオンに、それぞれ固
定される。 ここで、その起動・動作停止信号が立ち下がると、ト
ランジスタ45、46がターン・オンする。この信号がロー
・レベルにある間、トランジスタ45はオンしっ放しだか
ら、トランジスタ20、21は自由にフリップ・フロップの
動作を行うことができる。また、その起動・動作停止信
号の立下りで、トランジスタ46がターン・オンすると、
コンデンサ48の充電電流がトランジスタ20のベースに流
れるので、トランジスタ20がターン・オンする。そし
て、トランジスタ37〜39がターン・オフし、トランジス
タ50〜52がターン・オンする。 この結果、トランジスタ50〜52の主電流がその直列共
振回路を通って両抵抗30に流れる。トランジスタ50〜52
の主電流が「トランジスタ27のオン・オフしきい値電圧
や両抵抗30の値などで決まる保持電流」より大きい間、
トランジスタ27がオンだから、トランジスタ18がコンデ
ンサ19を充電する。 その後、トランジスタ50〜52の主電流がその保持電流
より小さくなると、トランジスタ27、18がターン・オフ
するので、コンデンサ19の放電電流がトランジスタ20を
ターン・オフさせる。従って、そのフリップ・フロップ
の記憶内容が変わる。つまり、その状態が切り換わり、
トランジスタ50〜52がターン・オフし、トランジスタ37
〜39がターン・オンする。 その結果、転流コンデンサ55は、転流リアクトル54、
負荷抵抗53、トランジスタ37〜39及び両抵抗30等を介し
てを放電する。トランジスタ37〜39の主電流が「トラン
ジスタ56のオン・オフしきい値電圧や両抵抗30の値など
で決まる保持電流」より大きくなったとき、トランジス
タ56、47はターン・オンする。このとき、前記起動・動
作停止信号がロー・レベルであれば、その直列共振回路
のほぼ半周期の間、トランジスタ47がトランジスタ46を
オフに保ち、コンデンサ48を放電させて次のトリガーを
準備させる。 その後、トランジスタ37〜39の主電流がその保持電流
より小さくなると、トランジスタ56、47がターン・オフ
する。このとき、前記起動・動作停止信号がまだロー・
レベルであれば、トランジスタ46がターン・オンし、コ
ンデンサ48の充電電流がそのフリップ・フロップの記憶
内容を変える。 以後同様に同じ事が繰り返され、この直列インバータ
回路は発振し、それに伴いインバータ動作が行われる。
その繰返し動作、発振動作およびインバータ動作は前記
起動・動作停止信号がロー・レベルである限り続く。 しかし、前記起動・動作停止信号がそれら動作中に立
ち上がると、そのフリップ・フロップの状態に関係無く
トランジスタ45が強制的にトランジスタ20をターン・オ
フさせ、トランジスタ21をターン・オンさせる。このた
め、トランジスタ50〜52はオフに、トランジスタ37〜39
はオンに、それぞれ固定されるので、その直列共振回路
の振動電流はトランジスタ37〜39又は第９図下側の整流
器11を流れて減衰して行く。 第10図の実施例は特許請求の範囲第１、２又は４項記
載の「自己保持機能と自己ターン・オフ機能を持つスイ
ッチング回路」に対応し、特許請求の範囲第７又は９項
記載の自己発振型直列インバータ回路に対応する。つま
り、第１発明のスイッチング回路、第２発明のスイッチ
ング回路、もしくは、第３発明の直列インバータ回路に
対応する。そして、第10図の実施例では以下の通りそれ
ぞれが前述した第２又は第３発明の各構成要素に相当す
る。 ａ）「トランジスタ20、21等が形成するフリップ・フロ
ップ」が前述した記憶手段に。 ｂ）「トランジスタ50〜52等が形成するスイッチング手
段」と「トランジスタ61〜63等が形成するスイッチング
手段」が前述した第１組のスイッチング手段（数は２
つ）に。 ｃ）「トランジスタ27、61〜63等が形成する電流検出手
段」が前述した第１組の電流検出手段（共通化した１
つ）に。 ｄ）「トランジスタ64、18及びコンデンサ19等が形成す
る内容変更手段」が前述した第１の内容変更手段に。 ｅ）「トランジスタ58〜60等が形成するスイッチング手
段」と「トランジスタ37〜39等が形成するスイッチング
手段」が前述した第２組のスイッチング手段（数は２
つ）に。 ｆ）「トランジスタ56、37〜39等が形成する電流検出手
段」が前述した第２組の電流検出手段（共通化した１
つ）に。 ｇ）入力端子t5を例えばアースした状態で「トランジス
タ46、47及びコンデンサ48等が形成する内容変更手段」
が前述した第２の内容変更手段に。 ｈ）負荷抵抗53が前述した負荷手段に。 ｉ）転流コンデンサ55が前述したキャパシタンス手段
に。 ｊ）転流リアクトル54が前述したインダクタンス手段
に。 ｋ）直流電源５とその電源電圧が前述した直流電圧供給
手段（共通化した１つ）と前述した直流電圧（共通化し
た１つ）に。 ｌ）「転流コンデンサ55、転流リアクトル54及び負荷抵
抗54の直列回路」が前述した直列回路（同一）に。 ｍ）「ダーリントン接続したトランジスタ50〜52と第10
図右上側の整流器13の直列回路」、「第10図右下側の整
流器13とダーリントン接続したトランジスタ37〜39の直
列回路」、「ダーリントン接続したトランジスタ58〜60
と第10図左上側の整流器13の直列回路」及び「第10図左
下側の整流器13とダーリントン接続したトランジスタ61
〜63の直列回路」それぞれが特許請求の範囲第９項記載
中の各主アームに。 ｎ）「第10図右側の両整流器13の接続点と第10図左側の
両整流器13の接続点」が特許請求の範囲第９項記載中の
両中点端子に。 それから、「トランジスタ49、15、２つの整流器13、
２つのダイオード６及び２つのダイオード12等」の左右
２組の役割は第９図の実施例の場合と同じで、電源短絡
防止である。トランジスタ50〜52とトランジスタ61〜63
共通の主電流の大きさを検出するトランジスタ27等の仕
組み、及び、トランジスタ58〜60とトランジスタ37〜39
共通の主電流の大きさを検出するトランジスタ56等の仕
組みは、第８図の実施例の場合と同じである。 第10図の回路動作は次の通りである。最初、直流電源
17がこの直列インバータ回路に接続されると、つまり、
直流電源17側が電源投入されると、トランジスタ18がタ
ーン・オンして、コンデンサ19の充電電流がトランジス
タ20のベースに流れるので、トランジスタ20がオンで、
トランジスタ21がオフになる様にこのフリップ・フロッ
プの記憶内容が初期設定される。 このため、直流電源５はトランジスタ58〜60とトラン
ジスタ37〜39等を介して、又は、２つの整流器11を介し
て「転流コンデンサ55、転流リアクトル54及び負荷抵抗
53の直列回路」に減衰振動電流を供給して、転流コンデ
ンサ55を電源電圧に充電する。この減衰振動の間トラン
ジスタ46はオフしっ放しで、トランジスタ47の出力信号
はトランジスタ46の方へ伝わらないので、そのフリップ
・フロップの記憶内容は変わらない。 この回路の動作が停止しているとき入力端子t5に入力
されている起動・動作停止信号が立ち下がると、トラン
ジスタ46がターン・オンするので、コンデンサ48の充電
電流がトランジスタ21をターン・オンさせる。従って、
そのフリップ・フロップの記憶内容が変わり、トランジ
スタ21がオンで、トランジスタ20がオフになる。この結
果、トランジスタ58〜60とトランジスタ37〜39がオフ
で、トランジスタ50〜52とトランジスタ61〜63がオンに
なる。 トランジスタ50〜52とトランジスタ61〜63共通の主電
流が「トランジスタ27のオン・オフしきい値電圧などに
よって決まる保持電流」より大きい間、トランジスタ2
7、64がオンで、トランジスタ64がトランジスタ18をオ
フに保つから、コンデンサ19は放電して次のトリガーを
準備する。トランジスタ50〜52とトランジスタ61〜63共
通の主電流がその保持電流より小さくなると、トランジ
スタ27、64がターン・オフし、トランジスタ18がターン
・オンするから、コンデンサ19の充電電流がトランジス
タ20をターン・オンさせる。従って、そのフリップ・フ
ロップの記憶内容が変わり、トランジスタ20がオンで、
トランジスタ21がオフになる。その結果、トランジスタ
50〜52とトランジスタ61〜63がオフで、トランジスタ58
〜60とトランジスタ37〜39がオンになる。 トランジスタ58〜60とトランジスタ37〜39共通の主電
流が「トランジスタ56のオン・オフしきい値電圧などに
よって決まる保持電流」より大きい間、トランジスタ5
6、47はオンである。このとき、前記起動・動作停止信
号がロー・レベルであれば、トランジスタ46がターン・
オフするので、コンデンサ48は放電して次のトリガーを
準備する。トランジスタ58〜60とトランジスタ37〜39共
通の主電流がその保持電流より小さくなり、トランジス
タ56、47がターン・オフするとき、その起動・動作停止
信号がまだロー・レベルならば、トランジスタ46がター
ン・オンし、コンデンサ48の充電電流がトランジスタ21
をターン・オンさせ、そのフリップ・フロップの記憶内
容を変える。 以後同様に同じ事が繰り返され、第10図の直列インバ
ータ回路は発振し、それに伴ってインバータ動作が行わ
れる。その繰返し動作、発振動作及びインバータ動作は
その起動・動作停止信号がロー・レベルである限り続
く。 しかし、トランジスタ58〜60とトランジスタ37〜39共
通の主電流がその保持電流より小さくなったとき、その
起動・動作停止信号がハイ・レベルであれば、トランジ
スタ46はオフのままだから、そのフリップ・フロップの
記憶内容は変わらない。その起動・動作停止信号がハイ
・レベルである限り、その記憶内容はそのまま維持され
る。従って、トランジスタ58〜60とトランジスタ37〜39
はオンしっ放しだから、その直列共振回路の電流は減衰
振動し、転流コンデンサ55の電圧は直流電源５の電圧に
収束して行く。 尚、第10図の実施例の場合、その各主電流を検出する
のに「トランジスタ38、39の両ベース・エミッタ間抵抗
の電圧の和」と「トランジスタ62、63の両ベース・エミ
ッタ間抵抗の電圧の和」それぞれを検出する方法を採っ
ている。他方、「後述する第11図の実施例においてPNP
型のトランジスタ68等がトランジスタ51、52の両ベース
・エミッタ間抵抗の電圧の和を検出する方法」の様に、
第10図の実施例においてもトランジスタ62、63の両ベー
ス・エミッタ間抵抗の電圧の和を検出する代わりにトラ
ンジスタ51、52の両ベース・エミッタ間抵抗の電圧の和
を検出する方法も有るし、あるいは、トランジスタ38、
39の両ベース・エミッタ間抵抗の電圧の和を検出する代
わりにトランジスタ59、60の両ベース・エミッタ間抵抗
の電圧の和を検出する方法も有る。あるいは、その両方
法を採ることもできる。いずれにしても、その各主電流
を検出することができれば、どの方法の組合せでも構わ
ない。 第11図の実施例は特許請求の範囲第１、２又は３項記
載の「自己保持機能と自己ターン・オフ機能を持つスイ
ッチング回路」に対応し、特許請求の範囲第７又は８項
記載の自己発振型直列インバータ回路に対応する。つま
り、第１発明のスイッチング回路、第２発明のスイッチ
ング回路、もしくは、第３発明の直列インバータ回路に
対応する。第11図の実施例では直列インバータ回路を利
用した電子配電機能付き点火回路が構成されている。こ
の主回路は第９図の実施例の主回路を基にしており、負
荷抵抗53と転流リアクトル54の代わりに２次コイル69b
に負荷となる点火用放電ギャップ70を接続した点火コイ
ル69が使用されている。 ２組の「点火コイル69、点火用放電ギャップ70、転流
コンデンサ55、トランジスタ74及び整流器71〜73等」が
「トランジスタ50〜52、37〜39及び両整流器13が形成す
るアーム対」に対等に接続されている。必要なら、その
組数をもっと増やしても良い。両スイッチ75が、どの点
火用放電ギャップ70でスパークを発生させるのか、ある
いは、その両方でスパークを発生させるのかを決める。
トランジスタ74と整流器73が２方向スイッチを構成す
る。 整流器71、72が転流コンデンサ55の電圧振動をゼロか
ら直流電源５の電圧までの範囲に制限するため、その振
動電圧は安定化する。従って、２つの整流器11には電流
はほとんど流れない。これらは主にサージ電圧対策であ
る。 尚、トランジスタ49、15等が電源短絡防止の役割を果
たすのであるが、第11図の実施例の場合、各ダイオード
12の電流がトランジスタ68、56等の電流検出に支障が無
い程度の大きさである必要がある。すなわち、各ダイオ
ード12の電流の大きさはその各保持電流に比べて充分に
小さくなければならない。 あるいは、各ダイオード12の電流値と各保持電流の値
は既知だから、と言うよりは回路設計者が各値を決める
から、例えば、始めから第11図上側のダイオード12の電
流値とトランジスタ50〜52側の保持電流値の和を前述し
た所定値とし、トランジスタ68等が検出しようとする電
流がその所定値より小さくなったかどうかを検出するこ
とを考えれば良い。ただし、トランジスタ37〜39側の場
合、「第11図下側のダイオード12の電流値」だけでな
く、第８図の実施例の説明で述べた通り「トランジスタ
37のベース電流などの分」も「その保持電流値」に加算
して前述の所定値とすることになる。 次に、第11図の主回路の動作を中心に述べる。トラン
ジスタ50〜52がターン・オンした直後、転流コンデンサ
55の電圧は始めゼロなので、直流電源５の電圧が１次コ
イル69aにそのまま印加される。このため、２次コイル6
9bには高電圧が誘起され、点火用放電ギャップ70でスパ
ークが発生する。 その後、転流コンデンサ55の電圧がその電源電圧と同
じになると、それまで逆電圧のためにオフだった整流器
71がターン・オンする。従って、整流器71、トランジス
タ50〜52及び第11図上側の整流器13が１次コイル69aに
とってフライホイール・ダイオード（環流ダイオード）
の役割を果たし、転流コンデンサ55の電圧はその電源電
圧以上にならない。 一方、トランジスタ37〜39がターン・オンすると、直
流電源５の電圧に充電された転流コンデンサ55の電圧が
１次コイル69aに先程と反対向きに印加される。このた
め、２次コイル69bには先程と反対向きの高電圧が誘起
され、点火用放電ギャップ70でスパークが発生する。 その後、転流コンデンサ55の電圧がゼロになると、そ
れまで逆電圧のためにオフだった整流器72がターン・オ
ンする。従って、転流コンデンサ55の両端は短絡され、
第11図下側の整流器13、トランジスタ37〜39及び整流器
73、72が１次コイル69aにとってフライホイール・ダイ
オードの役割を果たす。このため、転流コンデンサ55の
電圧はゼロのままで、始めの状態に戻る。 ここから、この点火回路の制御部の動作上を中心に説
明する。入力端子t6に入力されている点火信号（この場
合の起動・動作停止信号に相当する。）がハイ・レベル
にあると、その点火動作は停止している。また、この時
トランジスタ66がオフで、トランジスタ67はオンだか
ら、トランジスタ67がトランジスタ21をオンに、トラン
ジスタ20をオフにそれぞれ固定し、しかも、トランジス
タ67がダイオードを介してコンデンサ48を充電する。そ
の結果、トランジスタ50〜52はオフで、トランジスタ37
〜39はオンに固定される。 ここで、前記点火信号が立ち下がると、トランジスタ
66がトランジスタ67をターン・オフさせるので、そのフ
リップ・フロップ動作は自由になる。同時に、コンデン
サ48の放電電流がトランジスタ21をターン・オフさせる
から、そのフリップ・フロップの記憶内容は変わる。こ
のため、トランジスタ37〜39がターン・オフし、トラン
ジスタ50〜52がターン・オンする。 トランジスタ50〜52の主電流が「トランジスタ68のオ
ン・オフしきい値電圧などで決まる保持電流」より大き
い間、トランジスタ68、65、18がオンだから、トランジ
スタ18がコンデンサ19を充電し、コンデンサ19は次のト
リガーに備える。その後、トランジスタ50〜52の主電流
がその保持電流より小さくなると、トランジスタ68、6
5、18がターン・オフするので、コンデンサ19の放電電
流がトランジスタ20をターン・オフさせる。従って、そ
のフリップ・フロップの記憶内容は変わり、トランジス
タ20はオフで、トランジスタ21はオンになる。その結
果、トランジスタ50〜52がターン・オフし、トランジス
タ37〜39がターン・オンする。 トランジスタ37〜39の主電流が「トランジスタ56のオ
ン・オフしきい値電圧などで決まる保持電流」より大き
い間、トランジスタ56、46はオンである。このとき、前
記点火信号がロー・レベルならば、トランジスタ46がコ
ンデンサ48を充電し、コンデンサ48は次のトリガーに備
える。その後、トランジスタ37〜39の主電流がその保持
電流より小さくなると、トランジスタ56、46がターン・
オフする。このとき、その点火信号がまだロー・レベル
であれば、コンデンサ48の放電電流がトランジスタ21を
ターン・オフさせ、そのフリップ・フロップの記憶内容
は変わる。 以後同様に同じ事が繰り返され、第11図の点火回路は
発振し、それに伴い点火動作（この場合のインバータ動
作）が行われる。その繰返し動作、発振動作及び点火動
作（インバータ動作）はその点火信号がロー・レベルで
ある限り続く。 しかし、その点火信号が立ち上がるとトランジスタ66
がターン・オフし、トランジスタ67がターン・オンする
ので、この点火回路がどんな状態にあろうともトランジ
スタ67がトランジスタ21をオンに、トランジスタ20をオ
フにそれぞれ固定してしまい、その繰返しと発振は停止
し、点火動作も停止する。 その結果、１次コイル69aの電流は「第11図下側の整
流器13、トランジスタ37〜39、整流器73及び（整流器72
又は転流コンデンサ55）」あるいは「転流コンデンサ5
5、トランジスタ74及び第11図下側の整流器11」を通っ
て減衰する。 そこで、トランジスタ50〜52の主電流がその保持電流
より大きい間にこうならない様にするには、トランジス
タ65がトランジスタ66のベース電流を吸い込む様にすれ
ば良い。ただし、そのためにはトランジスタ66の入力側
を２入力オアー（OR）回路にし、一方の入力を従来通り
入力端子t6へ、他方の入力をトランジスタ65のコレクタ
へ接続する必要がある。 第12図（ａ）、（ｂ）に示す実施例は特許請求の範囲
第１、２又は５項記載の「自己保持機能と自己ターン・
オフ機能を持つスイッチング回路」に対応し、特許請求
の範囲第７又は10項記載の自己発振型直列インバータ回
路に対応する。つまり、第１発明のスイッチング回路、
第２発明のスイッチング回路、もしくは、第３発明の直
列インバータ回路に対応する。第12図（ａ）、（ｂ）に
示す実施例では直列インバータ回路を利用した点火回路
が構成されている。接続端子ct1〜ct5は同じ符号同士が
それぞれ接続される。この実施例では以下の通りそれぞ
れが前述した第２又は第３発明の各構成要素に相当す
る。 ａ）「トランジスタ20、21等が形成するフリップ・フロ
ップ」が前述した記憶手段に。 ｂ）「トランジスタ50〜52等が形成するスイッチング手
段」と「トランジスタ77、61〜63等が形成するスイッチ
ング手段」が前述した第１組のスイッチング手段（数は
２つ）に。 ｃ）「トランジスタ68、50〜52等が形成する電流検出手
段」と「トランジスタ27、77、61〜63等が形成する電流
検出手段」が前述した第１組の電流検出手段（数は２
つ）に。 ｄ）「トランジスタ65、18及びコンデンサ19等が形成す
る内容変更手段」が前述した第１の内容変更手段に。 ｅ）「トランジスタ37〜39等が形成するスイッチング手
段」が前述した第２組のスイッチング手段（数は１つ）
に。 ｆ）「トランジスタ56、37〜39等が形成する電流検出手
段」が前述した第２組の電流検出手段（数は１つ）に。 ｇ）入力端子t7をアースした状態で「トランジスタ47、
46及びコンデンサ48等が形成する内容変更手段」が前述
した第２の内容変更手段に。 ｈ）点火用放電ギャップ70が前述した負荷手段に。 ｉ）転流コンデンサ55が前述したキャパシタンス手段
に。 ｊ）点火コイル69が前述したインダクタンス手段に。 ｋ）直流電源５とその電源電圧が前述した第１の直流電
圧供給手段と前述した第１の直流電圧に。 ｌ）「短絡導線」つまり「ただの導線」と「電圧ゼロ」
が前述した第２の直流電圧供給手段もしくは特許請求の
範囲第10項記載中の短絡手段と前述した第２の直流電圧
もしくは特許請求の範囲第10項記載中の電圧ゼロに。 ｍ）「転流コンデンサ55、点火コイル69の両リーケージ
・インダクタンス及び点火用放電ギャップ70の直列回
路」が前述した直列回路（同一）に。 ｎ）「ダーリントン接続したトランジスタ50〜52等と第
12図（ａ）上側の整流器13の直列回路」と「第12図
（ａ）下側の整流器13とダーリントン接続したトランジ
スタ37〜39等の直列回路」が特許請求の範囲第10項記載
中の各アームに。 ｏ）「ダーリントン接続したトランジスタ50〜52等、第
12図（ａ）の両整流器13及びダーリントン接続したトラ
ンジスタ37〜39等の直列回路」が特許請求の範囲第10項
記載中のアーム対に。 ｐ）「第12図（ｂ）の整流器13、トランジスタ77、ダー
リントン接続したトランジスタ61〜63等および整流器71
の直列回路」が特許請求の範囲第10項記載中の補助アー
ムに。 ｑ）整流器72が特許請求の範囲第10項記載中の非可制御
スイッチング手段に。 そして、入力端子t7を第12図（ａ）の様にフローティ
ングした状態で「トランジスタ45、46、コンデンサ48及
び入力端子t7等」が起動・動作停止手段を形成する。 尚、第12図（ａ）、（ｂ）の主回路では１次コイル69
aの一端をアースするために、前述した転流コンデンサ5
5の振動電圧を安定化する手段はやや複雑になり、前述
した補助アーム等を利用している。具体的には以下の通
りである。 先ず第１に、トランジスタ20、50〜52のオン期間中ト
ランジスタ77もオンだから、「第12図（ｂ）の整流器1
3、トランジスタ77、61〜63等および整流器71の直列回
路」が１次コイル69aにとってフライホイール・ダイオ
ードと同様の役割を果たす。一方、トランジスタ37〜39
のオン期間中「整流器72、第12図（ａ）下側の整流器13
及びトランジスタ37〜39の直列回路」がフライホイール
・ダイオードと同様の役割を果たす。 つぎ第２に、トランジスタ50〜52のオン期間中だけで
なくトランジスタ61〜63のオン期間中もトランジスタ15
はトランジスタ37〜39をオフに保つ必要がある。これ
は、トランジスタ37〜39とトランジスタ61〜63等が転流
コンデンサ545を短絡するのを防止するためである。そ
こで、トランジスタ76、第12図（ｂ）のダイオード12、
13、78等がトランジスタ61〜63のオン、オフを検出し
て、その出力をトランジスタ15に伝える。 （参考:PCT/JP87/00595号、特願昭62−504708号） その反対に、トランジスタ37〜39のオン期間中、トラ
ンジスタ49がトランジスタ50〜52のターン・オンを阻止
し、トランジスタ79、80がトランジスタ77、61〜63のタ
ーン・オンを阻止する。 ただし、各ダイオード12の電流がトランジスタ68、5
6、27等の各電流検出に支障が無い程度の大きさである
必要がある。すなわち、その各電流の大きさがその各
「保持電流」に比べて充分に小さくなければならない。
あるいは、前述した様にその電流分を考慮しなければな
らない。 それから第３に、トランジスタ27等はトランジスタ61
〜63の主電流を検出して検出信号をトランジスタ18に出
力し、トランジスタ68等はトランジスタ50〜52の主電流
を検出して検出信号をトランジスタ18に出力し、結局、
トランジスタ18はその２つの電流検出手段から２つの検
出信号を受け取る。 ただし、１次コイル69aの電流がトランジスタ50〜52
側の主アームからトランジスタ61〜63側の補助アームへ
転流した後でゼロになることが確実な場合、トランジス
タ68の方の電流検出手段は無くても構わない。なぜな
ら、フリップ・フロップの切換わりのタイミングは、ト
ランジスタ50〜52の主電流が所定値より小さくなった時
ではなく、トランジスタ61〜63の主電流が所定値より小
さくなった時だからである。 この様にトランジスタ68の方の電流検出手段が無い場
合、第12図（ａ）、（ｂ）の実施例は特許請求の範囲第
６項記載の「自己保持機能と自己ターン・オフ機能を持
つスイッチング回路」に対応し、特許請求の範囲第11項
記載の自己発振型直列インバータ回路に対応する。 しかし、１次コイル69aの電流がトランジスタ50〜52
等を流れている間に減衰してゼロになり、トランジスタ
61〜63等の方へ転流しない場合も有るならば、トランジ
スタ68等の電流検出手段は接続しておいた方が良い。 また、第12図（ａ）、（ｂ）に示す点火回路の制御部
の動作は第９図の回路のそれと大体同じである。 第13図の実施例では、本発明者は電流検出手段の一部
にフォト・カプラー82｛（株）東芝製のTLP550｝を使っ
て、抵抗30等をトランジスタ81のコレクタ側に接続して
いる。mt7、mt8がこのスイッチング回路の両主端子であ
る。 第14図の実施例も可能である。mt9、mt10はこのスイ
ッチング回路の両主端子である。Vssは基準電位の高さ
を表わす。 先行技術 ａ）特公昭55−37178号 ｂ）特公昭56−5098号 ｃ）特公昭56−26216号 ｄ）特開昭52−36459号 関連特許 ａ）特開昭62−5019号 ｂ）PCT/JP87/00053号 ｃ）特願昭61−013938号 ｄ）特願昭62−120234号 ｅ）特願昭62−170898号 ｆ）PCT/JP87/00595号 ｇ）PCT/JP87/00612号

【図面の簡単な説明】 第１図は第１発明の１実施例を示す回路図、 第２図〜第６図の各図は従来のスイッチング手段を１つ
ずつ示す回路図、 第７図〜第８図の各図は第１発明の実施例を１つずつ示
す回路図、 第９図〜第11図の各図は第１〜第３発明の実施例を１つ
ずつ示す回路図、 第12図（ａ）、（ｂ）両図は第１〜第３発明の１実施例
を示す回路図、 第13図、第14図の各図は第１発明の実施例を１つずつ示
す回路図である。 （符号の説明） mt1〜mt10……主端子、t1〜t7……入力端子、 35……コンパレータ、53……負荷抵抗、 54……転流リアクトル、55……転流コンデンサ、 69……点火コイル、69a……１次コイル、 69b……２次コイル、70……点火用放電ギャップ、 ct1〜ct5……接続端子、82……フォト・カプラー。

Claims (1)

1. (57)【特許請求の範囲】 １．記憶手段と、 前記記憶手段の記憶内容に基づいてオン・オフ駆動され
   るスイッチング手段と、 前記スイッチング手段の主電流を検出して検出信号を出
   力する電流検出手段と、 前記検出信号に基づいて動作し、前記主電流の大きさが
   所定値より小さくなったことを前記電流検出手段が検出
   したとき前記記憶内容を変えて前記スイッチング手段を
   オフに変える内容変更手段、 を有することを特徴とする自己保持機能と自己ターン・
   オフ機能を持つスイッチング回路。 ２．記憶手段と、 前記記憶手段の記憶内容に基づいてオン・オフ駆動され
   る第１組の１つ又は複数のスイッチング手段と、 前記第１組の１つ又は複数のスイッチング手段の主電流
   を検出して第１組の１つ又は複数の検出信号を出力する
   第１組の１つ又は複数の電流検出手段と、 前記第１組の１つ又は複数の検出信号に基づいて動作
   し、前記第１組の１つ又は複数のスイッチング手段の主
   電流がどれもその所定値より小さくなったことを前記第
   １組の１つ又は複数の電流検出手段が検出したとき前記
   記憶内容を変えて前記第１組の１つ又は複数のスイッチ
   ング手段をオフに変える第１の内容変更手段と、 前記記憶内容に基づいて前記第１組の１つ又は複数のス
   イッチング手段と正反対にオン・オフ駆動される第２組
   の１つ又は複数のスイッチング手段と、 前記第２組の１つ又は複数のスイッチング手段の主電流
   を検出して第２組の１つ又は複数の検出信号を出力する
   第２組の１つ又は複数の電流検出手段と、 前記第２組の１つ又は複数の検出信号に基づいて動作
   し、前記第２組の１つ又は複数のスイッチング手段の主
   電流がどれもその所定値より小さくなったことを前記第
   ２組の１つ又は複数の電流検出手段が検出したとき前記
   記憶内容を変えて前記第２組の１つ又は複数のスイッチ
   ング手段をオフに変える第２の内容変更手段、 を有することを特徴とする自己保持機能と自己ターン・
   オフ機能を持つスイッチング回路。 ３．各組の前記スイッチング手段の数が１つずつであ
   り、 両前記スイッチング手段が１つずつアーム対の各アーム
   の構成要素であることを特徴とする特許請求の範囲第２
   項記載の自己保持機能と自己ターン・オフ機能を持つス
   イッチング回路。 ４．各組の前記スイッチング手段の数が２つずつであ
   り、 同じ組の前記スイッチング手段が１つずつ隣り同士の主
   アームそれぞれの構成要素にならない様に４つの前記ス
   イッチング手段が１つずつ、ブリッジ接続された４つの
   主アームそれぞれの構成要素であり、 その第１組の電流検出手段２つが共通で１つになってお
   り、 その第２組の電流検出手段２つが共通で１つになってい
   ることを特徴とする特許請求の範囲第２項記載の自己保
   持機能と自己ターン・オフ機能を持つスイッチング回
   路。 ５．その第１組のスイッチング手段の数が２つであり、 その第２組のスイッチング手段の数が１つであり、 その第１組の一方のスイッチング手段とその第２組のス
   イッチング手段が１つずつアーム対の各アームの構成要
   素であり、 その第１組の他方のスイッチング手段が、前記一方のス
   イッチング手段を流れていた主回路電流を環流させる補
   助アームの構成要素であることを特徴とする特許請求の
   範囲第２項記載の自己保持機能と自己ターン・オフ機能
   を持つスイッチング回路。 ６．前記主回路電流が必ず前記補助アームを流れてから
   ゼロになることが確実な場合、 前記一方のスイッチング手段の主電流を検出する前記電
   流検出手段が省略されていることを特徴とする特許請求
   の範囲第５項記載の自己保持機能と自己ターン・オフ機
   能を持つスイッチング回路。 ７．記憶手段と、 前記記憶手段の記憶内容に基づいてオン・オフ駆動され
   る第１組の１つ又は複数のスイッチング手段と、 前記第１組の１つ又は複数のスイッチング手段の主電流
   を検出して第１組の１つ又は複数の検出信号を出力する
   第１組の１つ又は複数の電流検出手段と、 前記第１組の１つ又は複数の検出信号に基づいて動作
   し、前記第１組の１つ又は複数のスイッチング手段の主
   電流がどれもその所定値より小さくなったことを前記第
   １組の１つ又は複数の電流検出手段が検出したとき前記
   記憶内容を変えて前記第１組の１つ又は複数のスイッチ
   ング手段をオフに変える第１の内容変更手段と、 前記記憶内容に基づいて前記第１組の１つ又は複数のス
   イッチング手段と正反対にオン・オフ駆動される第２組
   の１つ又は複数のスイッチング手段と、 前記第２組の１つ又は複数のスイッチング手段の主電流
   を検出して第２組の１つ又は複数の検出信号を出力する
   第２組の１つ又は複数の電流検出手段と、 前記第２組の１つ又は複数の検出信号に基づいて動作
   し、前記第２組の１つ又は複数のスイッチング手段の主
   電流がどれもその所定値より小さくなったことを前記第
   ２組の１つ又は複数の電流検出手段が検出したとき前記
   記憶内容を変えて前記第２組の１つ又は複数のスイッチ
   ング手段をオフに変える第２の内容変更手段と、 負荷手段と、 キャパシタンス手段と、 前記負荷手段と前記キャパシタンス手段と共に直列共振
   動作をするインダクタンス手段と、 前記第１組の１つ又は複数のスイッチング手段がオンの
   とき前記負荷手段、前記キャパシタンス手段および前記
   インダクタンス手段が直接または等価的に直列接続状態
   となる直列回路に第１の直流電圧を供給する第１の直流
   電圧供給手段と、 前記第２組の１つ又は複数のスイッチング手段がオンの
   とき前記負荷手段、前記キャパシタンス手段および前記
   インダクタンス手段が直接または等価的に直列接続状態
   となる直列回路に第２の直流電圧を供給する第２の直流
   電圧供給手段、 を有することを特徴とする自己発振型直列インバータ回
   路。 ８．各組の前記スイッチング手段の数が１つずつであ
   り、 両前記スイッチング手段が１つずつアーム対の各アーム
   の構成要素であり、 両前記直列回路が同一であり、 前記第２の直流電圧がゼロで、前記第２の直流電圧供給
   手段が電圧ゼロを供給する短絡手段であり、 その第２組のスイッチング手段の方の前記アームに前記
   直列回路が並列接続されていることを特徴とする特許請
   求の範囲第７項記載の自己発振型直列インバータ回路。 ９．各組の前記スイッチング手段の数が２つずつであ
   り、 両前記直流電圧供給手段が共通で１つになっており、 同じ組の前記スイッチング手段が１つずつ隣り同士の主
   アームそれぞれの構成要素にならない様に４つの前記ス
   イッチング手段が１つずつ、前記直流電圧供給手段の両
   端間にブリッジ接続された４つの主アームそれぞれの構
   成要素であり、 その第１組の電流検出手段２つが共通で１つになってお
   り、 その第２組の電流検出手段２つが共通で１つになってお
   り、 両前記直列回路が同一で、そのブリッジ接続の両中点端
   子間にその直列回路が接続されていることを特徴とする
   特許請求の範囲第７項記載の自己発振型直列インバータ
   回路。 １０．その第１組のスイッチング手段の数が２つであ
   り、 その第２組のスイッチング手段の数が１つであり、 その第１組の一方のスイッチング手段とその第２組のス
   イッチング手段が１つずつアーム対の各アームの構成要
   素であり、 その第１組の他方のスイッチング手段が、前記一方のス
   イッチング手段を流れていた主回路電流を環流させる補
   助アームの構成要素であり、 その第１組の両スイッチング手段がその第２組のスイッ
   チング手段を挟む様に前記アーム対と前記補助アームが
   直列接続されており、 前記第１の直流電圧供給手段と前記アーム対が並列接続
   されており、 前記第２の直流電圧がゼロで、前記第２の直流電圧供給
   手段が電圧ゼロを供給する短絡手段であり、 前記アーム対の中点端子と前記補助アームの開放端の間
   に前記キャパシタンス手段が接続されており、 その直流電圧と逆向きに前記キャパシタンス手段に非可
   制御スイッチング手段が並列接続されており、 前記補助アームの両端間に前記負荷手段と前記インダク
   タンス手段が直接または等価的に直列接続されているこ
   とを特徴とする特許請求の範囲第７項記載の自己発振型
   直列インバータ回路。 １１．前記主回路電流が必ず前記補助アームを流れてか
   らゼロになることが確実な場合、 前記一方のスイッチング手段の主電流を検出する前記電
   流検出手段が省略されていることを特徴とする特許請求
   の範囲第10項記載の自己発振型直列インバータ回路。