JPH0611624Y2 - ミューティング回路 - Google Patents
ミューティング回路Info
- Publication number
- JPH0611624Y2 JPH0611624Y2 JP12700088U JP12700088U JPH0611624Y2 JP H0611624 Y2 JPH0611624 Y2 JP H0611624Y2 JP 12700088 U JP12700088 U JP 12700088U JP 12700088 U JP12700088 U JP 12700088U JP H0611624 Y2 JPH0611624 Y2 JP H0611624Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- audio signal
- signal output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、ラジオ等各種のオーディオ装置やＴＶ受像機
の音声信号出力回路に使用されるミューティング回路に
関する。
の音声信号出力回路に使用されるミューティング回路に
関する。
オーディオ装置やＴＶ（テレビジョン）の電源スイッチ
の遮断（開成）時に発生し易い衝撃音（以下「ポップ
音」とも記載する）は、電源電圧が降下してゆく過渡状
態で発生するので、電源遮断後に音声信号出力回路を速
やかに非動作状態にすることにより、ポップ音の発生を
防ぐことができる。このように非動作状態にさせる回路
をミューティング回路といい、従来のミューティング回
路は第３図に示すように構成されている。この図におい
て、２はミュート信号発生回路、４は音声信号出力回
路、Ｖcc及びＶeeは夫々正及び負の電源端子である。音
声信号出力回路４の電流供給回路は、NPN型トランジス
タＱ５と抵抗Ｒ９とで構成され、トランジスタＱ５が導
通状態のとき音声信号出力回路４は電源端子Ｖcc及び電
源端子Ｖeeから供給される電流により動作し、トランジ
スタＱ５が遮断状態になると音声信号出力回路４は非動
作状態となる。
の遮断（開成）時に発生し易い衝撃音（以下「ポップ
音」とも記載する）は、電源電圧が降下してゆく過渡状
態で発生するので、電源遮断後に音声信号出力回路を速
やかに非動作状態にすることにより、ポップ音の発生を
防ぐことができる。このように非動作状態にさせる回路
をミューティング回路といい、従来のミューティング回
路は第３図に示すように構成されている。この図におい
て、２はミュート信号発生回路、４は音声信号出力回
路、Ｖcc及びＶeeは夫々正及び負の電源端子である。音
声信号出力回路４の電流供給回路は、NPN型トランジス
タＱ５と抵抗Ｒ９とで構成され、トランジスタＱ５が導
通状態のとき音声信号出力回路４は電源端子Ｖcc及び電
源端子Ｖeeから供給される電流により動作し、トランジ
スタＱ５が遮断状態になると音声信号出力回路４は非動
作状態となる。
ミュート信号発生回路２は第４図(B)に示すような波形
の信号を出力する。即ち、通常（電源通電時）はＨ(Hig
h)レベル（アース電位＋0.7V以上）であり、電源遮断時
刻ｔ０の直後は急激に電圧が低下してＯＶになる。これ
に対して、電源端子Ｖccの電圧（装置本体の電源電圧）
は同図(A)に示すように比較的に緩慢にほぼ指数関数的
に低下する。その理由は、周知の如く、かかる直流の電
源電圧は100Vの交流を降圧及び整流して得ており、その
際に生ずる電圧の変動を低減して安定化を図るために、
電源供給ライン（電源端子Ｖcc）とアースGND間に、大
容量のコンデンサを接続しているからである。なお、こ
れは常識的なことなのでその図示は通常省略される。そ
して電源遮断時にはコンデンサに蓄積された電荷が負荷
回路（本考案の場合は音声信号出力回路等）へ放電さ
れ、負荷回路のインピーダンスとコンデンサの容量によ
り定まる時定数にて、第４図(A)に示すような曲線を描
いて下降するわけである。
の信号を出力する。即ち、通常（電源通電時）はＨ(Hig
h)レベル（アース電位＋0.7V以上）であり、電源遮断時
刻ｔ０の直後は急激に電圧が低下してＯＶになる。これ
に対して、電源端子Ｖccの電圧（装置本体の電源電圧）
は同図(A)に示すように比較的に緩慢にほぼ指数関数的
に低下する。その理由は、周知の如く、かかる直流の電
源電圧は100Vの交流を降圧及び整流して得ており、その
際に生ずる電圧の変動を低減して安定化を図るために、
電源供給ライン（電源端子Ｖcc）とアースGND間に、大
容量のコンデンサを接続しているからである。なお、こ
れは常識的なことなのでその図示は通常省略される。そ
して電源遮断時にはコンデンサに蓄積された電荷が負荷
回路（本考案の場合は音声信号出力回路等）へ放電さ
れ、負荷回路のインピーダンスとコンデンサの容量によ
り定まる時定数にて、第４図(A)に示すような曲線を描
いて下降するわけである。
さて、ミュート信号発生回路２の出力がＨレベルのと
き、ミュート信号入力端子Inに接続された抵抗Ｒ１を介
して、NPN型トランジスタＱ１のベースにＨレベルの信
号が供給されることによりトランジスタＱ１は導通(ON)
している。従って、このトランジスタＱ１のコレクタか
ら抵抗Ｒ３を介して接続されたダイオード接続のトラン
ジスタＱ２もON状態となり、これにより、トランジスタ
Ｑ２とカレントミラー回路を構成しているPNP型トラン
ジスタＱ３にも電流が流れる。そのため、NPN型トラン
ジスタＱ４と抵抗Ｒ８とからなる電圧供給回路も動作
し、これによりトランジスタＱ４のエミッタにそのベー
スが接続されている上記トランジスタＱ５もONとなっ
て、上記音声信号出力回路４を動作状態に維持するわけ
である。
き、ミュート信号入力端子Inに接続された抵抗Ｒ１を介
して、NPN型トランジスタＱ１のベースにＨレベルの信
号が供給されることによりトランジスタＱ１は導通(ON)
している。従って、このトランジスタＱ１のコレクタか
ら抵抗Ｒ３を介して接続されたダイオード接続のトラン
ジスタＱ２もON状態となり、これにより、トランジスタ
Ｑ２とカレントミラー回路を構成しているPNP型トラン
ジスタＱ３にも電流が流れる。そのため、NPN型トラン
ジスタＱ４と抵抗Ｒ８とからなる電圧供給回路も動作
し、これによりトランジスタＱ４のエミッタにそのベー
スが接続されている上記トランジスタＱ５もONとなっ
て、上記音声信号出力回路４を動作状態に維持するわけ
である。
いま、時刻ｔ０で電源スイッチ（図示せず）OFF等の動
作により電源を遮断すると、ミュート信号発生回路２か
らのミュート信号は急激にＬ(Low)レベルとなるので、
トランジスタＱ１は速やかに遮断状態(OFF)となり、そ
れによりトランジスタＱ２〜Ｑ４及び電流供給回路のト
ランジスタＱ５もOFF状態となる。即ちトランジスタＱ
１〜Ｑ４及び抵抗Ｒ１〜Ｒ８とでミュート回路は構成さ
れているわけで、電源遮断後に音声信号出力回路４は速
やかに非動作状態になるので、その直後に音声処理回路
（図示せず）等にて発生するポップ音は音声信号出力回
路４からは出力されなくなる。
作により電源を遮断すると、ミュート信号発生回路２か
らのミュート信号は急激にＬ(Low)レベルとなるので、
トランジスタＱ１は速やかに遮断状態(OFF)となり、そ
れによりトランジスタＱ２〜Ｑ４及び電流供給回路のト
ランジスタＱ５もOFF状態となる。即ちトランジスタＱ
１〜Ｑ４及び抵抗Ｒ１〜Ｒ８とでミュート回路は構成さ
れているわけで、電源遮断後に音声信号出力回路４は速
やかに非動作状態になるので、その直後に音声処理回路
（図示せず）等にて発生するポップ音は音声信号出力回
路４からは出力されなくなる。
上記従来のミューティング回路においては、次のような
欠点がある。
欠点がある。
ミュート回路の他にミュート信号発生回路が必要であ
り、そのため部品点数の増加やコスト増をきたしてい
る。
り、そのため部品点数の増加やコスト増をきたしてい
る。
音声信号出力回路及びミュート回路をＩＣ化する場合
にはミュート信号入力端子を設ける必要があるので、集
積度向上が妨げられる。
にはミュート信号入力端子を設ける必要があるので、集
積度向上が妨げられる。
本考案は、電源スイッチの開成操作による電源電圧の降
下を検知するための，ダイオードと抵抗の直列接続から
成るバイアス回路と、このバイアス回路からの検知出力
により動作する電流制御回路とを備え、電源スイッチの
開成時にはこの電流制御回路からの動作信号により音声
信号出力回路への電流供給を遮断して音声信号出力回路
を非動作状態にすることにより、衝撃音の発生を防止す
るよう構成して、前記課題を解決した。
下を検知するための，ダイオードと抵抗の直列接続から
成るバイアス回路と、このバイアス回路からの検知出力
により動作する電流制御回路とを備え、電源スイッチの
開成時にはこの電流制御回路からの動作信号により音声
信号出力回路への電流供給を遮断して音声信号出力回路
を非動作状態にすることにより、衝撃音の発生を防止す
るよう構成して、前記課題を解決した。
本考案のミューティング回路の一実施例について、第１
図を参照しながら説明する。第１図は本考案になるミュ
ーティング回路の第１実施例回路図である。この図にお
いて、第３図に示した従来回路と同一構成要素には同一
符号を付してその詳細な説明を省略する。第１図に示す
ように、ミューティング回路３はPNPトランジスタ
Ｑ２，Ｑ３；NPNトランジスタＱ６，Ｑ７；抵抗Ｒ４，
Ｒ５，Ｒ10〜Ｒ13及び４つのダイオードＤ１〜Ｄ４とか
ら成り、これらを図示の如く結線して構成される。即
ち、抵抗Ｒ10，Ｒ11及びダイオードＤ１〜Ｄ４をＶcc電
源端子８とアース端子GNDとの間に直列に接続してバイ
アス回路５を構成している。
図を参照しながら説明する。第１図は本考案になるミュ
ーティング回路の第１実施例回路図である。この図にお
いて、第３図に示した従来回路と同一構成要素には同一
符号を付してその詳細な説明を省略する。第１図に示す
ように、ミューティング回路３はPNPトランジスタ
Ｑ２，Ｑ３；NPNトランジスタＱ６，Ｑ７；抵抗Ｒ４，
Ｒ５，Ｒ10〜Ｒ13及び４つのダイオードＤ１〜Ｄ４とか
ら成り、これらを図示の如く結線して構成される。即
ち、抵抗Ｒ10，Ｒ11及びダイオードＤ１〜Ｄ４をＶcc電
源端子８とアース端子GNDとの間に直列に接続してバイ
アス回路５を構成している。
この場合、電圧Ｖcc＞４ＶＤ（ＶＤ：ダイオードの順方
向電圧）であり、通常状態ではバイアス回路５は動作
し、電圧Ｖccを分圧した電圧でトランジスタＱ６のベー
スにバイアスしているので、トランジスタＱ６は導通し
ている。従って、ダイオード接続されたトランジスタＱ
２もON状態となり、このトランジスタＱ２とカレントミ
ラー構成にあるトランジスタＱ３もONとなる。トランジ
スタＱ３のコレクタ電流は、ダイオード接続されたトラ
ンジスタＱ７に流れ、これとカレントミラー構成にある
トランジスタＱ５，即ち音声信号出力回路４用の電流供
給回路にも電流は流れるので、音声信号出力回路４は動
作状態を維持する。
向電圧）であり、通常状態ではバイアス回路５は動作
し、電圧Ｖccを分圧した電圧でトランジスタＱ６のベー
スにバイアスしているので、トランジスタＱ６は導通し
ている。従って、ダイオード接続されたトランジスタＱ
２もON状態となり、このトランジスタＱ２とカレントミ
ラー構成にあるトランジスタＱ３もONとなる。トランジ
スタＱ３のコレクタ電流は、ダイオード接続されたトラ
ンジスタＱ７に流れ、これとカレントミラー構成にある
トランジスタＱ５，即ち音声信号出力回路４用の電流供
給回路にも電流は流れるので、音声信号出力回路４は動
作状態を維持する。
次に、電源遮断時には電圧Ｖccは前記従来例で説明した
原理により、第４図(A)の如き曲線を描いて次第に低下
する。そして、電圧が４ＶＤ（通常2.4〜2.8Ｖ）以下に
なると抵抗Ｒ10〜Ｒ11間には電流が流れなくなるので、
直ちにバイアス回路５は動作しなくなり、トランジスタ
Ｑ６はOFF状態となる。従って音声信号出力回路４の電
流源トランジスタＱ５も非導通となり、音声信号出力回
路４は非動作状態となる。即ち、電源遮断後、電圧Ｖcc
が４ＶＤまで下った時点で音声信号出力回路４は非動作
となるので、その後のポップ音は音声信号出力回路４か
ら出力されなくなる。
原理により、第４図(A)の如き曲線を描いて次第に低下
する。そして、電圧が４ＶＤ（通常2.4〜2.8Ｖ）以下に
なると抵抗Ｒ10〜Ｒ11間には電流が流れなくなるので、
直ちにバイアス回路５は動作しなくなり、トランジスタ
Ｑ６はOFF状態となる。従って音声信号出力回路４の電
流源トランジスタＱ５も非導通となり、音声信号出力回
路４は非動作状態となる。即ち、電源遮断後、電圧Ｖcc
が４ＶＤまで下った時点で音声信号出力回路４は非動作
となるので、その後のポップ音は音声信号出力回路４か
ら出力されなくなる。
なお、上記実施例ではバイアス回路５のダイオートを４
個としたが、Ｖcc＞ｎＶＤ（ｎ：ダイオードの個数）な
る条件を満たしさえすれば、ｎは４に限らずいくつでも
良く、ダイオードの個数が多くなればなるほど電源遮断
時点からバイアス回路５が動作しなくなる（即ち音声信
号出力回路４が非動作状態となる）までの時間が短くな
る。また、この実施例では、バイアス回路５をＶcc電源
端子８−アースGND間に接続してＶccの電圧降下を検知
するようにしたが、これに限らず、Ｖee電源端子９−ア
ースGND間に接続してＶeeの電圧降下を検知するよう構
成したり、Ｖcc電源端子８−Ｖee電源端子９間に接続し
ても構わない。更にまた、バイアス回路５のON，OFFで
音声信号出力回路４の電流源をON，OFFするための電流
制御回路（第１図ではトランジスタＱ２，Ｑ３，Ｑ６，
Ｑ７；抵抗Ｒ４，Ｒ５，Ｒ12，Ｒ13で構成）６も、かか
る構成に限定される必要は無い。
個としたが、Ｖcc＞ｎＶＤ（ｎ：ダイオードの個数）な
る条件を満たしさえすれば、ｎは４に限らずいくつでも
良く、ダイオードの個数が多くなればなるほど電源遮断
時点からバイアス回路５が動作しなくなる（即ち音声信
号出力回路４が非動作状態となる）までの時間が短くな
る。また、この実施例では、バイアス回路５をＶcc電源
端子８−アースGND間に接続してＶccの電圧降下を検知
するようにしたが、これに限らず、Ｖee電源端子９−ア
ースGND間に接続してＶeeの電圧降下を検知するよう構
成したり、Ｖcc電源端子８−Ｖee電源端子９間に接続し
ても構わない。更にまた、バイアス回路５のON，OFFで
音声信号出力回路４の電流源をON，OFFするための電流
制御回路（第１図ではトランジスタＱ２，Ｑ３，Ｑ６，
Ｑ７；抵抗Ｒ４，Ｒ５，Ｒ12，Ｒ13で構成）６も、かか
る構成に限定される必要は無い。
次に、本考案のミューティング回路の第２実施例につい
て、第２図を参照しながら説明する。この図において、
第１図示の第１実施例回路と同一構成要素には同一符号
を付してその詳細な説明を省略する。第２図に示すよう
に、ミューティング回路７はNPNトランジスタＱ８〜Ｑ
11，抵抗Ｒ14〜Ｒ19及び６つのダイオードＤ５〜Ｄ10と
から成り、このうちダイオードＤ５〜Ｄ10と抵抗Ｒ14，
Ｒ15とでバイアス回路１１が構成され、Ｖee電源端子９
−アースGND間に接続されている。なお、Ａ１，Ａ２は
所定の電流を供給させるための電流源である。
て、第２図を参照しながら説明する。この図において、
第１図示の第１実施例回路と同一構成要素には同一符号
を付してその詳細な説明を省略する。第２図に示すよう
に、ミューティング回路７はNPNトランジスタＱ８〜Ｑ
11，抵抗Ｒ14〜Ｒ19及び６つのダイオードＤ５〜Ｄ10と
から成り、このうちダイオードＤ５〜Ｄ10と抵抗Ｒ14，
Ｒ15とでバイアス回路１１が構成され、Ｖee電源端子９
−アースGND間に接続されている。なお、Ａ１，Ａ２は
所定の電流を供給させるための電流源である。
装置本体の電源がONとされている通常状態ではトランジ
スタＱ８は導通している。ここで、電流源Ａ１の電流を
Ｉ１とし、トランジスタＱ８が導通状態で電流がＩ１だ
け流れるように設定すると、トランジスタＱ８は飽和状
態となる。そのときトランジスタＱ８はコレクタ，エミ
ッタ間の飽和電圧ＶcE(sat)は周知の如く通常0.1〜0.2
Ｖである。一方、トランジスタＱ９はダイオード接続
（ベース，コレクタ間が短絡）されているので、そのオ
フセット電圧（電流を流すに必要な最低限の順方向電
圧）は、0.6〜0.7Ｖ程度である。ここで、抵抗Ｒ16の抵
抗値ｒ16を、ｒ16×Ｉ１＜0.4Ｖ（0.6-0.2＝0.4）とな
るよう選定すると、トランジスタＱ８の導通時には電流
Ｉ１はトランジスタＱ９側には流れず、トランジスタＱ
８にだけ流れるよう設定できる。このようにしてトラン
ジスタＱ９をOFF状態にすると、トランジスタＱ９とト
ランジスタＱ10とはカレントミラー構成なので、トラン
ジスタＱ10もOFF状態となる。従って電流源Ａ２の電流
Ｉ２はダイオード接続されたトランジスタＱ11の方に流
れて、音声信号出力回路４の電流源トランジスタＱ５も
導通し、音声信号出力回路４は動作状態を維持する。
スタＱ８は導通している。ここで、電流源Ａ１の電流を
Ｉ１とし、トランジスタＱ８が導通状態で電流がＩ１だ
け流れるように設定すると、トランジスタＱ８は飽和状
態となる。そのときトランジスタＱ８はコレクタ，エミ
ッタ間の飽和電圧ＶcE(sat)は周知の如く通常0.1〜0.2
Ｖである。一方、トランジスタＱ９はダイオード接続
（ベース，コレクタ間が短絡）されているので、そのオ
フセット電圧（電流を流すに必要な最低限の順方向電
圧）は、0.6〜0.7Ｖ程度である。ここで、抵抗Ｒ16の抵
抗値ｒ16を、ｒ16×Ｉ１＜0.4Ｖ（0.6-0.2＝0.4）とな
るよう選定すると、トランジスタＱ８の導通時には電流
Ｉ１はトランジスタＱ９側には流れず、トランジスタＱ
８にだけ流れるよう設定できる。このようにしてトラン
ジスタＱ９をOFF状態にすると、トランジスタＱ９とト
ランジスタＱ10とはカレントミラー構成なので、トラン
ジスタＱ10もOFF状態となる。従って電流源Ａ２の電流
Ｉ２はダイオード接続されたトランジスタＱ11の方に流
れて、音声信号出力回路４の電流源トランジスタＱ５も
導通し、音声信号出力回路４は動作状態を維持する。
ここで、電源スイッチ（図示せず）を遮断(OFF)すると
電圧Ｖeeも第４図(A)の如き曲線を描いて降下し、Ｖee
が６ＶＤ以下になると直ちにバイアス回路１１は動作し
なくり、トランジスタＱ８はOFF状態となる。Ｖeeが６
ＶＤとなった時点では、電流源Ａ１，Ａ２は未だ夫々動
作しているので、電流Ｉ１はトランジスタＱ９に流れ、
トランジスタＱ10も導通する。このときトランジスタＱ
10にはＩ２だけ電流が流れるように抵抗Ｒ17，Ｒ18の値
を設定しておくと、トランジスタＱ11には電流が流れな
くなり、電流源トランジスタＱ５も非導通となって音声
信号出力回路４は非動作状態となるわけである。
電圧Ｖeeも第４図(A)の如き曲線を描いて降下し、Ｖee
が６ＶＤ以下になると直ちにバイアス回路１１は動作し
なくり、トランジスタＱ８はOFF状態となる。Ｖeeが６
ＶＤとなった時点では、電流源Ａ１，Ａ２は未だ夫々動
作しているので、電流Ｉ１はトランジスタＱ９に流れ、
トランジスタＱ10も導通する。このときトランジスタＱ
10にはＩ２だけ電流が流れるように抵抗Ｒ17，Ｒ18の値
を設定しておくと、トランジスタＱ11には電流が流れな
くなり、電流源トランジスタＱ５も非導通となって音声
信号出力回路４は非動作状態となるわけである。
なお、この第２実施例ではバイアス回路１１のダイオー
ドを６個としたが、Ｖcc＞ｎＶＤ（ｎ：ダイオードの個
数）なる条件を満たしさえすれば、ｎは６に限らずいく
つでも良く、ダイオードの個数が多くなるほど電源遮断
時点から音声信号出力回路４が非動作状態となるまでの
時間が短くなる。また、この実施例では、バイアス回路
１１をＶee電源端子９−アースGND間に接続してＶeeの
電圧降下を検知するようにしたが、これに限らず、Ｖcc
電源端子８−アースGND間に接続（電流源Ａ１，Ａ２の
接続位置も変わる）してＶccの電圧降下を検知するよう
構成してもよい。更にまた、バイアス回路１１のON，OF
Fで音声信号出力回路４の電流源をON，OFFするための電
流制御回路（第２図ではトランジスタＱ８〜Ｑ11，抵抗
Ｒ16〜Ｒ19，電流源Ａ１，Ａ２で構成）１２もかかる構
成に限定されるものではない。
ドを６個としたが、Ｖcc＞ｎＶＤ（ｎ：ダイオードの個
数）なる条件を満たしさえすれば、ｎは６に限らずいく
つでも良く、ダイオードの個数が多くなるほど電源遮断
時点から音声信号出力回路４が非動作状態となるまでの
時間が短くなる。また、この実施例では、バイアス回路
１１をＶee電源端子９−アースGND間に接続してＶeeの
電圧降下を検知するようにしたが、これに限らず、Ｖcc
電源端子８−アースGND間に接続（電流源Ａ１，Ａ２の
接続位置も変わる）してＶccの電圧降下を検知するよう
構成してもよい。更にまた、バイアス回路１１のON，OF
Fで音声信号出力回路４の電流源をON，OFFするための電
流制御回路（第２図ではトランジスタＱ８〜Ｑ11，抵抗
Ｒ16〜Ｒ19，電流源Ａ１，Ａ２で構成）１２もかかる構
成に限定されるものではない。
以上説明したように、本考案のミューティング回路によ
れば、複数のダイオードと抵抗のみから成るバイアス回
路で電源電圧の降下を検知しているので、オーディオ装
置やＴＶの電源スイッチの開成時に音声信号処理回路等
において発生する耳障りなポップ音の発生を、従来回路
におけるミュート信号発生回路なしに防止でき、音声信
号出力回路及びミュート回路をＩＣ化する場合には外部
接続端子が不要となって集積度の向上が図れるという、
実用上優れた特長を有する。
れば、複数のダイオードと抵抗のみから成るバイアス回
路で電源電圧の降下を検知しているので、オーディオ装
置やＴＶの電源スイッチの開成時に音声信号処理回路等
において発生する耳障りなポップ音の発生を、従来回路
におけるミュート信号発生回路なしに防止でき、音声信
号出力回路及びミュート回路をＩＣ化する場合には外部
接続端子が不要となって集積度の向上が図れるという、
実用上優れた特長を有する。
第１図及び第２図は本考案のミューティング回路の夫々
第１及び第２実施例の回路図、第３図は従来のミューテ
ィング回路図、第４図(A),(B)はその動作説明用信号波
形図である。 ３，７……ミューティング回路、４……音声信号出力回
路、５，１１……バイアス回路、６，１２……電流制御
回路、Ｄ１〜Ｄ10……ダイオード、Ｑ１〜Ｑ11……トラ
ンジスタ、Ｒ１〜Ｒ19……抵抗。
第１及び第２実施例の回路図、第３図は従来のミューテ
ィング回路図、第４図(A),(B)はその動作説明用信号波
形図である。 ３，７……ミューティング回路、４……音声信号出力回
路、５，１１……バイアス回路、６，１２……電流制御
回路、Ｄ１〜Ｄ10……ダイオード、Ｑ１〜Ｑ11……トラ
ンジスタ、Ｒ１〜Ｒ19……抵抗。
Claims (1)
- 【請求項１】電源スイッチの開成操作による電源電圧の
降下を検知するための，ダイオードと抵抗の直列接続か
ら成るバイアス回路と、該バイアス回路からの検知出力
により動作する電流制御回路とを備え、 電源スイッチの開成時には該電流制御回路からの動作信
号により上記音声信号出力回路への電流供給を遮断して
音声信号出力回路を非動作状態にすることにより、衝撃
音の発生を防止するよう構成したことを特徴とするミュ
ーティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12700088U JPH0611624Y2 (ja) | 1988-09-28 | 1988-09-28 | ミューティング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12700088U JPH0611624Y2 (ja) | 1988-09-28 | 1988-09-28 | ミューティング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0247818U JPH0247818U (ja) | 1990-04-03 |
| JPH0611624Y2 true JPH0611624Y2 (ja) | 1994-03-23 |
Family
ID=31379026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12700088U Expired - Lifetime JPH0611624Y2 (ja) | 1988-09-28 | 1988-09-28 | ミューティング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611624Y2 (ja) |
-
1988
- 1988-09-28 JP JP12700088U patent/JPH0611624Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0247818U (ja) | 1990-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5642076A (en) | No turn-on pop noise amplifier | |
| US5537081A (en) | No turn-on pop noise amplifier | |
| JP2893429B2 (ja) | ２つの動作モードを有する増幅器 | |
| US4410859A (en) | Signal amplifier circuit arrangement with output current limiting function | |
| JPS6059807A (ja) | トランジスタ保護回路 | |
| US4427949A (en) | Signal intercepting circuit | |
| JPH0611624Y2 (ja) | ミューティング回路 | |
| EP0091119A2 (en) | Monolithic semiconductor integrated A.C. switch circuit | |
| JPH07321621A (ja) | 半導体集積回路 | |
| US20050100177A1 (en) | Mute circuit of an audio device for suppressing audio signals during transients of power switching | |
| JPH0793537B2 (ja) | ミューティング方式 | |
| JP2841977B2 (ja) | 電流のしきい値を検出する回路 | |
| JPH09162647A (ja) | オーディオ信号増幅回路 | |
| JPH0246112Y2 (ja) | ||
| JPH0360222B2 (ja) | ||
| JPH0619686B2 (ja) | 電源回路 | |
| JPS6133483B2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPS5915331A (ja) | 論理ゲ−ト回路 | |
| JPH06310998A (ja) | コンパレータ回路 | |
| JPH0516725Y2 (ja) | ||
| JPS59218039A (ja) | モノリシツクスイツチ回路 | |
| JPH05335840A (ja) | 半導体集積回路 | |
| JPS6034849B2 (ja) | ミユ−テイング回路 | |
| JPS58144921A (ja) | 始動回路付直流定電圧回路 |