JP2893429B2 - 2つの動作モードを有する増幅器 - Google Patents
2つの動作モードを有する増幅器Info
- Publication number
- JP2893429B2 JP2893429B2 JP3207265A JP20726591A JP2893429B2 JP 2893429 B2 JP2893429 B2 JP 2893429B2 JP 3207265 A JP3207265 A JP 3207265A JP 20726591 A JP20726591 A JP 20726591A JP 2893429 B2 JP2893429 B2 JP 2893429B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- amplifier
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
詳しくは、一体構造の差動演算増幅器に関する。
れているように非常に多くの応用例において利用されて
いる。以前は、静止電力消費の小さい増幅器を作ること
が目標であったが、このような従来の増幅器は出力駆動
電流と交流(AC)性能が不十分であった。事実、イン
ピーダンスの低い負荷を駆動するために駆動電流能力が
高く、同時に電力消費を抑えるためにバイアス・ドレイ
ン電流を最小限に抑えることのできるような演算増幅器
を作り出すことが依然として目標となっている。移動式
電話や、ラジオ,ビデオゲームなどの消費者向けの娯楽
装置などのようなポータブルな電池で駆動される用途に
おいては、このような用途に用いられる増幅器の静止電
力消費を制限することが特に重要である。
出力電流演算増幅器のほとんどは、出力ステージに結合
された入力ステージから構成される。入力ステージに印
加された交流入力信号に応答して、演算増幅器は、出力
ステージに結合された負荷と駆動電流をやりとりする。
通常、入力ステージと出力ステージとは、静止ドレイン
電流にバイアスされて、高品位オーディオとしてあるい
はデータ処理のために用いられる。たとえば、Moto
rola,Inc.製MC33178のような低電力,
高出力の電流増幅器は、入力信号が印加されていない状
態の静止動作モードにおいて、1台の増幅器につき約4
20マイクロアンペアのドレイン電流を出す。マイクロ
電力用およびバッテリで駆動用については、高負荷電流
を供給することのできる増幅器を提供しつつ、上記の従
来技術よりもドレイン電流の条件を下げる必要がある。
従来の技術よりもドレイン電流条件を小さくした、しか
し入力信号に応答して高い負荷電流を提供する差動演算
増幅器に対する必要性が生まれる。
ジと出力ステージとを有し、そこに結合された負荷に対
して駆動電流を与える増幅器が提供され、この増幅器は
入力信号が増幅器に印加されるとそれを検知し、その信
号に応答して出力においてイネーブル信号を与える回路
と、入力信号が印加されない静止動作モードに増幅器が
あるとき低いドレイン電流を供給して、入力ステージと
出力ステージとをバイアスし、かつイネーブル信号に応
答して前記入力ステージおよび出力ステージに与えられ
る電流を増大させ、その入力ステージと出力ステージを
高バイアス・ドレイン電流動作モード(アクティブ・モ
ード)でバイアスする電流レギュレータ回路とから構成
される。
2つの動作モードを有する演算増幅器を含む本発明の増
幅器の3種の実施例が示されている。増幅器10,3
0,40は、印加された入力信号に応答して、高ドレイ
ン・バイアス電流モードにおいて演算増幅器を動作さ
せ、入力信号が印加されないときは低いドレイン・バイ
アス電流静止動作モードに演算増幅器を維持する回路を
有する。これらの増幅器はたとえば従来のバイポーラ製
造過程を用いて、集積回路の形式で製造するのに適して
いることがわかる。また、複数の図内で用いられる同類
の部品には同じ参照番号がつけられている。
関連回路とによって構成される増幅器10が示される。
この回路は、低い静止ドレイン電流モード(静止動作モ
ードまたはスリープ・モード)、または高いドレイン電
流モードのいずれかに演算増幅器をおくことにより演算
増幅器の動作状態を制御する、すなわち2状態動作の増
幅器である。通常、演算増幅器12は差動入力14,1
6に印加された入力信号に応答して、出力18における
高い駆動電流ILを負荷RLに供給する。概して、演算
増幅器12は差動入力信号を受信する差動入力ステー
ジ,入力ステージと出力ステージとの間に結合された中
間ステージを含み、この出力ステージは、出力18に結
合されて負荷電流を出し入れする。図示されてはいない
が、上記のMC33178演算増幅器は、開示された演
算増幅器の典型的なもので、上記のステージを含んでい
る。増幅器10はさらに静止電流レギュレータ20とア
クティブ電流レギュレータ22とから構成され、演算増
幅器12のステージにバイアス電流IBiasを供給す
る調整回路を含む。電圧比較器24は、増幅器10の入
力14,16にそれぞれ結合され、動作可能な回路26
に結合した出力を有し、回路26はアクティブ電流レギ
ュレータ22の動作可能入力に結合された出力を有して
いる。
幅器10は静止動作モードにバイアスされている。この
静止動作モードにおいては、アクティブ電流レギュレー
タは動作不能状態であり、静止電流レギュレータ20の
みが低いドレイン電流IBiasを供給して演算増幅器
12の特定のステージをバイアスする。静止動作モード
のドレイン電流の大きさは20マイクロアンペア台であ
る。これは、入力信号に応答するため機能状態に増幅器
を維持するのに充分なバイアス・ドレイン電流である。
電圧比較器24が増幅器10の入力において差動入力信
号の存在を検出すると、制御信号を供給して、動作可能
な回路26をアクティブにする。動作可能な回路26が
アクティブになると、イネーブル信号がアクティブ電流
レギュレータ22に供給される。動作可能になったのに
応答して、アクティブ電流レギュレータ22は追加のバ
イアス電流を受けて、IBiasの大きさをさらに高い
バイアス・ドレイン電流のレベルまで増大させ、ステー
ジをより高いアクティブ・モードで動作させて、負荷R
Lに対して高い出力電流を供給する。
いときは低バイアス・ドレイン状態または静止動作モー
ドで動作され、入力信号が印加されたことを検知すると
増幅器を、高い負荷電流または高周波能力を可能にする
ために充分なアクティブ・モードまたは高バイアス・ド
レイン電流状態で動作させる2状態演算増幅器である。
の動作モードで動作する好適な実施例の増幅器30であ
る。増幅器30は入力14,16に印加された入力信号
に応答し、電流検出器28により負荷電流ILの変化に
比例する電流を検知する。この電流検出器28は、演算
増幅器12の出力ステージに結合されて、イネーブル回
路26の動作を制御するこのため、上述のようにアクテ
ィブ電流レギュレータ22は、印加された入力信号に応
答して動作可能となり、負荷電流ILを所定の閾値より
も大きくする。
の増幅器について説明した方法と実質的に同じ方法で、
静止動作モードおよびアクティブ・モードで動作する。
この場合は、電源電流の変化が、入力14,16に印加
された入力信号に応答する検出器32により検出され、
演算増幅器の出力ステージをアクティブにし負荷電流を
出し始めるようにさせる。検出器32は、VCCが供給
されている正の電源レールと、演算増幅器12との間に
結合されており、入力信号による電源電流ドレインの増
加を検知する。この電流の増加は、電流比較器36によ
り基準電流と比較されて制御信号が動作可能回路26に
発生してレギュレータ22を動作可能にする。同様に、
負荷電流が出力18から入ると、検出器34は負の電源
レールの電流の変化を検知する。この変化は、電流比較
器36により検出されて上記と同様にレギュレータ22
を動作可能にする。
に詳細のブロック概略図)が示され、本発明の好適な実
施例をさらに詳しく説明している。演算増幅器12の出
力ステージに結合された分数負荷電流検出器42は、そ
こを通る負荷電流を検知し、出力において負荷電流の一
部に比例する出力電流を与えるために用いられる。検出
器42の出力は、電流しきい値検出器44の入力に結合
されている。電流しきい値検出器44は電流ミラー46
の入力に結合された別の入力端子を有しており、電流ミ
ラー46の出力は、基準電流電源48と遅延回路52の
入力の両方に結合されている。遅延回路の出力はアクテ
ィブ電流レギュレータ22の動作可能入力に結合されて
いる。
静止電流レギュレータ20がアクティブとなり、演算増
幅器12のステージを通じて静止ドレイン・バイアス電
流を供給する。このため、IBiasは、ある公称値、
たとえば20マイクロアンペアになる。そのため増幅器
50の動作の静止動作モードは、演算増幅器12が入力
14,16に印加される入力信号に応答するのに充分
な、最小限のドレイン・バイアス電流を必要とする。静
止動作モード動作中には、負荷電流がないので、検出器
42の出力は実質的にゼロになる。そのため電流しきい
値検出器44は、低いドレイン電流状態のままとなり、
電流ミラー46に対して入力電流を供給しない。それゆ
えIDはゼロである。このため遅延回路52は、動作不
能となり電流レギュレータ22に対してイネーブル信号
を供給しない。しかし、入力14と16に印加された入
力信号に応答して、負荷電流ILは出力18において流
入および流出のいずれかを開始する。検出器42はこの
負荷電流の一部を検知して、実際の電流ILに比例する
出力電流%ILを与える。この出力電流が、電流しきい
値検出器44により設定された所定の値を越えるとすぐ
に、入力電流が電流ミラー46に供給される。電流ミラ
ー46はその後出力において電流IDを発する。IDの
大きさが、IREFを越えると、遅延回路52が動作状
態となりアクティブ電流レギュレータ22にイネーブル
信号を供給する。アクティブ電流レギュレータ22が動
作可能になると、次に追加のバイアス電流IBiasが
供給されて、高ドレイン・バイアス状態に演算増幅器1
2をバイアスし、さらに演算増幅器はアクティブ・モー
ドになって、従来の方法で高い出力負荷電流を供給す
る。遅延回路52により与えられたイネーブル信号は所
定の時間オンのままで、入力信号がゼロになると遅延さ
れる。これによって交流入力信号が交流半サイクル間で
ゼロに交差するたびに出力信号の歪が防止される。図5
には、本発明の2動作モード増幅器が詳細に示されてい
る。増幅器の演算増幅器部12は、入力14,16とに
おいて差動入力信号を受信し、中間ステージにシングル
・エンドの出力信号を与える差動入力ステージ60を含
んでいる。この中間ステージはトランジスタ64と抵抗
66とから構成され、抵抗66はトランジスタ64のエ
ミッタと負の電源レールVEEとの間に結合されてい
る。トランジスタ64は、そのコレクタが電流源80に
結合されているエミッタ・フォロワーとして構成されて
いる。トランジスタ64のコレクタとエミッタとは、演
算増幅器12の出力ステージの各入力に結合されてお
り、該増幅器12は負荷電流を受ける出力トランジスタ
68,ダイオード70,直列に接続されたダイオード7
6,78,電流を発する出力トランジスタ74とから構
成され、これらはすべて既知の方法で相互接続されてい
る。出力ステージの電流を受ける出力トランジスタ68
と電流を発するトランジスタ74とはいずれも抵抗72
を通じて出力端子18に結合されている。上述のよう
に、演算増幅器は、電流レギュレータ20により静止動
作モードにバイアスされている数個のステージを持つ従
来の構成である。バイアス方法については、以下に示
す。
ランジスタ94,96,抵抗100,102,ダイオー
ド104,出力トランジスタ106,108,110と
から構成される既知のものである。たとえば、米国特許
第4,491,780号では、レギュレータ20および
22の両方の構造と動作を開示している。簡単にいう
と、△VBE電圧が、抵抗100の両側に設定されて、
それによりトランジスタ106,108,110のコレ
クタ・エミッタ導電路を流れる出力電流が設定される。
このため静止バイアス駆動電流IBiasがトランジス
タ106,108を通じて、演算増幅器の適当なステー
ジに供給される。このため、トランジスタ106のコレ
クタは、ダイオード接続型トランジスタ88とトランジ
スタ86とから構成される電流ミラーに結合される。ト
ランジスタ106がトランジスタ88のエミッタ・コレ
クタ導電路から電流を受けると、電流はトランジスタ8
6を介して鏡映され、入力ステージを静止動作状態にバ
イアスする。同様に、ダイオード接続型トランジスタ8
4とトランジスタ82とから構成される電流ミラー80
は、トランジスタ84からの電流を受けるトランジスタ
108に応答して、トランジスタ82のコレクタから、
トランジスタ64のコレクタに静止バイアス電流を供給
し、同時に出力ステージに応答して静止電流を供給す
る。
ステージ60は、トランジスタ68をオンにするのに充
分なだけエミッタ・フォロワー・トランジスタ64を導
通させる。ダイオードおよびトランジスタ70,74,
76,78は整合しているのが理想である。静止動作モ
ードでは、ILはゼロであり、トランジスタ74のベー
ス・エミッタとダイオード70の両側の電圧降下の量
は、ダイオード76,78との両側の電圧降下の量に等
しい。分数負荷電流検出器42は、4個の検知用トラン
ジスタ128,130,132,134と、各抵抗Rお
よび電流ミラー136,138,142,144を含ん
でいる。後でさらに詳しく解説するが、トランジスタ1
28,130は、トランジスタ74と抵抗72とを介し
て出力18に発される負荷電流の存在を検知するために
用いられる。一方トランジスタ132,134とは、ト
ランジスタ68を通じて出力18から流れる負荷電流を
検知する。図に示されるように、トランジスタ128,
130のベースは、ダイオード76のアノードと出力ト
ランジスタ74のベースとにおいて共通接続され、一
方、トランジスタ128のエミッタは抵抗Rを介してダ
イオード78のアノードに接続され、トランジスタ13
0のエミッタは各々の抵抗Rを介してダイオード70の
アノードに結合されている。トランジスタ128のコレ
クタは従来の方法で多重コレクタのトランジスタ136
により形成された電流ミラーの入力に戻る。この電流ミ
ラーの出力(トランジスタ136の第2コレクタ)は、
ノード140とトランジスタ130のコレクタに結合さ
れている。ノード140も多重コレクタのトランジスタ
138により形成される電流ミラーの入力に結合され、
このトランジスタ138の出力はノード148に接続さ
れている。同様に、トランジスタ132のベース・エミ
ッタは抵抗Rを介してダイオード78の両側に結合さ
れ、トランジスタ134のベース・エミッタは抵抗Rを
介してダイオード70の両側に結合されている。さらに
トランジスタ132のコレクタは、多重コレクタのトラ
ンジスタ142により形成される電流ミラーの入力(ト
ランジスタ142の第1コレクタ)に結合され、トラン
ジスタ142の出力は、トランジスタ134のコレクタ
と多重コレクタのトランジスタ144により形成される
電流ミラーの入力とに結合されている。トランジスタ1
44により形成される電流ミラーの出力は、ノード14
8においてトランジスタ138により形成される電流ミ
ラーの出力と、トランジスタ150のエミッタにおいて
電流しきい値検出器の入力またはスイッチ44に共通接
続される。
のトランジスタ150を含み、このトランジスタのエミ
ッタは、ノード148および電流ミラー178の1つの
出力に結合されている。トランジスタ150の第1コレ
クタはそのベースに相互接続され、ダイオード152を
介して負の電源レールとトランジスタ154のベースの
両方に結合されている。トランジスタ162のコレクタ
は、電流ミラー46の入力に結合され、この電流ミラー
の出力は電流ミラーまたは電流基準源48に結合され、
トランジスタ162のエミッタは、(一定の電流を供給
する)電流ミラー160の出力に結合される。一方、こ
の電流ミラー160の入力は電流ミラー112の出力に
結合されている。電流ミラー178の1つの出力は、レ
ギュレータ22の入力ノード66に結合され、入力は遅
延回路52のトランジスタ176のコレクタに結合され
ている。遅延回路52にはさらにトランジスタ170が
含まれ、このトランジスタのベースは電流基準48を形
成する電流ミラーの出力と、電流ミラー46の出力とに
結合され、一方トランジスタ170のエミッタは、トラ
ンジスタ174のベースとコンデンサ172の1つの電
極に結合されている。コンデンサ172のもう1つの電
極は、VEEに戻される。トランジスタ170および1
74のコレクタはVCCに戻され、トランジスタ174
のエミッタは、トランジスタ176のベースとトランジ
スタ180のベースとに結合されている。トランジスタ
176のエミッタは、電流ミラー48の出力に結合され
ている。トランジスタ180のコレクタはVCCに戻さ
れ、エミッタはトランジスタ170のベースと共に電流
ミラー48のもう1つの出力に結合されている。
ンジスタ74を流れるバイアス電流は、ダイオード76
を流れる電流と等しく、同様にダイオード70を流れる
電流はダイオード78の電流に等しい。この状態で、ト
ランジスタ128,130は等しくバイアスされ、相互
接続されたコレクタとベースにおいて、トランジスタ1
28に受けられた電流のために、トランジスタ136の
第2コレクタにおいて鏡映された電流は、トランジスタ
130が受ける。そのため、電流ミラー・トランジスタ
138によりノード148に鏡映される電流はない。同
様に、トランジスタ144から発されるベース電流はな
いので電流ミラー・トランジスタ144は非アクティブ
のままになり、トランジスタ132のためにトランジス
タ134は、トランジスタ142から発生された全電流
を受けるので、トランジスタ144の出力コレクタから
ノード148に対して鏡映される電流はない。このよう
に、電流検出器回路42の独自の機能とは、検出された
分数負荷電流から静止電流を減ずることである。負荷電
流がゼロの時(増幅器が静止動作モードにあろうとアク
ティブ・モードにあろうと)、電流検出器42からノー
ド148に発される電流はないので、トランジスタ15
0は非導通となり、電流閾値検出器44は非アクティブ
である。この状態では、トランジスタ162は非導通で
あり、電流ミラー46からの入力電流を受けない。しか
し、電流ミラー112は、トランジスタ110を通じて
供給される入力電流を有しているので、電流基準48の
入力に出力電流が発される。次に基準48は、その出力
において電流IREFを受け取ろうとする。電流ミラー
46は非アクティブなので、IDはゼロとなり、それに
より、トランジスタ170はそこから流れるベース電流
駆動がないためにオフ状態のままとなると、遅延回路5
2も非アクティブのままである。これでトランジスタ1
74,176,180がオフになる。この状態では電流
ミラー178に入力電流が供給されないので、アクティ
ブ電流レギュレータは電流ミラー178からノード66
に供給される出力電流がないと、動作不能の状態のまま
である。
動作状態においては、レギュレータ20は演算増幅器1
2のステージに静止バイアス電流を供給する。出力18
において供給される負荷電流がないので、負荷電流検出
器は電流閾値検出器44に対して電流を出力せず、検出
器44は非アクティブとなりそれにより遅延回路52が
動作不能となる。このように、演算増幅器12は電流レ
ギュレータ22が動作不能となるため、静止動作モード
に維持されるが、最小限のバイアス電流を引き出しつつ
印加された入力信号に応答する用意はできている。
おいて印加される入力信号に応答して、増幅器50は動
作可能になったアクティブ電流レギュレータによりアク
ティブ・モードになって、演算増幅器12のステージに
対して追加のバイアス電流を供給する。
ジスタ68はオンになり交流入力信号の半期間の間に出
力18から電流を受け、また交流入力信号の残りの半期
間の間にオフになり、一方出力トランジスタ74はオン
になって、出力18に対し電流を発する。まず、導通に
なったトランジスタ64によりトランジスタ68がオン
になり、トランジスタ74は、ベース電流駆動がトラン
ジスタ68により分路されるのでオフになるとする。こ
のため負荷電流はダイオード70を通じて出力18から
発され、ダイオード70によりダイオードの両側の電圧
降下が増大する。次に、検知用トランジスタ134がオ
ンとなり、ダイオード70を形成するダイオード接続型
トランジスタのエミッタ面積に対するエミッタ面積の比
率に応じて、負荷電流の一部を受ける。たとえば、ダイ
オード70がトランジスタ134の8倍の面積を持つと
すると、抵抗Rの抵抗に応じて、トランジスタ68を流
れる全負荷電流の約1/8がトランジスタ134を流れ
る。しかし、ダイオード76,78の両側の電圧降下は
一定である。そのためトランジスタ134は、トランジ
スタ132よりも導通が良く、電流ミラー・トランジス
タ142の出力から第2コレクタにおいて供給される電
流よりも多くの電流を受ける。しかしながら、この追加
の電流は、電流ミラー・トランジスタ144により供給
され、このときトランジスタ142,144により供給
される電流の和はトランジスタ134により受け取られ
る負荷電流の一部に等しい。トランジスタ144はこの
電流を鏡映して、負荷電流の一部に比例する電流をノー
ド148と、電流しきい値検出器44とに供給する。
のコレクタ間で等分に分割されて、ダイオード152と
トランジスタ154のコレクタとに発される。トランジ
スタ154とダイオード152を形成するダイオード接
続型トランジスタとをエミッタ面積で比率をとることに
より、トランジスタ154はノード148に発された電
流の大きさが所定の値まで増加するまで飽和状態のまま
になっている。たとえば、トランジスタ154のエミッ
タ面積がダイオード接続型トランジスタ152の面積よ
りも4倍大きければ、トランジスタ154は抵抗15
6,158の両側の電圧が約36ミリボルトに達するま
で飽和状態のままになる(ただし、抵抗に依存する)。
トランジスタ154が飽和している限り、すべての電流
がトランジスタ154を通じて受け取られるので、トラ
ンジスタ162はオフにバイアスされる。このため電流
ミラー46には入力電流が供給されず、そのために遅延
回路52の入力に発されてレギュレータ22をアクティ
ブにする出力電流はない。しかし、トランジスタ144
からノード148へ発される電流の値がトランジスタ1
54のベースを順方向バイアスするのに必要な値を越え
ると、飽和状態ではなくなり、ベース電流駆動がトラン
ジスタ162に供給される。そのためトランジスタ16
2はオンとなり、電流ミラー46から電流ミラー160
により必要とされる電流を流す。電流ミラー46の入力
から発される電流は鏡映されて電流IDを与える。ID
がIREFを越えると、トランジスタ170がオンとな
りコンデンサ172の充電を開始する。トランジスタ1
74,176,180は非導通状態のままで、電流レギ
ュレータ22は動作不能状態のままとなる。コンデンサ
172の両側の電圧がトランジスタ174を順方向バイ
アスする値に達すると、導通を始め、それによりトラン
ジスタ176,180とがオンになる。次にトランジス
タ176は電流ミラー178から電流ミラー48に発さ
れた入力電流を通す。次に電流ミラー178は入力ノー
ド66に対して出力電流を供給して、アクティブ電流レ
ギュレータ22が動作可能となる。電流レギュレータ2
2が動作可能になると、追加のバイアス電流がトランジ
スタ124と126を通じて演算増幅器12のステージ
に供給される。演算増幅器12はそのためアクティブ状
態、すなわちアクティブ・モードの動作となる。同様
に、演算増幅器12に対する入力信号の交流半サイクル
では、トランジスタ74が入力信号に応答してさらに導
通となり、それによってトランジスタ130は出力18
に発された負荷電流の分数量を受ける。さらにトランジ
スタ130は、電流ミラー・トランジスタ136により
供給されたものよりも多くの電流を受けようとする。こ
のトランジスタにより必要とされる余分な電流は、トラ
ンジスタ138のベース・コレクタから引き出される。
電流ミラー・トランジスタ138はこのため導通とな
り、トランジスタ130の余分なコレクタ電流を供給す
る。トランジスタ130により受け取られた分数負荷電
流は、さらにトランジスタ138によりノード148に
鏡映される。電流閾値検出器の上記の動作は、入力信号
の交流半サイクルで繰り返される。コンデンサ172は
トランジスタ176をオフにするだけ十分に放電する時
間がないので、入力信号が1つの交流半サイクルから次
の半サイクルに交差しても、遅延回路52からのイネー
ブル信号は中断されない。
は放電され、それによってトランジスタ174,17
6,180がオフになる。これは、コンデンサの両側の
電圧がトランジスタを順方向バイアス状態に維持するの
に必要な値よりも下がって、電流ミラー178からイネ
ーブル信号がなくなるためである。次に電流レギュレー
タ22が動作不能となり増幅器50は動作電位が供給さ
れている限り静止動作モードに戻る。トランジスタ18
0によりトランジスタ170がツェナー状態になるのを
防ぐ。これはコンデンサ172の両側の電圧がピークに
あるときにIDがゼロになるためである。さらに、ヒス
テリシスが設けられて、電流閾値検出器44がアクティ
ブに維持されるが、これは検出器42からの出力電流が
閾値検出器44をアクティブにするために必要な値より
も下がるまで維持される。ヒステリシスは、電流ミラー
178の出力からノード148に供給される追加の電流
により与えられる。遅延回路52が動作状態となるとす
ぐに、追加の電流がトランジスタ150のエミッタに供
給され、回路のゲインのためにトランジスタ162を導
通状態に駆動する。出力負荷電流の一部分はトランジス
タ130によって検出され、ノード148に電流を供給
するためトランジスタ138によって鏡映される。この
電流の一部はダイオード結合したトランジスタ150の
コレクタからダイオード152へ流れ、トランジスタ1
54のベースに電圧を生成する。この電流の他の部分は
トランジスタ150の第2コレクタを通して流れる。ト
ランジスタ154を流れる電流は抵抗156および15
8によって設定される。トランジスタ154を通して流
れる電流がトランジスタ150を通して流れる電流より
大きい場合、トランジスタ162はオフされる。
増幅器と、印加される差動入力信号がないときは増幅器
を静止動作モード動作に維持して、それにより最小限の
バイアス電流を放散し、さらに印加された入力信号に応
答してアクティブ・モードで動作し、より高い電流ドレ
インにおいて演算増幅器の性能を改善する回路である。
ック概略図である。
ク概略図である。
概略図である。
る。
Claims (3)
- 【請求項1】 入力および出力ステージを有し、その出
力において出力駆動電流を供給し、印加された入力信号
に応答する増幅器であって: 印加される入力信号がないときは、増幅器のステージに
静止バイアス電流を供給して、増幅器を静止動作モード
に維持して、さらにイネーブル信号に応答して追加のバ
イアス電流をステージに与えてステージをアクティブ動
作モードにバイアスすることで増幅器が2つの状態で動
作される電流レギュレータ回路; 入力信号が増幅器に印加されたことに応答して流れる前
記出力駆動電流の一部分を検出し、前記出力駆動電流の
一部分が所定の値を越えると前記イネーブル信号を前記
電流レギュレータ回路に供給する回路手段;および前記
回路手段に結合され、前記出力駆動電流が存在しなくな
った後予め定める期間、前記イネーブル信号を維持する
遅延回路; によって構成されることを特徴とする増幅器。 - 【請求項2】 出力において負荷電流を流入および流出
を行い、差動交流信号が供給される第1および第2入力
を有する増幅器であって: 入力ステージおよび出力ステージを含み、増幅器の前記
第1および第2入力を構成するそれぞれ第1および第2
差動入力と、増幅器の出力に対応する出力とを有する演
算増幅器ステージ; 前記演算増幅器ステージの前記第1および第2差動入力
に印加される入力信号がないときに、静止バイアス・ド
レイン電流を供給して前記演算増幅器ステージを静止動
作モードにバイアスする静止電流バイアス手段; 前記バイアス手段に印加されたイネーブル信号に応答し
て、追加のバイアス・ドレイン電流を前記バイアス・ド
レイン電流と並列に前記演算増幅器ステージの前記入力
および出力ステージに供給し、前記演算増幅器をアクテ
ィブな動作モードにバイアスする電流バイアス手段; 増幅器の出力に供給された、流入および流出負荷電流の
一部を検知して、出力において流入および流出負荷電流
の前記一部に比例する出力電流を与える回路手段; 前
記回路手段の前記出力電流に応答して、前記出力電流が
所定の値を越えたときに制御信号を与えるしきい値検出
器回路;および所定値を越える前記制御信号に応答し
て、入力信号が存在する期間および入力信号が存在しな
くなった後所定の時間、前記イネーブル信号を与える遅
延回路;によって構成されることを特徴とする増幅器。 - 【請求項3】 印加された入力信号に応答して、出力に
おいて出力駆動電流を供給する増幅器であって: 入力信号が印加される入力ステージ; 入力ステージに結合され出力駆動電流を供給する出力ス
テージ; 前記出力ステージに結合されて、出力駆動電流の一部を
検知してイネーブル信号を与える回路手段; 前記回路手段に結合され、前記出力駆動電流が存在する
期間および前記出力駆動電流が不存在となった後予め定
める期間、前記イネーブル信号を供給する遅延回路;お
よび印加される入力信号がないときに静止動作モードに
増幅器の前記入力ステージおよび出力ステージをバイア
スし、前記イネーブル信号に応答してアクティブな動作
モードに増幅器をバイアスするバイアス回路手段; によって構成されることを特徴とする増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US558927 | 1990-07-27 | ||
US07/558,927 US5059921A (en) | 1990-07-27 | 1990-07-27 | Amplifier having two operating modes |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0514064A JPH0514064A (ja) | 1993-01-22 |
JP2893429B2 true JP2893429B2 (ja) | 1999-05-24 |
Family
ID=24231571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3207265A Expired - Fee Related JP2893429B2 (ja) | 1990-07-27 | 1991-07-25 | 2つの動作モードを有する増幅器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5059921A (ja) |
EP (1) | EP0468760B1 (ja) |
JP (1) | JP2893429B2 (ja) |
KR (1) | KR100222009B1 (ja) |
DE (1) | DE69118984T2 (ja) |
HK (1) | HK1000749A1 (ja) |
SG (1) | SG46260A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0563125A4 (en) * | 1990-12-17 | 1997-02-26 | Motorola Inc | Dynamically biased amplifier |
FR2686757B1 (fr) * | 1992-01-29 | 1997-03-28 | Sgs Thomson Microelectronics | Modulateur du courant d'une ligne telephonique. |
US5334948A (en) * | 1993-02-17 | 1994-08-02 | National Semiconductor Corporation | CMOS operational amplifier with improved rail-to-rail performance |
DE19841718C2 (de) | 1998-09-11 | 2001-01-25 | St Microelectronics Gmbh | Komparator |
US6043706A (en) * | 1999-02-05 | 2000-03-28 | Ericsson Inc. | Methods and apparatus for controlling power amplifier quiescent current in a wireless communication device |
DE10056878A1 (de) * | 2000-11-16 | 2002-06-06 | Bosch Gmbh Robert | Ein stromfühlender Schalterstromkreis |
JP3820918B2 (ja) * | 2001-06-04 | 2006-09-13 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路、及び駆動方法 |
JP3791354B2 (ja) | 2001-06-04 | 2006-06-28 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路、及び駆動方法 |
US7030690B2 (en) * | 2004-02-12 | 2006-04-18 | Honeywell International, Inc. | Operational amplifier with selectable performance characteristics |
US8125572B2 (en) * | 2005-03-15 | 2012-02-28 | Maxim Integrated Products, Inc. | System and method for automatic power-up and power-down of an output video circuit |
WO2008020368A2 (en) * | 2006-08-15 | 2008-02-21 | Koninklijke Philips Electronics N.V. | Rf transmitter with controlable rf power amplifier |
GB0715254D0 (en) * | 2007-08-03 | 2007-09-12 | Wolfson Ltd | Amplifier circuit |
TWI449327B (zh) * | 2010-12-27 | 2014-08-11 | Novatek Microelectronics Corp | 運算放大器之偏壓電流控制方法及驅動電路 |
CN103427774B (zh) * | 2012-05-24 | 2017-02-01 | 意法半导体研发(深圳)有限公司 | 具有增强的电流吸收能力的运算跨导放大器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3064202A (en) * | 1959-01-27 | 1962-11-13 | Gen Electric | Low current drain transistor amplifier |
US4077013A (en) * | 1976-06-04 | 1978-02-28 | Norlin Music, Incorporated | Audio power amplifier with automatic bias control |
JPS5753110A (en) * | 1980-09-16 | 1982-03-30 | Toshiba Corp | Power amplifier |
JPS58133009A (ja) * | 1982-02-02 | 1983-08-08 | Nippon Gakki Seizo Kk | 電力増幅器 |
US4442408A (en) * | 1982-05-13 | 1984-04-10 | International Business Machines Corporation | Differential amplifier with auto bias adjust |
IT1210936B (it) * | 1982-09-24 | 1989-09-29 | Ates Componenti Elettron | Amplificatore audio di potenza con regolazione automatica della corrente di polarizzazione assorbita dallo stadio finale. |
-
1990
- 1990-07-27 US US07/558,927 patent/US5059921A/en not_active Expired - Lifetime
-
1991
- 1991-07-23 KR KR1019910012575A patent/KR100222009B1/ko not_active IP Right Cessation
- 1991-07-24 SG SG1996001661A patent/SG46260A1/en unknown
- 1991-07-24 DE DE69118984T patent/DE69118984T2/de not_active Expired - Fee Related
- 1991-07-24 EP EP91306733A patent/EP0468760B1/en not_active Expired - Lifetime
- 1991-07-25 JP JP3207265A patent/JP2893429B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-01 HK HK97102300A patent/HK1000749A1/xx not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
IEEE JOUNAL of SOLIDE CIRCIUTS,24,[3](3,June,1989)Page744−746 |
Also Published As
Publication number | Publication date |
---|---|
KR100222009B1 (ko) | 1999-10-01 |
DE69118984D1 (de) | 1996-05-30 |
HK1000749A1 (en) | 1998-04-24 |
EP0468760B1 (en) | 1996-04-24 |
US5059921A (en) | 1991-10-22 |
EP0468760A1 (en) | 1992-01-29 |
DE69118984T2 (de) | 1996-10-31 |
JPH0514064A (ja) | 1993-01-22 |
KR920003630A (ko) | 1992-02-29 |
SG46260A1 (en) | 1998-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2893429B2 (ja) | 2つの動作モードを有する増幅器 | |
US3939399A (en) | Power circuit with shunt transistor | |
US5642076A (en) | No turn-on pop noise amplifier | |
US5307025A (en) | Audio power amplifier with noise prevention at turn-on and turn-off | |
JP3697679B2 (ja) | 安定化電源回路 | |
US5682121A (en) | No turn-on pop noise amplifier | |
US5140280A (en) | Rail-to-rail output stage of an operational amplifier | |
US5977829A (en) | Low distortion current feedback amplifier with dynamic biasing | |
EP0801846B1 (en) | A high-speed/high-slew-rate tri-modal all bipolar buffer/switch and method thereof | |
WO2002017479A2 (en) | Amplifier bias voltage generating circuit and method | |
US5099139A (en) | Voltage-current converting circuit having an output switching function | |
JP2841977B2 (ja) | 電流のしきい値を検出する回路 | |
US5059923A (en) | Fractional load current detector | |
US5764105A (en) | Push-pull output circuit method | |
US4764688A (en) | Output current darlington transistor driver circuit | |
US6806770B2 (en) | Operational amplifier | |
US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
US5796294A (en) | Circuits for generating a current which is proportional to absolute temperature | |
US6154063A (en) | Class AB emitter follower buffers | |
JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
US4499432A (en) | Low voltage op amp bias optimizer | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPH11355060A (ja) | 短絡保護回路 | |
JPH0611624Y2 (ja) | ミューティング回路 | |
JPH07306725A (ja) | 定電圧電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |