KR100222009B1

KR100222009B1 - 두가지 동작 모드를 갖는 증폭기

Info

Publication number: KR100222009B1
Application number: KR1019910012575A
Authority: KR
Inventors: 엘. 바인 로버트; 디. 페티 토마스
Original assignee: 비센트 비.인그라시아; 모토로라 인코포레이티드
Priority date: 1990-07-27
Filing date: 1991-07-23
Publication date: 1999-10-01
Also published as: EP0468760B1; JP2893429B2; DE69118984T2; KR920003630A; JPH0514064A; HK1000749A1; DE69118984D1; SG46260A1; EP0468760A1; US5059921A

Abstract

구동 전류를 증폭기에 연결된 부하에 제공하기 위하여 입력 및 출력 스테이지를 갖는 증폭기는 입력 신호가 상기 증폭기에 인가될 때를 감지하고 상기 신호에 응답하여 증폭기의 출력에서 인에이블링 신호를 제공하는 회로 및 증폭기가 인가되는 입력 신호가 없는 정지 동작 모드에 있을 때 상기 스테이지들을 바이어스하기 위하여 저드레인 전류를 공급하고 인에이블링 신호에 응답하여 고 바이어스 드레인 전류 동작 모드로 상기 스테이지들을 바이어스 시키기 위해 상기 스테이지들에 공급되는 전류를 증가시키는 전류 조절기 회로를 구비한다.

Description

두가지 동작 모드를 갖는 증폭기

제1도는 본 발명의 일실시예의 증폭기의 부분적인 블록도 및 개요도.

제2도는 본 발명의 다른 실시예의 증폭기의 부분적인 블록도 및 개요도.

제3도는 본 발명의 또 다른 실시예의 증폭기의 부분적인 블록도 및 개요도.

제4도는 제2도의 증폭기를 더욱 상세하게 도시한 블록도 및 개요도.

제5도는 제4도의 증폭기를 상세하게 도시한 개요도.

* 도면의 주요부분에 대한 부호의 설명

12 : 연산 증폭기 20 : 정지 전류 조절기

22 : 능동 전류 조절기 24 : 전압 비교기

26 : 인에이블 회로 28 : 부하 전류 검출기

32, 34 : 전원 전류 검출기 36 : 전류 비교기

42 : 부분 부하 전류 검출기 44 : 전류 임계 검출기

46 : 전류 미러 52 : 지연 회로

[발명의 배경]

본 발명은 증폭기에 관한 것이며, 특히 모노리딕 집적된 차동 및 연산 증폭기들(monolithic integrated dofferential and opoerational amplifiers)에 관한 것이다.

모노리딕 차동 및/또는 연산 증폭기들은 널리 공지되어 있는 바와 같이 수많은 장치에 활용되고 있다. 과거에는, 저 정지(quiescent) 전력 소모를 갖는 증폭기를 제조하는 것이 목표이었으나, 그러한 종래 기술의 증폭기는 출력시 구동 전류 및 교류(AC) 성분이 충분치 못하였다. 실제로, 전력 소모를 감소시키기 위하여 최소 바이어스 드레인 전류를 갖으면서 저 임피던스 부하를 구동시키기 위하여 고 구동 전류 성분을 갖는 연산 증폭기를 제공하는 것이 여전히 목표가 되고 있다. 이동 전화, 라디오 및 비디오 상품등의 소비자 오락 시스템과 같은 휴대용 배터리 전력화 장치에서, 이와 같은 장치에 이용되는 증폭기의 정지 전력 소모를 제한하는 것은 특히 중요하다.

모두 그런 것은 아니지만 대부분의 고 출력 전류 연산 증폭기는 출력 스테이지에 연결되는 입력 스테이지를 구비한다. 입력 스테이지에 인가되는 교류 입력 신호에 응답하여, 연산 증폭기는 출력 스테이지에 연결된 부하에 그리고 부하로부터 구동 전류를 소스 및 싱크시킨다. 전형적으로, 상기 입력 및 출력 스테이지는 고품질의 오디오 및 데이터 처리 장치를 수용하기 위하여 정지 드레인 전류로 바이어스 된다. 예를 들어, 모토로라사에 의해 제조된 MC 33178과 같은 저전력, 고출력 전류 증폭기는 인가되는 입력 신호가 없는 정지 동작 모드에서 증폭기마다 대략 420 마이크로암페어의 드레인 전류를 발생시킨다. 마이크로-전력 및 배터리 전력화 장치를 위해서, 고부하 전류를 공급할 수 있는 증폭기를 제공하면서 상술한 이상으로 드레인 전류를 감소시킬 필요가 있다.

따라서, 인가되는 입력 신호가 없는 경우 종래 기술 보다 드레인 전류를 감소시키지만 입력 신호에 응답하여 고 부하 전류를 제공하는 차동 및/또는 연산 증폭기가 필요로 되었다.

[발명의 요약]

따라서, 구동 전류를 증폭기에 연결된 부하에 제공하기 위하여 입력 및 출력 스테이지를 갖는 증폭기가 제공되어 있으며, 상기 증폭기는 입력 신호가 증폭기에 인가될 때를 감지하고 상기 신호에 응답하여 증폭기의 출력에서 인에이블링 신호(enabling signal)를 제공하는 회로와 증폭기가 인가되는 입력 신호가 없는 정지 동작 모드일 때 입력 및 출력 스테이지를 바이어스하기 위하여 저 드레인 전류를 공급하고 상기 인에이블링 신호에 응답하여 고바이어스 드레인 전류 동작 모드에서 상기 인에이블링 신호를 바이어스하기 위하여 상기 입력 및 출력 스테이지에 공급되는 전류를 증가시키는 전류 조절기 회로를 구비한다.

[본 실시예의 상세한 설명]

본원 기술에 따라서 두가지 동작 모드를 갖는 연산 증폭기를 구비한 본 발명의 증폭기의 세가지 실시예가 제1도 내지 제3도에 도시되어 있다. 증폭기(10, 30 및 40) 각각은 인가된 입력 신호에 응답하여 연산 증폭기를 고 드레인 바이어스 전류 모드로 동작시키고 인가되는 입력 신호가 없을 때 연산 증폭기를 저 드레인 바이어스 전류 정지 동작 모드로 유지시키는 회로를 구비한다. 상기 증폭기는 예를 들어 종래의 바이폴라 제조 공정을 이용하여 집적 회로 형태로 제조될 수 있다. 게다가, 도면들 간에 동일한 구성요들에는 동일한 참조 번호가 병기되어 있다.

종래의 연산 증폭기(12) 및 동작시 상기 연산 증폭기를 저 정지 드레인 전류 모드("슬립 모드(sleep mode)") 또는 고 드레인 전류 모드("어웨이크 모드(awake mode)")중 하나의 모드가 되게 하므로써 상기 연산 증폭기, 즉 두가지 상태로 동작되는 증폭기의 동작 상태를 제어하기 위하여 상기 증폭기와 관계된 회로를 구비하는 증폭기(10)가 제1도에 도시되어 있다. 전형적으로, 연산 증폭기(12)는 차동 입력(14 및 16)에서 인가되는 입력 신호에 응답하여 출력(18)에서 고 구동 전류 I_L를 부하 R_L로 공급한다. 일반적으로, 연산 증폭기(12)는 차동 입력 신호를 수신하는 차동 입력 스테이지, 입력 스테이지 및 출력 스테이지간에 연결되어 있는 중간 스테이지를 구비하는데, 상기 출력 스테이지는 부하 전류를 싱킹 및 소싱시키기 위하여 출력(18)에 연결되어 있다. 비록 도시되어 있지는 않지만, 상술된 MC33178 연산 증폭기는 서술되어 있는 연산 증폭기의 전형적인 타입이고 상술된 바와같은 스테이지를 구비한다. 증폭기(10)는 정지 전류 조절기(20) 및 능동 전류 조절기(22)를 구비하는 조절 회로를 구비하여 바이어스 전류 I_Bias를 연산 증폭기(12)의 상기 스테이지들에 공급한다. 전압 비교기(24)는 증폭기(10)의 각 입력들(14 및 16)에 연결되어 있고 인에이블 회로(26)에 연결된 출력을 가지며, 상기 인에이블 회로는 능동 전류 조절기(22)의 인에이블 입력에 연결된 출력을 갖는다.

동작에 있어서, 인가되는 입력 신호가 없는 경우, 증폭기(10)는 "슬립" 또는 정지 동작 모드로 바이어스된다. 이 슬립 모드에서, 능동 전류 조절기는 디스에이블되고 단지 정지 전류 조절기(22)만이 연산 증폭기(12)의 특정 스테이지를 바이어스하기 위하여 저 드레인 전류_Bias를 공급한다. 정지 또는 슬립 모드 드레인 전류의 크기는 20 마이크로암페어의 정도일 수 있다. 이것은 입력 신호에 응답하기 위하여 증폭기가 기능하도록 유지시키는데 충분한 바이어스 드레인 전류이다. 전압 비교기(24)가 증폭기(10)의 입력에서 차동 입력 신호의 존재를 검출할 때, 상기 전압 비교기는 제어 신호를 공급하여 인에이블 회로(26)를 활성화시킨다. 인에이블 회로(26)가 활성화될 때, 인에이블 신호는 능동 전류 조절기(22)에 공급된다. 인에이블됨에 따라서, 능동 전류 조절기(22)는 I_Bias의 크기를 보다 높은 바이어스 드레인 전류 레벨로 증가시키기 위하여 부가적인 바이어스 전류를 싱크시키므로써 고출력 전류를 부하 R_L에 공급하기 위하여 보다 높은 "어웨이크" 또는 능동 모드로 상기 스테이지들을 동작시킨다.

따라서, 서술된 것은 인가되는 입력 신호의 없을 때 저 바이어스 드레인 상태 또는 슬립 모드로 동작되고 증폭기에 인가되는 입력 신호를 감지하여 고부하 전류 및 고주파수 성분을 제공하는데 충분한 어웨이크 모드 또는 고바이어스 드레인 전류 상태로 증폭기를 동작시키는 두가지 상태의 연산 증폭기이다.

증폭기(10)와 관계하여 상술된 바와 같이 두가지 동작 모드로 동작하는 본 실시예의 증폭기(30)가 제2도에 도시되어 있다. 증폭기(30)는 입력(14 및 16)에 인가되는 입력 신호에 응답하고 연산 증폭기(12)의 출력 스테이지에 연결된 전류 검출기(28)에 의하여 부하 전류 I_L의 변화에 비례하는 전류를 감지하므로써 인에이블 회로(26)의 동작을 제어한다.

따라서, 상술된 바와 같이, 능동 전류 조절기(22)는 인가된 입력 신호에 응답하여 인에이블 되므로써 부하 전류 I_L를 소정 임계값을 초과시킨다. 유사하게, 제3도의 증폭기(40)는 제1도 및 제2도의 증폭기에 대해 상술된 것과 실질적으로 동일한 방식의 슬립모드 및 어웨이크 모드로 동작한다. 본원의 경우에, 전원 전류의 변화는 입력(14 및 16)에 인가되는 입력 신호에 응답하는 검출기(32)에 검출되어 연산 증폭기의 출력 스테이지가 부하 전류를 소스시키도록 시작한다. Vcc가 공급되는 정의(positive) 전원 레일 및 연산 증폭기(12)간에 연결되어 있는 검출기(32)는 입력 신호로 인한 전원 전류 드레인의 증가를 감지한다. 전류의 이 증가는 전류 비교기(36)에 의하여 기준 전류와 비교 되므로써 제어 신호를 발생시켜 인에이블 회로(26)가 조절기(22)를 인에이블 시키도록 한다. 마찬가지로, 부하 전류가 출력(18)으로부터 싱크될 때, 검출기(34)는 부의(negative) 전원 레일에서 전류 변화를 감지한다. 이 변화는 전류 비교기(36)에 의하여 검출되어, 상술된 바와 같이 조절기(22)를 인에이블시킨다.

본 발명의 바람직한 실시예를 더욱 상세하게 설명하기 위하여, 증폭기(50)(증폭기(30)의 더욱 상세한 블록도 및 개요도)가 제4도에 도시되어 있다. 연산 증폭기(12)의 출력 스테이지에 연결된 부분(fractional) 부하 전류 검출기(42)는 자신을 통과하는 부하 전류를 감지하여 자신의 출력에서 부하 전류의 일부에 비례하는 출력 전류를 제공한다. 검출기(42)의 출력은 전류 임계 검출기(44)의 입력에 연결된다. 전류 임계 검출기(44)는 전류 미러(46)의 입력에 연결된 부가적인 입력 단자를 가지며, 상기 전류 미러의 출력은 기준 전류원(48) 및 지연 회로(52)의 입력 둘다에 연결된다. 지연 회로의 출력은 능동 전류 조절기(22)의 인에이블 입력에 연결된다.

또다시, 전력이 증폭기(50)에 공급될 때, 정지 전류 조절기(20)는 연산 증폭기(12)의 스테이지를 통하여 정지 드레인 바이어스 전류를 공급하기 위하여 활성화된다. 그러므로, I_Bias는 어떤 공칭값 예를 들어 약 20 마이크로암페어가 된다. 증폭기(50)의 슬립 모드 동작은 연산 증폭기(12)가 입력(14 및 16)에 인가되는 입력 신호에 응답하는데 충분한 최소 드레인 바이어스 전류를 필요로 한다. 슬립 모드 동작 동안 부하 전류가 존재하지 않기 때문에, 검출기(42)의 출력은 반드시 제로가 된다. 그러므로 전류 임계 검출기(44)는 저 드레인 전류 상태로 유지되어 입력 전류를 전류 미러(46)에 공급하지 않으며, 따라서 I_D는 제로가 된다. 따라서, 지연 회로(52)는 비동작 상태가 되어 인에이블링 신호를 전류 조절기(22)에 공급하지 않는다. 그러나, 입력(14 및 16)에 인가되는 입력 신호에 응답하여, 부하 전류 I_L는 출력(18)에서 소스 또는 싱크되기 시작한다. 검출기(42)는 이 부하 전류의 일부량을 감지하여 출력 전류, 즉 실제 전류 I_L에 비례하는 % I_L을 제공한다. 이 출력 전류가 전류 임계 검출기(44)에 의하여 설정된 바와같은 소정값을 초과하자마자, 입력 전류는 전류 미러(44)에 공급된다. 그리고 나서, 전류 미러(46)는 자신의 출력에서 전류 I_D를 소스시킬 것이다. 일단 I_D의 크기가 I_REF를 초과하면, 지연 회로(52)는 인에이블 신호를 능동 전류 조절기(22)에 공급하도록 동작된다. 능동 전류 조절기(22)가 인에이블될 때, 부가적인 바이어스 전류 I_Bias는 고 드레인 바이어스 상태로 연산 증폭기(12)를 바이어스하기 위하여 공급되고 나서 상기 연산 증폭기는 종래 방식으로 고출력 부하 전류를 공급하기 위하여 어웨이크 모드로 된다. 지연 회로(52)에 의해 제공된 인에이블링 신호는 입력 신호가 제로로 된 후에 소정 시간 동안 온 상태로 유지되는데, 즉 지연된다. 이것이 교류 입력 신호가 교류 반사이클 간에 제로를 교차할 때마다 출력 신호의 왜곡을 방지한다.

제5도는 본 발명의 두가지 동작 모드로 동작하는 증폭기를 더욱 상세하게 도시한 것이다. 상기 증폭기의 연산 증폭기부(12)는 입력(14 및 16)에서 차동 입력 신호를 수신하여 싱글 엔디드(single ended) 출력 신호를 트랜지스터(64) 및 저항기(66)를 구비하는 중간 스테이지에 제공하기 위하여 차동 입력 스테이지를 구비하여 도시되어 있으며, 상기 저항기는 트랜지스터의 에미터 및 부의 전원 레일 V_EE간에 연결되어 있다. 트랜지스터(64)는 전류원(80)에 연결된 콜렉터를 갖는 에미터-팔로워(emitter-follower)로서 구성된다. 트랜지스터(64)의 콜렉터 및 에미터는 부하 전류 싱킹 출력 트랜지스터(68), 다이오드(70), 직렬 접속된 다이오드(76 및 78) 및 전류 소싱 출력 트랜지스터(74)를 구비하는 연산 증폭기(12)의 출력 스테이지의 각 입력에 연결되어 있으며, 상기 모두는 공지된 방식으로 상호 접속된다. 상기 출력 스테이지의 전류 싱킹 트랜지스터(68) 및 전류를 소싱 트랜지스터(74) 둘다는 저항기(72)를 통해 출력 단자(18)에 연결된다. 상술된 바와 같이, 연산 증폭기는 전류 조절기(20)에 의해 정지 바이어스 또는 슬립 모드로 바이어스 되는 여러 스테이지들을 갖는 종래의 구조이다.

교차 연결된 트랜지스터(94 및 96), 저항기(100 및 102), 다이오드(104) 및 출력 트랜지스터(106, 108 및 110)를 구비하는 전류 조절기(20)가 널리 공지되어 있다. 예를들어, 미국 특허원 제 4,491,780호에는 두가지 조절기(20 및 22)의 구조 및 동작이 서술되어 있다. 요약하면, △V_BE전압은 트랜지스터(106, 108 및 110)의 콜렉터-에미터 도통 통로를 통과하여 흐르는 출력 전류를 설정하는 저항기(100) 양단에 설정된다. 따라서, 정지 바이어스 구동 전류 I_Bias는 트랜지스터(106 및 108)를 통해 연산 증폭기(12)의 적절한 스테이지에 공급된다. 따라서, 트랜지스터(106)의 콜렉터는 다이오드-접속된 트랜지스터(88) 및 트랜지스터(86)를 구비하는 전류 미러에 연결된다. 트랜지스터(106)가 트랜지스터(88)의 에미터-콜렉터 도통 통로에서 나오는 전류를 싱크할 때, 전류는 트랜지스터(86)를 통해 미러화되어 정지 동작 상태로 입력 스테이지(60)를 바이어스 시킨다. 유사하게, 다이오드-접속된 트랜지스터(84) 및 트랜지스터(82)를 구비하는 전류 미러(80)는 트랜지스터(84)에서 나오는 전류를 싱크하는 트랜지스터(108)에 응답하여 트랜지스터(82)의 콜렉터에서 트랜지스터(64)의 콜렉터로 정지 바이어스 전류를 공급할 뿐만아니라 정지 전류를 공급하는 출력 스테이지에 공급한다.

그리고 나서, 정지 또는 슬립 모드 동작에서, 입력 스테이지(60)는 트랜지스터(68)가 턴온될 정도로 충분하게 에미터-팔로워 트랜지스터(64)를 도통시킨다. 장치(70, 74, 76 및 78)들은 이상적으로 정합되어 있다. 슬립 모드 상태 즉 I_L이 제로에서, 트랜지스터(74)의 베이스-에미터 및 다이오드(70) 양단의 전압 강하의 합은 다이오드(76 및 78) 양단의 전압 강하의 합과 동일하다. 네개의 감지 트랜지스터(128, 130, 132 및 134) 및 각 저항기(R) 뿐만 아니라 전류 미러(136, 138, 142 및 144)를 구비하여 부분 부하 전류 검출기(42)가 도시되어 있다. 후술되는 바와같이, 트랜지스터(128 및 130)는 트랜지스터(74) 및 저항기(72)를 통해서 출력(18)으로 소스되는 부하 전류의 존재를 감지하기 위하여 활용되는 반면에, 트랜지스터(132 및 134)는 출력(18)에서 나와 트랜지스터(68)를 통해 흐르는 부하 전류를 감지한다. 도시된 바와같이, 트랜지스터(128 및 130)의 베이스는 다이오드(76)의 애노드 및 출력 트랜지스터(76)의 베이스에 공통적으로 접속되어 있는 반면에, 트랜지스터(128)의 에미터는 저항기(R)를 통해서 다이오드(78)의 애노드에 접속되고 트랜지스터(130)의 에미터는 각 저항기(R)를 통해서 다이오드(70)의 애노드에 연결된다. 트랜지스터(128)의 콜렉터는 종래 방식으로 멀티-콜렉터 트랜지스터(136)로 형성된 전류 미러의 입력으로 궤환되며, 상기 전류 미러(트랜지스터(136)의 제2콜렉터)의 출력은 노드(140) 및 트랜지스터(130)의 콜렉터에 연결되어 있다. 노드(140)는 또한 멀티-콜렉터 트랜지스터(138)로 형성된 전류 미러의 입력에 연결되어 있으며, 상기 트랜지스터(138)의 출력은 노드(148)에 연결되어 있다. 유사한 방식으로, 트랜지스터(132)의 베이스-에미터는 저항기(R)를 통해서 다이오드(78) 양단에 연결되어 있는 반면에, 트랜지스터(134)의 베이스-에미터는 저항기(R)를 통해서 다이오드(70) 양단에 연결되어 있다. 또한, 트랜지스터(132)의 콜렉터는 멀티-콜렉터 트랜지스터(142)로 형성된 전류 미러의 입력(트랜지스터(142)의 제1콜렉터)에 연결되어 있으며, 상기 트랜지스터의 출력은 트랜지스터(134)의 콜렉터 및 멀티-콜렉터 트랜지스터(144)로 형성된 전류 미러의 입력 둘다에 연결되어 있다. 트랜지스터(144)로 형성된 전류 미러의 출력은 노드(148)에서 트랜지스터(138)로 형성된 전류 미러의 출력에 공통으로 연결되고 트랜지스터(150)의 에미터에서 전류 임계 검출기의 입력 또는 스위치(44)에 연결되어 있다.

전류 임계 검출기(44)는 멀티-콜렉터 트랜지스터(15)를 구비하며, 상기 트랜지스터(150)의 에미터는 노드(148) 뿐만아니라 전류 미러(178)의 하나의 출력에 연결된다. 트랜지스터(150)의 제1콜렉터는 자신의 베이스에 상호 접속되고 다이오드(152)를 통해서 부의 전원 레일 및 트랜지스터(162)의 베이스 둘다에 연결된다. 트랜지스터(162)의 콜렉터는 전류 미러(46)의 입력에 연결되며, 상기 전류 미러의 출력은 전류 기준원(48)에 연결되며, 트랜지스터(162)의 에미터는 전류 미러(160)(이것은 일정 전류를 공급한다.)의 출력에 연결되어 있는 반면에, 전류 미러의 입력은 전류 미러(112)의 출력에 연결된다. 전류 미러(178)의 하나의 출력은 조절기(22)의 입력 노드(66)에 연결되어 있는 반면에, 상기 전류 미러의 입력은 지연 회로(52)의 트랜지스터(176) 콜렉터에 연결되어 있다. 지연 회로(52)는 트랜지스터(170)를 또한 구비하며, 상기 트랜지스터의 베이스는 전류 기준원(48)을 형성하는 전류 미러의 출력 및 전류 미러(46)의 출력 둘다에 연결되며, 반면에 상기 트랜지스터의 에미터는 트랜지스터(174)의 베이스 및 캐페시터(172)의 하나의 전극에 연결되며, 상기 캐페시터의 나머지 하나의 전극은 V_EE로 궤환된다. 트랜지스터(170 및 174)의 콜렉터는 V_CC로 궤환되고 트랜지스터(174)의 에미터는 트랜지스터(176)의 베이스 및 트랜지스터(180)의 베이스 둘다에 연결된다. 트랜지스터(176)의 에미터는 전류 밀러(48)의 출력에 연결된다. 트랜지스터(180)의 콜렉터는 V_CC로 궤환되는 반면에, 상기 트랜지스터의 에미터는 트랜지스터(170)의 베이스와 더불어 전류 미러(48)의 다른 출력에 연결된다.

정지 또는 슬립 모드 동작 상태에서, 트랜지스터(74)를 통해 흐르는 바이어스 전류는 다이오드(76)를 통해 흐르는 전류와 동일하고 유사하게 다이오드(70)를 통과하는 전류는 다이오드(78)를 통과하는 전류와 동일하다. 이 상태에서, 트랜지스터(128 및 130)는 동일하게 바이어스되어, 트랜지스터(128)에 의해 트랜지스터(136)의 콜렉터 및 베이스가 상호 접속되 곳에서 싱크된 전류로 인해 트랜지스터(136)의 제2콜렉터에서 미러화된 전류가 트랜지스터(130)에 의해 완전하게 싱크되도록 한다. 따라서, 전류 미러 트랜지스터(138)에 의하여 노드(148)로 미러화되는 전류는 존재하지 않는다. 마찬가지로, 트랜지스터(134)가 트랜지스터(132)로 인해 트랜지스터(142)로부터 소스되는 모든 전류를 싱크할 때 트랜지스터(144)로부터 소스되는 베이스 전류가 없기 때문에, 전류 미러 트랜지스터(144)는 비활성화상태를 유지하고 트랜지스터(144)의 출력 콜렉터에서 노드(148)로 미러화되는 전류는 존재하지 않는다. 따라서, 전류 검출기 회로(42)의 유일한 특징은 검출되는 부하 전류의 일부로부터 정지 전류를 감산하는 것이다. 부하 전류가 제로일 때(만일 증폭기가 슬립 모드 또는 어웨이크 모드 중 한가지 상태인 경우) 전류 검출기(42)에서 노드(148)로 소스되는 전류가 없기 때문에, 트랜지스터(150)는 비도통되고 전류 임계 검출기(44)는 비활성화된다. 이 상태에서, 트랜지스터(162)는 비도통되어 전류 미러(46)에서 나오는 입력 전류를 싱크하지 않는다. 그러나, 전류 미러(112)가 트랜지스터(110)를 통해서 입력 전류를 공급받을 때, 출력 전류는 전류 기준원(48)의 입력으로 소스되고, 다음에 상기 전류 기준원은 자신의 출력에서 전류 I_REF를 싱크시킨다. 전류 미러(46)가 비활성화되기 때문에, I_D는 제로가 되는데, 이로 인해, 트랜지스터(170)에 활용되는 베이스 구동 전류가 없기 때문에 상기 트랜지스터(170)가 오프 상태로 될 때 지연 회로(52)는 또한 비활성화 된다. 따라서, 트랜지스터(174, 176 및 180)는 턴오프될 것이다. 이 상태에서 전류 미러(178)에 공급되는 입력 전류가 존재하지 않기 때문에, 능동 전류 조절기는 전류 미러(178)에서 노드(66)로 공급되는 출력 전류가 없기 때문에 디스에이블 상태를 유지한다.

간략히 요약하면, 증폭기(50)의 정지 또는 슬립 모드 동작 상태에서, 조절기(20)는 정지 바이어스 전류를 연산 증폭기(12)의 스테이지에 공급한다. 출력(18)에서 공급되는 부하 전류가 없기 때문에, 부하 전류 검출기는 출력 전류를 전류 임계 검출기(44)에 제공하지 않으며, 따라서 상기 전류 임계 검출기는 비활성화되어 지연 회로(52)를 교대로 디스에이블시킨다. 따라서, 연산 증폭기(12)는 전류 조절기(22)가 디스에이블되기 때문에 슬립 모드로 유지되지만, 최소 바이어스 전류 발생 동안 인가된 입력 신호에 응답할 준비가 되어 있다.

지금부터 서술되는 바와같이, 입력(14 및 16)에서 인가되는 입력 신호에 응답하여, 증폭기(50)는 인에이블되는 능동 전류 조절기에 의하여 어웨이크 모드상태로 되어 부가적인 바이어스 전류를 연산 증폭기(12)의 스테이지에 제공한다.

교류 차동 입력 신호에 응답하여, 교류 입력 신호의 1/2동안 출력 트랜지스터(68)는 출력(18)에서 나오는 전류를 싱크하기 위하여 턴온되고 상기 교류 입력신호의 다른 나머지 1/2동안 턴오프되는 경향이 있는 반면에, 출력 트랜지스터(74)는 출력(18)으로 전류를 소스시키기 위하여 턴온된다. 먼저, 트랜지스터(68)가 도통되어 있는 트랜지스터(64)에 의하여 턴온된다고 가정하면. 트랜지스터(74)는 자신의 베이스 구동 전류가 트랜지스터(68)에 의하여 분로(shunt)될 때 턴오프되는 경향이 있다. 따라서 부하 전류는 출력(18)에서 나와 다이오드(70)를 통해서 소스되며, 상기 부하 전류는 상기 다이오드 양단의 전압 강하를 증가시킨다. 이것이 교대로 감지 트랜지스터(134)를 턴온시켜, 다이오드 접속된 트랜지스터를 형성하는 다이오드(70)의 에미터 면적과 관계하는 상기 트랜지스터의 에미터 면적 비에 따라서 상기 트랜지스터를 통과하는 부하 전류의 일부량을 싱크시킨다. 예를 들면, 만일 다이오드(70)가 트랜지스터(134)의 에미터 면적보다 8배 큰 에미터 면적을 갖는다면, 트랜지스터(68)를 통과하여 흐르는 전체 부하 전류의 대략 1/8은 저항기(R)의 저항에 따라서 트랜지스터(134)를 통과하여 흐른다. 그러나, 다이오드(76 및 78) 양단의 전압 강하는 일정하게 유지된다. 따라서, 트랜지스터(134)는 트랜지스터(132)보다 더욱 도통되며, 전류 미러 트랜지스터(142)의 출력에서 공급될 수 있는 전류보다 더 많은 전류를 상기 트랜지스터 제2콜렉터에서 싱크시킨다. 그러나, 이 부가적인 전류는 전류 미러 트랜지스터(144)에 의하여 공급되며, 트랜지스터(142 및 144)에 의하여 공급되는 전류의 합은 트랜지스터(134)에 의해 싱크되는 부하 전류의 일부와 동일하다. 트랜지스터(144)는 이 전류를 미러화하여, 부하 전류의 일부에 비례하는 전류를 노드(148) 및 전류 임계 검출기(44)에 공급한다.

트랜지스터(150)로 소스되는 전류는 콜렉터들 간에서 균일하게 분할되어 다이오드(152) 및 트랜지스터(154)의 콜렉터로 소스된다. 트랜지스터(154) 및 다이오드 접속된 트랜지스터를 형성하는 다이오드(152)의 에미터 면적 비에 의하여, 트랜지스터(154)는 노드(148)로 소스되는 전류의 크기가 소정값으로 증가할 때까지 포화된채로 유지된다. 예를들어, 만일 트랜지스터(154)의 에미터 면적이 다이오드-접속된 트랜지스터(152)의 면적보다 4배 크다면, 트랜지스터(154)는 저항기(156 및 158) 양단의 전압이 대략 36 밀리볼트(저항기의 저항에 따름)에 도달할 때까지 포화된 채로 유지된다. 트랜지스터(154)가 포화되는 동안, 트랜지스터(162)는 모든 전류가 트랜지스터(154)를 통과하여 싱크되기 때문에 바이어스 오프된다. 따라서, 전류 미러에 공급되는 입력 전류가 없게 되어, 조절기(22)를 활성화시키기 위하여 지연 회로의 입력으로 소스되는 출력 전류도 없다. 그러나, 일단 트랜지스터(144)에서 노드(148)로의 전류 소스값이 트랜지스터(154)의 베이스를 순방향 바이어스시키는데 필요한 값을 초과하면, 상기 트랜지스터는 더 이상 포화상태가 아니고 베이스 구동 전류가 트랜지스터(162)에 제공된다. 그러므로 트랜지스터(162)는 턴온되어 전류 미러(160)에 의해 필요로되는 전류를 전류 미러(46)로부터 통과시키며, 전류 미러(46)의 입력에서 소스되는 전류는 전류 I_D를 제공하기 위하여 미러화된다. 일단 I_D가 I_REF를 초과하면, 트랜지스터(170)는 턴온되어 캐페시터(172)를 충전시키기 시작한다. 트랜지스터(174, 176 및 180)는 비도통 상태로 유지되고 전류 조절기(22)는 디스에이블 상태로 유지된다. 캐페시터(172) 양단의 전압이 트랜지스터(174)를 순방향 바이어스시키기 위한 값에 도달하자마자, 상기 트랜지스터는 도통하기 시작하므로써 트랜지스터(176 및 180)를 턴온시킨다. 그리고 나서, 트랜지스터(176)는 전류 미러(178)에서 소스되는 입력 전류를 전류 미러(48)로 통과시킨다. 그리고 나서, 전류 미러(178)는 현재 능동 전류 조절기(22)를 인에이블시키는 입력 노드(66)에 출력 전류를 공급한다. 전류 조절기(22)가 인에이블될 때, 부가적인 바이어스 전류는 트랜지스터(124 및 126)를 통과하여 연산 증폭기의 스테이지에 공급된다. 그러므로, 연산 증폭기(12)는 능동 또는 어웨이크 동작 모드 상태로 된다. 동일한 방법으로, 연산 증폭기(12)에 공급되는 입력 신호의 교류 반사이클에 따라서, 트랜지스터(74)는 입력 신호에 응답하여 더욱 도통되는데, 이것이 트랜지스터(130)로 하여금 출력(18)으로 소스되는 부하 전류의 일부량을 싱크시키도록 한다. 그리고 나서, 트랜지스터(130)는 전류 미러 트랜지스터(136)에 의해 공급되는 전류보다 더 많은 전류를 싱크시킨다. 트랜지스터에 의해 필요로되는 부가적인 전류는 트랜지스터(138)의 베이스-콜렉터로부터 발생된다. 따라서, 전류 미러 트랜지스터(138)는 트랜지스터(130)의 부가적인 콜렉터 전류를 공급하기 위하여 도통된다. 그리고 나서, 트랜지스터(130)에 의해 싱크되는 부하 전류의 일부는 트랜지스터(138)에 의해 노드(148)로 미러화된다. 상술된 전류 임계 검출기의 동작은 입력 신호의 교류 반사이클에 따라 반복된다. 지연 회로에서 나오는 인에이블링 신호는 캐페시터(172)가 트랜지스터(176)를 턴오프시킬 만큼 충분한 방전 시간을 갖지 않을 때 입력 신호가 하나의 교류 반사이클에서 다음의 교류 반사이클 까지 교차하기 때문에 인터럽트 되지 않는다.

일단 입력 신호가 제거되면, 캐페시커(172)는 캐페시터 양단의 전압이 순방향 바이어스 상태로 트랜지스터를 유지시키는데 필요로되는 값 이하로 감소시킬 때 결국 트랜지스터(174, 176 및 180)를 턴오프시켜, 전류 미러(178)로부터 인에이블링 신호를 제거한다. 그리고 나서, 전류 조절기(22)는 디스에이블되고 증폭기(50)는 동작 전위를 공급받는 동안 슬립 모드로 궤환된다. 캐페시터(172) 양단 전압이 피크 값에 있는 동안_D는 제로이기 때문에 트랜지스터(180)는 트랜지스터(170)가 제너링(zenering)하는 것을 방지한다. 게다가, 검출기(42)에서 나오는 출력 전류가 임계 검출기(44)를 활성화시키는데 필요로되는 값 이하로 떨어질 때까지 전류 임계 검출기(44)를 활성 상태로 유지시키기 위하여 히스테리시스가 제공된다. 이 히스테리시스는 전류 미러(178)의 출력에서 노드(148)로 공급되는 부가적인 전류에 의하여 제공된다. 지연 회로(52)가 동작하자마자, 부가적인 전류는 트랜지스터(150)의 에미터에 공급되고 회로의 이득으로 인해 트랜지스터(162)를 도통 상태로 신속하게 구동시킨다. 현재, 부하 전류 검출기 회로(42)에서 노드(148)로 소스되는 전류의 크기는 트랜지스터(162)가 턴오프되기전 트랜지스터(162)를 턴온시키는데 필요로되는 소정값 이하로 감소되야만 한다.

따라서, 상술된 것은 두 가지 상태의 새로운 능동 연산 증폭기이고 인가되는 차동 입력 신호가 없는 경우 증폭기를 슬립 동작 모드로 유지시키는 회로에 관한 것인데, 이로 인해서 최소 정지 바이어스 전류는 분산되고 인가되는 입력 신호에 응답하여 어웨이크 모드로 동작시켜 보다 높은 전류 드레인에서 연산 증폭기의 성능을 개선시킨다.

Claims

입력 및 출력 스테이지를 구비하고 인가되는 입력 신호에 응답하여 증폭기의 출력에서 출력 구동 전류를 공급하기 위한 증폭기에 있어서, 정지 바이어스 전류를 상기 증폭기의 입력 및 출력 스테이지들에 제공하여 상기 증폭기를 인가되는 입력 신호가 없는 정지 동작 모드로 유지시키고 인에이블링 신호에 응답하여 부가적인 바이어스 전류를 상기 입력 및 출력 스테이지들에 제공하여 상기 스테이지들을 능동 동작 모드로 바이어스시키는 전류 조절기 회로로서, 상기 증폭기는 두가지 상태들로 동작하는, 상기 전류 조절기 회로 및, 상기 증폭기에 인가되는 입력 신호에 응답하여 상기 인에이블링 신호를 상기 전류 조절기 회로에 제공하기 위하여 상기 출력 구동 전류의 일부를 감지하는 한편, 상기 인가되는 입력 신호가 없을 때 상기 인에이블링 신호가 실질적으로 상기 전류 조절기 회로에 제공되는 것을 방지하는 회로 수단을 구비하는 증폭기.
증폭기의 출력에서 부하 전류를 소스 및 싱크하고 차동 교류 신호를 공급받는 제1 및 제2 입력들을 갖는 증폭기에 있어서, 입력 스테이지 및 출력 스테이지를 구비하고 상기 증폭기의 상기 제1 및 제2 입력들에 각각 연결되는 제1 및 제2 차동 입력들 및 상기 증폭기의 출력에 대응하는 출력을 구비하는 연산 증폭기와, 상기 연산 증폭기 스테이지의 상기 제1 및 제2 차동 입력들에 인가되는 입력 신호가 없을 때 상기 연산 증폭기 스테이지를 정지 동작 모드로 바이어스시키기 위하여 정지 바이어스 드레인 전류를 공급하는 정지 전류 바이어스 수단과, 상기 전류 바이어스 수단에 인가되는 인에이블링 신호에 응답하여 상기 연산 증폭기 스테이지를 능동 동작 모드로 바이어스 시키기 위하여 상기 연산 증폭기 스테이지의 상기 입력 및 출력 스테이지들에 상기 정지 바이어스 드레인 전류와 병렬로 부가 바이어스 드레인 전류를 공급하는 전류 바이어스 수단과, 상기 증폭기의 출력에서 공급되는 상기 소스 및 싱크되는 부하 전류의 일부를 감지하여 출력에서 상기 부하 전류의 일부에 비례하는 출력 전류를 제공하는 회로 수단과, 상기 출력 전류가 소정값을 초과할 때 상기 회로 수단의 상기 출력 전류에 응답하여 제어 신호를 제공하는 임계 검출기 회로와, 소정값을 초과하는 상기 제어 신호에 응답하여 상기 입력 신호의 존재동안 그리고 상기 입력 신호가 존재하지 않는 후의 소정 시간동안 상기 인에이블링 신호를 제공하는 지연 회로를 구비하는 증폭기.
증폭기에 인가되는 입력 신호에 응답하여 상기 증폭기의 출력에서 출력 구동 전류를 제공하는 증폭기에 있어서, 상기 입력 신호가 인가되는 입력 스테이지와, 상기 입력단에 연결되어 상기 출력 구동 전류를 제공하는 출력 스테이지와, 상기 출력 스테이지에 연결되어 상기 출력 구동 전류의 일부를 감지하여 인에이블링 신호를 제공하는 회로 수단과, 상기 증폭기의 상기 입력 스테이지 및 상기 출력 스테이지를 상기 인가되는 입력 신호가 없는 정지 동작 모드로 바이어싱시키고 상기 인에이블링 신호에 응답하여 상기 증폭기를 능동 동작 모드로 바이어싱시키는 바이어스 회로 수단을 구비하는 증폭기.
인가되는 입력 신호가 없을 때 다수의 증폭 스테이지들을 갖는 연산 증폭기를 정지 바이어스 전류 상태로 동작시키고 인가되는 입력 신호에 응답하여 상기 증폭기를 증가되는 바이어스 전류 상태로 동작시키는 연산 증폭기 동작 방법에 있어서, 상기 증폭기의 다수의 증폭 스테이지들에 정지 바이어스 전류를 제공하는 단계와, 상기 증폭기에 인가되는 상기 입력 신호에 응답하여 상기 증폭기의 출력에서 상기 증폭기에 연결되는 부하로 공급되는 부하 전류의 일부를 감지하는 단계와, 상기 인가되는 입력 신호의 존재동안에만 상기 부하 전류의 일부에 비례하는 전류를 제공하는 단계와, 상기 증폭기의 다수의 증폭 스테이지들에 부가적인 바이어스 전류를 제공하기 위하여 상기 부하 전류의 일부에 비례하는 상기 전류가 소정값을 초과할 때를 검출하는 단계를 포함하는 연산 증폭기 동작 방법.