JPS5936048Y2 - 受信器 - Google Patents

Description

【考案の詳細な説明】 本考案はフェーズロックループ（以下ＰＬＬと略記する
）を用いたＦＭステレオ復調回路、特に半導体集積回路
化に適したＦＭステレオ復調回路に関するものである。

まず第１図に示すＰＬＬ回路を用いたステレオ復調回路
のシステムブロック図に従って、その動作原理を説明す
る。

第１図において３８ ＫＨｚのサブキャリアを再生する
ＰＬＬ回路は位相検出器１、低域通過フィルタ２、直流
増幅器３、電圧制御発振器４、及び１段目の％分周回路
５．２段目の％分周回路６で構成されている。

電圧制御発振器４の出力周波数は７６ＫＨｚで、この信
号は％分周回路５，６を通過して１９ ＫＨｚの周波数
になり前記位相検出器１へ戻る。

この位相検出器１で％分周回路６からの１９ＫＨｚ信号
と入力信号とが位相検波される。

従って入力信号に１９ＫＨｚのパイロット信号が含まれ
ていると位相検出器１の出力として低域通過フィルタ２
に直流電圧成分が発生する。

この直流電圧成分は直流増幅器３で増幅された後、電圧
制御発振器４の制御信号として使われる。

その結果電圧制御発振器４は入力信号のパイロット信号
に位相同期され、１段目の％分周回路５の３１３ ＫＨ
ｚ出力信号はステレオ信号の復調用として正しい位相を
正確に維持することができる。

次にステレオスイッチに関連する回路は位相検生器７、
低域通過フィルタ８、シュミットトリガ回路９、ステレ
オスイッチ１０と１１及びステレオスイッチ１１に接続
されたステレオ表示ランプ１２とで構成されている。

いまフェーズロックがかかった状態では入力パイロット
信号と再生された１９ＫＨｚ信号とは９０°だけ位相が
ずれている。

そこで前記１段目の％分周回路５にパイロット信号と同
相の１９ ＫＨｚが得られるような％分周回路１３を接
続し、この１９ＫＨｚ出力をステレオスイッチ１０．１
１を動作させるための位相検出器７に加え入力信号を位
相検波すると入力パイロット信号の強度に比例した直流
電圧成分が低域通過フィルタ８に取り出される。

この直流電圧成分は次段のシュミットトリガ回路を駆動
し、前記ステレオスイッチ１０を動作させるとともにス
テレオスイッチ１１を導通させてステレオ表示ランプ１
２を点灯させる。

尚１４は前置増幅器、１５は人力信号と再生された３３
ＫＨｚサブキヤリアが加えられるステレオ復調器である
。

第２図は第１図における電圧制御発振器４の回路構成を
示したもので電圧制御発振器４は発振回路１６とこの発
振回路１６の発振周波数を決定するタイミング回路１７
とで構成されている。

ＰＬＬ力式を用いたステレオ復調回路において前記電圧
制御発振器４の発振周波数は前記タイミング回路１７を
構成する半固定抵抗１９を調整してキャプチャーレンジ
内に抑える必要がある。

従来の集積回路化されたＰＬＬステレオ復調回路では電
圧制御発振器４の発振周波数をモニターするためにタイ
ミング回路１７に周波数カウンター等を接続してモニタ
ーするかあるいは集積回路装置にモニター専用端子を設
けこの端子に直接周波数カウンター等を接続してモニタ
ーする方法がとられていた。

タイミング回路１７でモニターすることは一見簡単で有
効な手段のように思えるが周波数カウンターの入力端子
を直接接続すると入力インピーダンスのために入力レベ
ルが不足したり、発振周波数が変化したりするためタイ
ミング回路１７と周波数カウンタとの間に高入力インピ
ーダンスの増幅器を備える必要がある。

これでは調整の繁雑さをまねくばかりで゛なく、やはり
タイミング回路１７に直接測定コード等が接続されるた
め、これらの浮遊容量、誘導等がタイミング回路１７に
影響を及ぼし正しい発振周波数を得ることが難しいとい
う問題を有する。

また集積回路装置にモニター専用端子を設けることは直
接カウンター等が接続でき便利ではあるがこの端子は調
整時以外は不要であるため専用端子として設けることは
ＦＭ放送受信中この端子を遊ばせることになる。

従って他の機能と共用すれば端子を遊ばせることなく、
また限られた端子数で設計を要求される集積回路装置で
はコストダウンにもつながる。

そこで本考案は上記の問題点に鑑み電圧制御発振器４の
発振周波数をモニターする端子と、パイロット信号が入
力されてステレオ動作中であることを表示するステレオ
表示ランプ１２を接続する端子とを共用してタイミング
回路１７に影響を与えずしかもＩＣの端子数を増やすこ
となくコストダウンを計った集積回路化に適したＰＬＬ
ステレオ復調回路を提供ヰんとするものである。

第３図は本考案を実施した一例の具体的な回路構成を示
したもので第２図と対照させて相当する部分には同一符
号を付しである。

第３においてステレオ動作中にはシュミットトリガ回路
９は電流供給源となりランプスイッチ１１を構成するト
ランジスタ２０にバイアスを与えることになる。

この時端子２２にはステレオ表示ランプ１２が接続され
ているためステレオ表示ランプ１２は点灯することにな
る。

また電圧制御発振器４の発振周波数は分周回路６で分周
され発振動作中には常時トランジスタ２１のベースにバ
イアスを与えている。

発振周波数調整時にはトランジスタ２０はカットオフ状
態であるので表示ランプ１２を切り離して周波数カウン
ター２３を接続すれば電圧制御発振器４の発振周波数を
モニターできる。

この場合、周波数カウンタ２３は第２図のようにタイミ
ング回路１７が接続される端子１８に接続されるのでは
ないので、カウンタ３の入力インピーダンスや接続に用
するコードの浮遊容量、誘導等がタイミング回路１７に
影響を及ぼして発振周波数を変化させる不都合は発生し
ない。

またモノラル動作中トランジスタ２０はカットオフ状態
となるがトランジスタ２１は分周回路６の出力周波数で
゛常時スイッチングされている。

しかしトランジスタ２１のエミッタ電流１１は１００μ
Ａ程度に設定しであるためランプ点灯にはいたらない。

他の端子についても、ベースに分周器６からの出力を受
けるトランジスタ２１を設ければ、その端子をモニタ一
端子として利用し得る。

しかしながらトランジスタ２１は電圧制御発振器の発振
動作中は常にスイッチング駆動されているため、その端
子の本来の機能が失なわれる。

しかし、ステレオ表示用ランプ１２が設けられる端子２
２は復調動作のための信号電流が流れる端子ではなく、
かつトランジスタ２１に流れる電流を上述のように制限
することによりモノラル動作時にランプ１２が目に見え
るほど光ることもなく実質的に消えている。

以上のようにして、電圧制御発振器の発振周波数をモニ
ターする端子とステレオ表示ランプを接続する端子とを
共用したＰＬＬステレオ復調用ＩＣを実現することがで
きる。

本発明は、電圧制御発振器の発振周波数を変動させるこ
となく、かつ新たに外部端子を設けることなく該発振周
波数をモニターするために、モニター用の端子を他の端
子と共用するものであり、しかも、共用することによっ
て生じる共用された端子の本来の機能が失なわれるとい
う問題点をも解消するために、共用される端子にステレ
オ表示用ランプが接続される端子を選びかつモニター用
の信号電流によって該ランプが点灯しないようにしたも
のである。

【図面の簡単な説明】

第１図はＰＬＬ回路を用いたステレオ復調回路のシステ
ムブロック図、第２図は電圧制御発振器の回路構成図、
第３図は本考案の一実施例を示す回路接続図である。 １６・・・・・・発振回路、１７・・・・・・タイミン
グ回路、１８゜２２・・・・・・端子、１９・・・・・
・半固定抵抗、２０．２１・・・・・・トランジスタ、
２３・・・・・・周波数カウンター、１２・・・・・・
ステレオ表示ランプ。

Claims (1)

【実用新案登録請求の範囲】
1. 電圧制御発振器と、前記電圧制御発振器の出力を分周し
   て得た周波数信号を受けて前記電圧制御発振器の発振周
   波数のモニター信号を発生する第１の手段と、ステレオ
   表示ランプの駆動用信号を発生する第２の手段とを備え
   、前記第１および第２の手段の出力端は共通の端子に接
   続され、さらに、前記モニター信号の信号電流はステレ
   オ表示ランプを実質的に消灯させておくように設定され
   ていることを特徴とする受信機。