JPH0424654Y2 - - Google Patents
Info
- Publication number
- JPH0424654Y2 JPH0424654Y2 JP1987040242U JP4024287U JPH0424654Y2 JP H0424654 Y2 JPH0424654 Y2 JP H0424654Y2 JP 1987040242 U JP1987040242 U JP 1987040242U JP 4024287 U JP4024287 U JP 4024287U JP H0424654 Y2 JPH0424654 Y2 JP H0424654Y2
- Authority
- JP
- Japan
- Prior art keywords
- composite video
- coupling capacitor
- video signal
- video signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 37
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Studio Circuits (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、複数の合成映像信号を切換出力する
スイツチ回路に関するもので、特に高周波の合成
映像信号におけるクロストークを低減させたスイ
ツチ回路に関する。
スイツチ回路に関するもので、特に高周波の合成
映像信号におけるクロストークを低減させたスイ
ツチ回路に関する。
(ロ) 従来の技術
複数の合成映像信号(例えば、ビデオテープレ
コーダー等の発生するもの)を制御信号に応じて
切換出力するスイツチ回路が、昭和60年3月20日
付でCQ出版(株)より発行された「‘85三洋半導体
ハンドブツク」第891頁に記載されている。前記
ビデオテープレコーダー用電子スイツチLA−
7018に印加される複数の合成映像信号は、種々な
ソースから供給されているので、その直流レベル
が各々異なる。そこで、前記複数の合成映像信号
の直流レベルを一定にする為、前記合成映像信号
の直流成分を一旦除去した後、単一の基準電源か
ら直流電圧がベースに印加される複数のトランジ
スタを用いて、直流再生を計つている。そうすれ
ば、スイツチで切換えを行なつたとしても互いに
直流レベルが同一の合成映像信号を出力端に得る
ことが出来る。
コーダー等の発生するもの)を制御信号に応じて
切換出力するスイツチ回路が、昭和60年3月20日
付でCQ出版(株)より発行された「‘85三洋半導体
ハンドブツク」第891頁に記載されている。前記
ビデオテープレコーダー用電子スイツチLA−
7018に印加される複数の合成映像信号は、種々な
ソースから供給されているので、その直流レベル
が各々異なる。そこで、前記複数の合成映像信号
の直流レベルを一定にする為、前記合成映像信号
の直流成分を一旦除去した後、単一の基準電源か
ら直流電圧がベースに印加される複数のトランジ
スタを用いて、直流再生を計つている。そうすれ
ば、スイツチで切換えを行なつたとしても互いに
直流レベルが同一の合成映像信号を出力端に得る
ことが出来る。
(ハ) 考案が解決しようとする問題点
しかしながら、その様なスイツチ回路において
は複数の合成映像信号が同時に印加されている場
合にクロストークが問題となる。すなわち、前記
スイツチ回路においては直流レベルを一定にする
為、単一の基準電源から直流電圧を加えている
が、選択されていない合成映像信号の振幅が前記
基準電源に影響を与え、クロストークが発生して
しまうという問題がある。4.5MHz程度の狭い周
波数帯域を有する既存のVTR(ビデオテープレコ
ーダ)の場合には、その影響は無視し得るが、そ
の周波数帯域が7〜10MHz程度まで延びているビ
デオデイスクやレーザーデイスク等の場合は、直
流再生を行なう為のトランジスタの追従性が悪化
しクロストークの影響が無視出来なくなるという
問題があつた。
は複数の合成映像信号が同時に印加されている場
合にクロストークが問題となる。すなわち、前記
スイツチ回路においては直流レベルを一定にする
為、単一の基準電源から直流電圧を加えている
が、選択されていない合成映像信号の振幅が前記
基準電源に影響を与え、クロストークが発生して
しまうという問題がある。4.5MHz程度の狭い周
波数帯域を有する既存のVTR(ビデオテープレコ
ーダ)の場合には、その影響は無視し得るが、そ
の周波数帯域が7〜10MHz程度まで延びているビ
デオデイスクやレーザーデイスク等の場合は、直
流再生を行なう為のトランジスタの追従性が悪化
しクロストークの影響が無視出来なくなるという
問題があつた。
(ニ) 問題点を解決するための手段
本考案は、上述の点に鑑み成されたもので、合
成映像信号がそれぞれ印加される複数の入力端子
と、該入力端子に一端が接続される複数の結合コ
ンデンサと、該結合コンデンサの他端とアース間
に挿入される複数の微少電流路と、エミツタが前
記結合コンデンサに接続され同期信号期間中にオ
ン、映像信号期間中にオフする複数のトランジス
タと、該トランジスタのベースに共通にバイアス
を加える単一の基準電圧源と、前記結合コンデン
サの他端に得られる複数の入力合成映像信号を制
御信号に応じて切換出力するスイツチとから成る
ことを特徴とする。
成映像信号がそれぞれ印加される複数の入力端子
と、該入力端子に一端が接続される複数の結合コ
ンデンサと、該結合コンデンサの他端とアース間
に挿入される複数の微少電流路と、エミツタが前
記結合コンデンサに接続され同期信号期間中にオ
ン、映像信号期間中にオフする複数のトランジス
タと、該トランジスタのベースに共通にバイアス
を加える単一の基準電圧源と、前記結合コンデン
サの他端に得られる複数の入力合成映像信号を制
御信号に応じて切換出力するスイツチとから成る
ことを特徴とする。
(ホ) 作用
本考案に依れば、スイツチによつて選択された
合成映像信号の映像信号期間中は、直流再生用の
トランジスタをオフさせているので、他の合成映
像信号が前記トランジスタを経由して出力端にク
ロストークすることは無い。
合成映像信号の映像信号期間中は、直流再生用の
トランジスタをオフさせているので、他の合成映
像信号が前記トランジスタを経由して出力端にク
ロストークすることは無い。
(ヘ) 実施例
図は、本考案の一実施例を示す回路図で、1は
第1合成映像信号が印加される第1入力端子、2
は第1入力端子1に一端が接続された第1結合コ
ンデンサ、3は第1結合コンデンサ2の他端に接
続され微少電流を流す第1定電流源、4は前記結
合コンデンサ2の他端にエミツタが接続された第
1トランジスタ、5は第1及び第2トランジスタ
4及び6のベースに等しい直流電圧を印加する基
準電源、7は制御端子8からの制御信号に応じて
切換わるスイツチである。
第1合成映像信号が印加される第1入力端子、2
は第1入力端子1に一端が接続された第1結合コ
ンデンサ、3は第1結合コンデンサ2の他端に接
続され微少電流を流す第1定電流源、4は前記結
合コンデンサ2の他端にエミツタが接続された第
1トランジスタ、5は第1及び第2トランジスタ
4及び6のベースに等しい直流電圧を印加する基
準電源、7は制御端子8からの制御信号に応じて
切換わるスイツチである。
いま、スイツチ7が制御端子8からの制御信号
に応じて図示の如く切換えられているとすると、
第1合成映像信号が選択されることになる。前記
第1合成映像信号中の同期信号が第1入力端子1
に印加されると、第1トランジスタ4のエミツタ
電圧が低下するので、そのコレクタから電流が第
1結合コンデンサ2に充電される。次に前記同期
信号期間以外の映像信号が印加されたとすれば、
前記映像信号に応じて第1トランジスタ4はオフ
となり、前記映像信号のレベルに応じて第1結合
コンデンサ2は放電する。その為、第1合成映像
信号は同期信号期間中に第1結合コンデンサ2に
蓄積された直流電圧に重畳されスイツチ7を介し
て出力端子9に導出される。従つて、第1合成映
像信号は、基準電源5の基準電圧に応じたレベル
に同期信号の先端をクランプされる事になる。さ
て、前述の如く第1入力端子1からの第1合成映
像信号が出力端子9に導出されている時、第2入
力端子10から第2合成映像信号が印加され、そ
の映像信号期間中であるとする。その場合、映像
信号期間中には第2トランジスタ6は、第1トラ
ンジスタ4と同様の動作でオフとなり、第1トラ
ンジスタ4もオフである。その為、第2合成映像
信号は、第1合成映像信号にクロストークを生じ
ない。又、同期信号期間中には第2トランジスタ
6はオンするが、第1トランジスタ4はオフの
為、同様にクロストークは生じない。更に、第1
合成映像信号が同期信号期間中でなおかつ第2合
成映像信号が同期信号期間中は、第1及び第2ト
ランジスタ4及び6が共にオンである為、前記第
2合成映像信号が前記第1合成映像信号に影響を
与えるが、同期信号期間中であるので問題ない。
に応じて図示の如く切換えられているとすると、
第1合成映像信号が選択されることになる。前記
第1合成映像信号中の同期信号が第1入力端子1
に印加されると、第1トランジスタ4のエミツタ
電圧が低下するので、そのコレクタから電流が第
1結合コンデンサ2に充電される。次に前記同期
信号期間以外の映像信号が印加されたとすれば、
前記映像信号に応じて第1トランジスタ4はオフ
となり、前記映像信号のレベルに応じて第1結合
コンデンサ2は放電する。その為、第1合成映像
信号は同期信号期間中に第1結合コンデンサ2に
蓄積された直流電圧に重畳されスイツチ7を介し
て出力端子9に導出される。従つて、第1合成映
像信号は、基準電源5の基準電圧に応じたレベル
に同期信号の先端をクランプされる事になる。さ
て、前述の如く第1入力端子1からの第1合成映
像信号が出力端子9に導出されている時、第2入
力端子10から第2合成映像信号が印加され、そ
の映像信号期間中であるとする。その場合、映像
信号期間中には第2トランジスタ6は、第1トラ
ンジスタ4と同様の動作でオフとなり、第1トラ
ンジスタ4もオフである。その為、第2合成映像
信号は、第1合成映像信号にクロストークを生じ
ない。又、同期信号期間中には第2トランジスタ
6はオンするが、第1トランジスタ4はオフの
為、同様にクロストークは生じない。更に、第1
合成映像信号が同期信号期間中でなおかつ第2合
成映像信号が同期信号期間中は、第1及び第2ト
ランジスタ4及び6が共にオンである為、前記第
2合成映像信号が前記第1合成映像信号に影響を
与えるが、同期信号期間中であるので問題ない。
その結果、第1合成映像信号は、第2入力合成
映像信号のクロストークを全く受けず出力端子9
に導出される。
映像信号のクロストークを全く受けず出力端子9
に導出される。
尚、図の実施例においては、第1合成映像信号
を切換出力する場合について説明したが、第2合
成映像信号が切換出力されている場合も同様であ
る。又、第1図の実施例においては、2入力の場
合について説明したが、複数の合成映像信号が印
加された場合も同様である。
を切換出力する場合について説明したが、第2合
成映像信号が切換出力されている場合も同様であ
る。又、第1図の実施例においては、2入力の場
合について説明したが、複数の合成映像信号が印
加された場合も同様である。
(ト) 考案の効果
以上述べた如く、本考案によれば複数の合成映
像信号を切換出力するスイツチ回路におけるクロ
ストークを映像信号期間中零にすることが出来
る。特に、広い周波数帯域を有する合成映像信号
に対してもクロストークの影響を受けず安定な信
号切換動作を行ない得る。又、本考案によれば複
数の合成映像信号の同期先端を同一のレベルでク
ランプすることが出来るので、後段の回路におけ
る信号処理を容易に行なう事が出来る。
像信号を切換出力するスイツチ回路におけるクロ
ストークを映像信号期間中零にすることが出来
る。特に、広い周波数帯域を有する合成映像信号
に対してもクロストークの影響を受けず安定な信
号切換動作を行ない得る。又、本考案によれば複
数の合成映像信号の同期先端を同一のレベルでク
ランプすることが出来るので、後段の回路におけ
る信号処理を容易に行なう事が出来る。
図は、本考案の一実施例を示す回路図である。
1……第1入力端子、2……第1結合コンデン
サ、3……第1定電流源、4……第1トランジス
タ、5……基準電圧源、7……スイツチ。
サ、3……第1定電流源、4……第1トランジス
タ、5……基準電圧源、7……スイツチ。
Claims (1)
- 映像信号と同期信号とを含む複数の合成映像信
号を切換出力する為のスイツチ回路であつて、前
記合成映像信号がそれぞれ印加される複数の入力
端子と、該入力端子に一端が接続される複数の結
合コンデンサと、該結合コンデンサの他端とアー
ス間に挿入される複数の微少電流路と、エミツタ
が前記結合コンデンサに接続され同期信号期間中
にオン、映像信号期間中にオフする複数のトラン
ジスタと、該トランジスタのベースに共通にバイ
アスを加える単一の基準電圧源と、前記結合コン
デンサの他端に得られる複数の入力合成映像信号
を制御信号に応じて切換出力するスイツチとから
成ることを特徴とするスイツチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987040242U JPH0424654Y2 (ja) | 1987-03-19 | 1987-03-19 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987040242U JPH0424654Y2 (ja) | 1987-03-19 | 1987-03-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63147033U JPS63147033U (ja) | 1988-09-28 |
JPH0424654Y2 true JPH0424654Y2 (ja) | 1992-06-11 |
Family
ID=30854158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987040242U Expired JPH0424654Y2 (ja) | 1987-03-19 | 1987-03-19 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0424654Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5118989B2 (ja) * | 2008-02-04 | 2013-01-16 | ザインエレクトロニクス株式会社 | マルチプレクサ |
-
1987
- 1987-03-19 JP JP1987040242U patent/JPH0424654Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS63147033U (ja) | 1988-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0424654Y2 (ja) | ||
JPH0437604B2 (ja) | ||
KR940006265B1 (ko) | Fm 스테레오 다중복조회로의 매트릭스회로 | |
JP2925767B2 (ja) | 信号ライン切り換え回路 | |
JP2665190B2 (ja) | パイロット信号除去回路 | |
JP2572758B2 (ja) | 直流再生回路 | |
JPH01317088A (ja) | ビデオ信号処理装置 | |
KR860002344Y1 (ko) | 테이프 레코더의 녹음 바이어스 회로 | |
JPS62245598A (ja) | サンプリング用記憶ゲ−ト | |
KR900006361Y1 (ko) | 테이프 레코딩 주파수 보상회로 | |
JPH0430822Y2 (ja) | ||
JPH023586B2 (ja) | ||
US5377012A (en) | Color signal processing circuit for a video cassette recorder | |
US5019921A (en) | Pop noise removing circuit for a double deck cassette tape recorder | |
JPS6036947Y2 (ja) | クリツプ回路 | |
JPH0560684B2 (ja) | ||
JPS6040730B2 (ja) | エミッタホロワ回路 | |
JPH04328976A (ja) | アクティブフィルタの特性切り換え回路 | |
KR0137146B1 (ko) | Ntsc 방식 및 pal 방식 겸용 비디오테잎 레코더의 영상신호 처리회로 | |
JP2589577Y2 (ja) | スイッチ回路 | |
KR940011375B1 (ko) | 브이티알(vtr)의 영상신호 처리회로 | |
JPH0139014Y2 (ja) | ||
JPH0514579Y2 (ja) | ||
SU1012223A1 (ru) | Стабилизированный преобразователь посто нного напр жени | |
JPS5847891B2 (ja) | 直流再生回路 |