KR940011375B1 - 브이티알(vtr)의 영상신호 처리회로 - Google Patents
브이티알(vtr)의 영상신호 처리회로 Download PDFInfo
- Publication number
- KR940011375B1 KR940011375B1 KR1019920005551A KR920005551A KR940011375B1 KR 940011375 B1 KR940011375 B1 KR 940011375B1 KR 1019920005551 A KR1019920005551 A KR 1019920005551A KR 920005551 A KR920005551 A KR 920005551A KR 940011375 B1 KR940011375 B1 KR 940011375B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- mode
- transistor
- input terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
Abstract
내용 없음.
Description
제 1 도는 본 발명에 따른 회로도.
제 2 도는 비디오 신호와 주파수 변조 관계도.
본 발명은 비디오 테이프 레코더(Video Tape Recorder ; VTR)에 관한 것으로 특히 VHS(Video Home System) 방식의 VTR에 있어서 S/N 개선을 위한 영상신호 처리 회로에 관한 것이다.
NVHS(Normal Video Home System) 및 SVHS(Super Video Home System) 방식의 VTR을 재생할 경우 비디오 기록 트랙 피치(pitch ; 트랙간의 간격)에 따라 크로스 토크(cross talk)가 발생하게 된다. 일반적으로 크로스 토크란 비디오 헤드가 기록 트랙을 재생할때 정상적으로 재생되는 트랙에 인접한 트랙의 신호를 읽어내는 것을 말한다. 특히 테이프 패턴에 있어서 SP(Standard play mode)의 1/3정도의 트랙 피치를 갖는 EP모드(expanded play mode)의 경우 상기 SP모드 보다 10dB정도 크로스 토크가 많다. 상기한 크로스 토크의 증가는 S/N 특성을 열화시키는 문제점이 있었다.
상기와 같은 크로스 토크를 제거하여 S/N 특성을 개선하는 방법의 하나로서 EP모드의 경우 휘도신호의 기록계에서 주파수 변조(frequency Modulation ; FM)를 할때 CH-1(Channel-1)과 CH-2(channel-2)의 주파수 변조 전송 주파수를 1/2fH(Horizontal Scanning Frequency, 1fH=15.75KHz)만큼 차이를 만들어 주는 방법이 제안되었다. 상기한 방법에 의해 주파수 변조의 피변조파의 주파수는 CH-1 또는 CH-2 중의 어느 한쪽이 다른 한쪽에 비해 1/2만큼 시프트(shift)된 것으로 된다. NVHS의 경우 비디오 신호의 백(白)레벨의 첨두치인 화이트 피크(white-peak)와 동기신호의 첨단인 싱크 팁(sink-tip)은 각각 4.4MHz와 3.4MHz로 정해져 있다. 따라서 화이트 피크와 싱크 팁에 상당하는 반송파의 주파수 차로 정의되는 주파수 편이는 1.0MHz이다. 한편 SVHS의 경우에는 화이트 피크와 싱크 팁이 각각 7.0MHz와 5.4MHz이므로 주파수 편이는 1.6MHz이다. NVHS 방식 및 SVHS 방식의 경우 0.55Vpp의 비디오 신호를 기준을 할 경우 1/2fH캐리어에 해당하는 비디오 신호 레벨을 계산해 보면 다음과 같다. 먼저 NVHS 모드의 경우 1MHz ; 0.55Vpp=1/2fH: x1(1fH=15.75MHz)에 의해 x1≒4.33mV가 얻어진다. 한편 SVHS 모드의 경우 1.6MHz : 0.55Vpp=1/2fH: x2에 의해 x2≒2.71mV가 얻어진다.
상기한 바와 같이, 크로스 토크를 제거하기 위한 종래의 기술에 따르게 되면 NVHS 방식 및 SVHS 방식에 따라 1/2fH캐리어 시프트 되기위한 비디오 신호 레벨 변화가 다르기 때문에 각각의 기능에 대응하는 별도의 회로 구성이 필요한 문제점이 있었다.
따라서 본 발명의 목적은 VTR의 영상신호 처리회로에 있어서 NVHS방식 및 SVHS방식 각각에 적합한 1/2 2fH캐리어 시프트 할 수 있는 영상신호 처리회로를 제공함에 있다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참고하여 상세히 설명한다.
제 1 도는 본 발명에 따른 1/2fH캐리어 시프트 회로이다.
제 1 도를 참조하면, 본 발명에 따른 1/2fH캐리어 시프트 회로는 비디오 신호를 받아들여 입력신호를 받아들여 그를 1차 증폭하여 출력하는 입력단(10)과, 헤드스위치 펄스입력신호에 응답하여 상기 입력단(10)의 출력신호의 전압레벨을 1차 변동시키는 헤드스위치 펄스 변동부(20)와, NVHS모드 또는 SVHS모드를 지정하는 모드설정신호에 응답하여 상기 입력단(10)의 출력신호의 전압레벨을 2차 변동시키는 NVHS/SVHS모드설정부(30)와, 상기 1차 및 2차 전압레벨 변동된 입력단(10)의 출력신호를 2차 증폭함으로써 캐리어 시프트된 영상신호로서 출력하는 출력단(40)으로 구성되어 있다.
입력단(10)은 전류소스인 피엔피 트랜지스터 Q1, Q2와 구동용 엔피엔 트랜지스터 Q16, Q9 그리고 부하소자로서의 다이오드 접속된 엔피엔 트랜지스터 Q16으로 구성되는 차동증폭구조를 갖고 있으며, 상기 엔피엔 트랜지스터 Q16의 베이스를 통하여 비디오 신호 VI1을 받아들이고, 베이스에 인가되는 바이어스 신호에 턴온되어 상기 차동증폭구조와 접지단과의 연결을 담당하는 엔피엔 트랜지스터 Q21에 의해 활성화되며, 상기 엔피엔 트랜지스터 Q9의 콜렉터에 베이스가 접속되는 출력소자인 엔피엔 트랜지스터 Q10을 갖고 있다. 상기 엔피엔 트랜지스터 Q10의 에미터에 접속된 저항 R9의 타단은 입력단(10)의 출력노드로서, 입력신호 VI1을 1차 증폭한 신호가 출력된다. 엔피엔 트랜지스터 Q16의 에미터와 엔피엔 트랜지스터 Q21의 콜렉터 사이에 접속되는 저항 R11은 입력단(10)에 급격한 전류가 흐르는 것을 방지하기 위한 보호소자로서 동작한다.
헤드스위치 펄스 변동부(20)는 상기 입력단(10)의 출력노드와 접지단사이에 접속된 2개의 엔피엔 트랜지스터 Q22 및 Q18과, 상기 Q18의 매칭(matching)용 트랜지스터로서 입력단의 엔피엔 트랜지스터 Q16의 에미터와 접지단사이에 연결된 엔피엔 트랜지스터 Q17을 가지고 있다. 입력단자 I3을 통하여 공급되는 헤드스위치 펄스신호는 엔피엔 트랜지스터 Q23의 에미터에 공급된다. 상기 엔피엔 트랜지스터 Q23의 콜렉터는 전류소스 Q6을 통하여 동작전압 VCC를 입력하고, 베이스에는 바이어스신호가 공급된다. 전류소스 Q6은 베이스와 콜렉터가 공통접속되며, 또다른 전류소스 Q5의 베이스가 상기 Q6의 베이스와 접속된다. 따라서 피엔피 트랜지스터들 Q5와 Q6은 엔피엔 트랜지스터 Q24이 턴온될시 활성화되는 전류소스들이다. 피엔피 트랜지스터 Q5의 콜렉터는 엔피엔 트랜지스터들 Q17, Q18 및 Q19의 베이스와, 부하소자인 엔피엔 트랜지스터 Q20의 콜렉터 및 베이스에 각각 연결된다. 엔피엔 트랜지스터 Q19의 콜렉터는 또다른 전류소스들인 피엔피 트랜지스터 Q4의 베이스 및 콜렉터 그리고 Q3의 베이스에 공통으로 접속되고 에미터는 접지단측에 대응저항을 통하여 연결된다. 따라서 피엔피 트랜지스터들 Q3와 Q4는 엔피엔 트랜지스터 Q19가 턴온될시 활성화되는 전류소스들이다. 또한 엔피엔 트랜지스터 Q22는 바이어스 신호가 하이레벨일 때, 그리고 엔피엔 트랜지스터 Q18은 헤드스위치 펄스신호가 하이레벨로 입력될 때 각각 활성화되는 방전패스들로서, 그에 따라 출력노드의 전압레벨을 소정크기로 낮추는 역활을 담당한다.
NVHS/SVHS 모드설정부(30)는 모드선택신호가 입력되는 입력단자 I2에 베이스가 연결되고 에미터가 접지단에 연결되는 엔피엔 트랜지스터 Q29와, 상기 엔피엔 트랜지스터 Q29의 콜렉터 및 상기 전류소스인 엔피엔 트랜지스터 Q28의 에미터에 베이스와 콜렉터가 공통접속되는 엔피엔 트랜지스터 Q28과, 상기 입력단(10)의 출력노드에 콜렉터가 연결되고 에미터가 대응저항을 통하여 접지단에 연결되며 베이스가 상기 엔피엔 트랜지스터 Q28의 베이스에 연결되는 엔피엔 트랜지스터 Q27과, 상기 입력단(10)의 엔피엔 트랜지스터 Q16의 에미터에 콜렉터가 연결되고 에미터가 대응저항을 통하여 접지단에 연결되며 베이스가 상기 엔피엔 트랜지스터 Q28의 베이스에 연결되는 엔피엔 트랜지스터 Q26으로 구성된다. 상기 엔피엔 트랜지스터 Q26은 엔피엔 트랜지스터 Q27의 매칭용 트랜지스터이다. 상기 엔피엔 트랜지스터 Q27은 모드선택신호가 로우레벨로 입력될 때 활성화되는 방전패스로서, 그에 따라 입력단(10)의 출력신호가 가지는 전압레벨을 소정크기로 낮추는 역활을 담당한다.
출력단(40)은 전류소스인 피엔피 트랜지스터 Q7, Q8과 구동용 엔피엔 트랜지스터 Q14, Q11 그리고 부하소자로서의 다이오드 접속된 엔피엔 트랜지스터 Q13 및 저항 R10으로 구성되는 차동증폭구조를 갖고 있으며, 상기 엔피엔 트랜지스터 Q14의 베이스가 상기 입력단(10)의 출력노드에 연결되고, 베이스에 바이어스 신호를 입력하는 엔피엔 트랜지스터 Q24에 의해 활성화되며, 상기 엔피엔 트랜지스터 Q11의 콜렉터에 베이스가 접속되는 출력소자인 엔피엔 트랜지스터 Q12를 갖고 있다. 상기 엔피엔 트랜지스터 Q12의 에미터에서는 입력단(10)의 출력노드의 전압을 2차 증폭한 최종 출력신호로서 1/2fH캐리어 시프트된 영상신호인 VO1이 출력된다. 엔피엔 트랜지스터 Q12의 에미터와 접지단사이에는 바이어스신호를 입력하는 엔피엔 트랜지스터 Q25가 연결된다.
전술한 제 1 도의 회로에서, 입력단(10)의 엔피엔 트랜지스터 Q16, Q15, Q9, Q10 및 출력단(40)의 엔피엔 트랜지스터들 Q14, Q13, Q11, Q12는 정확한 캐리어 시프트 동작을 위하여 임피던스 정합 즉 매칭되어 있다.
제 2 도는 비디오 신호와 주파수 변조 관계도이다.
상기 제1 및 제 2 도를 참조하여 본 발명을 상세히 설명한다. 제 1 도의 회로에서 저항들 R9-R11을 제외한 나머지 저항들 R1-R8 및 R12-R22는 모두 임피던스 정합을 위한 저항들로서, 이하에서 회로의 기본동작에 관련된 설명시 이들의 영향은 고려치 않을 것이다.
제 1 도에 입력되는 영상신호 VI1은 기록매체 즉, 비디오 테이프에 기록하기 위한 영상신호로서, 전단의 프로세서에서 일차처리된 신호이다. 상기 영상신호는 후단의 FM(Frequency Modulation) 블럭에서 기록계 EP모드시에 주파수 변조될때 상기 제 2 도에 도시된 바와같은 CH-1 또는 CH-2가 1/2fH캐리어 시프트 되도록 SVHS 모드 및 NVHS 모드 규정에 맞는 영상신호의 DC레벨을 상기 제 1 도에 도시한 회로에 의해 변동시킨다. 캐리어 시프트동작중 바이어스 입력단자(I4)는 항상 일정한 레벨로 바이어스 되어 있다.
(1) NVHS 모드시 캐리어 시프트 동작.
먼저 NVHS시의 캐리어 시프트동작을 살펴 본다. NVHS 모드에서는 입력단자 I2에 '로우'상태의 전압≒OV)을 인가하여 엔피엔 트랜지스터 Q29가 턴오프 되도록 한다. 그결과, 엔피엔 트랜지스터들 Q26, Q27, Q28은 전류소스인 피엔피 트랜지스터 Q3으로부터 공급되는 전류에 의해 제어된다.
이때 기록계 EP 모드시에는 입력단자 I3에는 상기 제 2 도 (a)의 파형으로 나타낸 헤드스위치 펄스스위치의 파형이 로우레벨로 입력된다. 헤드 스위치 펄스 입력단자(I3)에 '로우'상태의 전압이 인가 되는 상태에서 입력단(10)에 영상신호 VI1이 입력될 시, 입력단(10)의 출력노드에 나타나는 캐리어신호의 전압레벨은 다음과 같이, 엔피엔 트랜지스터 Q16의 에미터전압에다 다이오드접속된 엔피엔 트랜지스터들 Q9, Q15의 베이스-에미터간 전압 VBE9, VBE15을 더한 값에서, 엔피엔 트랜지스터 Q10의 베이스-에미터간 전압 VBE10과 R9에서의 전압강하를 뺀 값, 즉 {VI1-VBE16+VBE15+VBE9-VBE10-R9(IC22+IC18+IC27)}이 된다. 상기 IC22, IC18, IC27은 각각 엔피엔 트랜지스터들 Q22, Q18, Q27의 콜렉터전류이다. 상기 신호는 엔피엔 트랜지스터 Q14의 베이스에 인가된다. 전술한 바와 같이, 출력단(40)의 엔피엔 트랜지스터들 Q14와 Q11은 임피던스 매칭되어 있기 때문에, 엔피엔 트랜지스터 Q24의 콜렉터에 흐르는 전류는 저항 R10을 통하여 흐르는 전류의 2배이다. 따라서, 출력단(40)에서 출력되는 최종 출력신호인 영상신호 VO1은 하기의 식(1)로 나타내어질 수 있다. 즉,
VO1=VI1=VBE16+VBE15+VBE9-VBE10-R9(IC22+IC18+IC27) …………… (1)
-VBE14+VBE13+VBE11-VBE12+R10(IC24)
상기 각 트랜지스터에 흐르는 전류 레벨을 같게하고 트랜지션 매칭(Transistion Matching)을 시키면, 엔피엔 트랜지스터들 Q9-Q16의 베이스-에미터간 전압 VBE는 모두 같은 레벨을 갖게 되므로, 상기 제(1)식은 다음과 같이 제(2)식으로 정리된다. 즉,
VO1=VI1+R10(IC24)-R9(IC22+IC18+IC27) …………………………… (2)
그다음, 기록계 SP모드에 따라 상기 헤드 스위치 펄스 입력단자(I3)에 하이레벨의 신호가 인가되면 엔피엔 트랜지스터 Q23이 턴오프됨에 따라, 전류소스들인 피채널 트랜지스터들 Q5, Q6이 턴오프되고, 그에 따라 엔채널 트랜지스터들 Q17, Q18, Q19, Q20이 턴오프된다. 이때, 출력단(40)에서 출력되는 캐리어 시프트된 영상신호 VO1은 상기 제(2)식으로 부터
VO1=VI1+R10(IC24)
-R9(IC22+IC27) …………………………………………………………… (3)
으로 정리된다.
따라서 NVHS 모드시 헤드 스위치 펄스 입력에 따른 SP모드와 EP모드시 각각 출력되는 영상신호의 전압레벨 차이는 (3)식-(2)식으로 나타낼 수 있다. 즉,
△VN=R9(IC18+IC27) ……………………………………………………… (4)
(△VN; NVHS 모드시 헤드 스위치 펄스 입력에 따른 레벨 변동차)
여기서 표준 비디오 신호 레벨을 0.55Vpp로 설정할 경우 △VN을 4.33mV가 되도록 설정하면 된다.
(2) SVHS 모드시 캐리어 시프트 동작.
SVHS 모드는 SVHS/NVHS 모드선택신호를 입력단자 I2를 통하여 하이레벨로 인가시킴에 의해 구현된다. 그결과로 엔채널 트랜지스터 Q29는 포화상태로 되어 콜렉터-에미터 전압(VCE29)은 0V가 됨에 따라, 모드선택부(30)의 엔피엔 트랜지스터들 Q26, Q27, Q28은 모두 턴오프 된다.
이때 기록계 EP 모드시에는 입력단자 I3에는 상기 제 2 도(a)의 파형으로 나타낸 헤드스위치 펄스스위치의 파형이 입력된다. 상기 헤드스위치 펄스 입력이 로우레벨로 입력됨에 따라 Q23이 턴온되고, 그에 따라 전술한 제(2)식에서 엔피엔 트랜지스터 Q27의 콜렉터전류 IC27이 0이므로, 이경우 출력단(40)의 출력전압 VO1은,
VO1=VI1+R10(IC24)-R9(IC22+IC18) ………………………………… (5)
로 정리된다.
그 다음, 기록계 SP모드에 따라 상기 헤드 스위치 펄스 입력단자(I3)에 하이레벨의 신호가 인가되면 엔피엔 트랜지스터 Q23이 턴오프됨에 따라, 전류소스들인 피채널 트랜지스터들 Q5, Q6이 턴오프되고, 그에 따라 엔채널 트랜지스터들 Q17, Q18, Q19, Q20이 턴오프된다. 따라서, 입력단(10)의 출력노드와 접지단의 연결은 엔피엔 트랜지스터 Q22뿐이다. 따라서, 출력단(40)에서 출력되는 캐리어 시프트된 영상신호 VO1은 상기 제(5)식으로 부터
VO1=VI1+R10(IC24)-R9(IC22) …………………………………… (6)
으로 정리된다.
따라서, SVHS 모드시 헤드 스위치 펄스 입력에 따른 레벨 변동차(△Vs)는 식(6)-식(5)에 의해 다음과 같이,
△Vs=R9×IC18………………………………………………………………… (6)
로 정의된다.
여기서 표준 비디오 신호 레벨을 0.55Vpp로 설정할 경우 △Vs를 2.71mV가 되도록 설정하면 된다.
상기한 바와 같이 각 SVHS/NVHS 모드에서 기록계 EP모드시 각 헤드 스위치 펄스에 따라 레벨 변동을 시킴에 의해 다음 신호처리의 FM블럭에서 1/2fH캐리어 시프트가 가능하다.
상기 도면에서 알 수 있는 바와같이 입력단자로 부터 출력단자 까지의 DC레벨 변화는 트랜지스터 Q16, Q15, Q9, Q14, Q13, Q11 그리고 Q12를 매칭 시킴으로써 트랜지스터의 베이스-에미터간 전압(VBE)에 의한 미스매칭을 0으로 하여 단지 저항 R9에 흐르는 전류 IC18, IC27에 의한 전압 강하에 의해서만 DC레벨이 변하도록 하였다.
상술한 바와 같이 본 발명은 VTR의 영상신호 처리 회로에 있어서 한 블럭의 간단한 회로를 이용하여 NVHS 방식과 SVHS 방식 겸용으로 1/2fH캐리어 시프트가 가능하도록 하였으며, 회로를 IC화 할 경우 회로가 간단하여 칩면접이 줄어들게되어 IC 제조 원가가 감소되는 효과가 있다.
또한 회로 구성이 간단하면서도 정확한 동작을 하기 때문에 고신뢰성을 얻을 수 있는 효과도 있다.
Claims (4)
- VTR 영상신호를 처리하기 위한 캐리어 쉬프트회로에 있어서, 영상신호를 받아들여 1차 증폭하여 출력하는 입력단(10)과, 헤드스위치 펄스입력신호에 응답하여 상기 입력단의 출력신호의 전압레벨을 1차 변동시키는 헤드스위치 펄스 변동부(20)와, NVHS모드 또는 SVHS모드를 지정하는 모드설정신호에 응답하여 상기 입력단(10)의 출력신호의 전압레벨을 2차 변동시키는 모드설정부(30)와, 상기 1차 및 2차 전압레벨 변동된 출력신호를 2차증폭하여 1/2fH캐리어 시프트된 영상신호를 출력하는 출력단(40)을 구비함을 특징으로 하는 VTR의 영상신호를 처리하기 위한 캐리어 쉬프트회로.
- 제 1 항에 있어서, 상기 입력단(10), 헤드스위치 펄스 변동부(20), 모드설정부(30) 및 출력단(40)은 공통으로 인가되는 바이어스신호에 의해 활성화됨을 특징으로 하는 VTR의 영상신호를 처리하기 위한 캐리어 쉬프트회로.
- 제 2 항에 있어서, 상기 헤드스위치 펄스변동부(20)가, 상기 입력단(10)의 출력신호를 상기 바이어스신호에 응답하여 접지단으로 일부방전시키는 제 1 방전패스와, 상기 출력신호를 상기 헤드스위치 펄스입력신호에 응답하여 접지단으로 일부방전시키는 제 2 방전패스를 구비함을 특징으로 하는 VTR의 영상신호를 처리하기 위한 캐리어 쉬프트회로.
- 제 3 항에 있어서, 상기 모드설정부(30)가, 상기 출력신호를 상기 모드선택신호에 응답하여 접지단으로 일부방전시키는 제 3 방전패스를 구비함을 특징으로 하는 VTR의 영상신호를 처리하기 위한 캐리어 쉬프트 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005551A KR940011375B1 (ko) | 1992-04-03 | 1992-04-03 | 브이티알(vtr)의 영상신호 처리회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005551A KR940011375B1 (ko) | 1992-04-03 | 1992-04-03 | 브이티알(vtr)의 영상신호 처리회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022328A KR930022328A (ko) | 1993-11-23 |
| KR940011375B1 true KR940011375B1 (ko) | 1994-12-07 |
Family
ID=19331324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920005551A KR940011375B1 (ko) | 1992-04-03 | 1992-04-03 | 브이티알(vtr)의 영상신호 처리회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940011375B1 (ko) |
-
1992
- 1992-04-03 KR KR1019920005551A patent/KR940011375B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930022328A (ko) | 1993-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940011375B1 (ko) | 브이티알(vtr)의 영상신호 처리회로 | |
| US4641206A (en) | Video signal recording and reproducing apparatus including a noise reduction circuit | |
| US5045803A (en) | Amplification circuit with a determined input impedance and various transconductance values | |
| US4792862A (en) | Apparatus for recording a frequency modulated video signal with selective emphasis of its low frequency components | |
| CA1215173A (en) | Signal processing circuit | |
| US5012356A (en) | Switching circuit | |
| US4734797A (en) | PCM-signal recording and/or reproducing apparatus | |
| US4618834A (en) | Variable characteristics amplifier circuit | |
| GB2253535A (en) | Superimposing cicuit for a video apparatus | |
| US5377012A (en) | Color signal processing circuit for a video cassette recorder | |
| JP2925767B2 (ja) | 信号ライン切り換え回路 | |
| US6385391B1 (en) | Video tape reproducing apparatus | |
| JP2941616B2 (ja) | 周波数ドロップアウト補償回路及び方法 | |
| US5253123A (en) | Apparatus for digitally recording time-multiplexed digital information and pilot signals with different recording current levels | |
| JPH0424654Y2 (ko) | ||
| JPH0135532B2 (ko) | ||
| GB2157907A (en) | High-frequency switching circuit | |
| JPH0548293Y2 (ko) | ||
| KR100270253B1 (ko) | 비디오 테이프 재생 장치 | |
| US4941058A (en) | Data signal recording/reproduction apparatus of a VCR | |
| JPS6023784Y2 (ja) | テ−プレコ−ダの曲間検出回路 | |
| US5367412A (en) | Recording/reproducing circuit and recording/reproducing apparatus having the same circuit | |
| KR940001617Y1 (ko) | 하이-파이 비디오 테이프 레코더의 오디오 전용 기록 제어회로 | |
| KR870001155Y1 (ko) | 의사 영상 동기 신호를 이용한 음성신호 녹음회로 | |
| JPS593603Y2 (ja) | ミユ−テイング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |