JP2966639B2 - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JP2966639B2 JP2966639B2 JP10463992A JP10463992A JP2966639B2 JP 2966639 B2 JP2966639 B2 JP 2966639B2 JP 10463992 A JP10463992 A JP 10463992A JP 10463992 A JP10463992 A JP 10463992A JP 2966639 B2 JP2966639 B2 JP 2966639B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- transistor
- reactance
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ（集積回路）化に
適した電圧制御発振回路の改良に関するもので、特に発
振周波数を制御したとき、発振停止が生じるのを防止す
ることができる電圧制御発振回路に関する。
適した電圧制御発振回路の改良に関するもので、特に発
振周波数を制御したとき、発振停止が生じるのを防止す
ることができる電圧制御発振回路に関する。
【０００２】
【従来の技術】雑誌日経エレクトロニクス１９８４年１
月３０日号第１４１頁乃至１６３頁には、「セラミック
共振子のリアクタンスを正負方向に自動調整しＦＭステ
レオ復調ＩＣを無調整に」という記事が掲載されてい
る。図２は、前記記事に記載されたＰＬＬ回路を示すも
ので、入力端子１に印加された入力信号は、位相比較器
２において第２分周期器３の出力信号と比較され、比較
出力が正及び負のリアクタンス回路４及び５に印加され
る。ここで、位相比較器２として示されたブロックはロ
−パスフィルタ及び直流増幅器を含むものとする。正及
び負のリアクタンス回路４及び５は、等価的にセラミッ
ク振動子６と並列接続されるので、位相比較器２の出力
信号に応じて総合リアクタンスが変化し、前記セラミッ
ク振動子６を発振素子とする発振回路７の発振周波数が
変化する。発振回路７の出力信号は、第１分周器８で分
周され、出力端子９に導出されるとともに、第２分周器
３に印加される。
月３０日号第１４１頁乃至１６３頁には、「セラミック
共振子のリアクタンスを正負方向に自動調整しＦＭステ
レオ復調ＩＣを無調整に」という記事が掲載されてい
る。図２は、前記記事に記載されたＰＬＬ回路を示すも
ので、入力端子１に印加された入力信号は、位相比較器
２において第２分周期器３の出力信号と比較され、比較
出力が正及び負のリアクタンス回路４及び５に印加され
る。ここで、位相比較器２として示されたブロックはロ
−パスフィルタ及び直流増幅器を含むものとする。正及
び負のリアクタンス回路４及び５は、等価的にセラミッ
ク振動子６と並列接続されるので、位相比較器２の出力
信号に応じて総合リアクタンスが変化し、前記セラミッ
ク振動子６を発振素子とする発振回路７の発振周波数が
変化する。発振回路７の出力信号は、第１分周器８で分
周され、出力端子９に導出されるとともに、第２分周器
３に印加される。
【０００３】今、入力端子１に印加される入力信号の位
相が、分周器３の出力信号の位相より進んでいるとすれ
ば、正のリアクタンス回路４が動作し、発振回路７の出
力信号の位相が遅れるような制御が働く。逆に、入力信
号の位相が分周器３の出力信号の位相より遅れていると
すれば、負のリアクタンス回路５が動作し、発振回路７
の出力信号の位相が進むように動作する。従って、図２
のＰＬＬ回路を用いれば、発振周波数が、水晶振動子に
よって決まる周波数を中心に正負に変化する電圧制御発
振回路を構成することができる。
相が、分周器３の出力信号の位相より進んでいるとすれ
ば、正のリアクタンス回路４が動作し、発振回路７の出
力信号の位相が遅れるような制御が働く。逆に、入力信
号の位相が分周器３の出力信号の位相より遅れていると
すれば、負のリアクタンス回路５が動作し、発振回路７
の出力信号の位相が進むように動作する。従って、図２
のＰＬＬ回路を用いれば、発振周波数が、水晶振動子に
よって決まる周波数を中心に正負に変化する電圧制御発
振回路を構成することができる。
【０００４】例えば、図２のＰＬＬ回路を、ステレオ放
送受信機のサブキャリア発生器として用いる場合は、電
圧制御発振回路７のフリーラン周波数を２２８ＫＨZ、
第１分周器８の出力信号を３８ＫＨZ、第２分周器３の
出力信号周波数を１９ＫＨZとすれば、正及び負のリア
クタンス回路４及び５を動作させることにより、入力信
号中のステレオパイロット信号に同期した３８ＫＨZス
テレオサブキャリア信号を得ることができる。
送受信機のサブキャリア発生器として用いる場合は、電
圧制御発振回路７のフリーラン周波数を２２８ＫＨZ、
第１分周器８の出力信号を３８ＫＨZ、第２分周器３の
出力信号周波数を１９ＫＨZとすれば、正及び負のリア
クタンス回路４及び５を動作させることにより、入力信
号中のステレオパイロット信号に同期した３８ＫＨZス
テレオサブキャリア信号を得ることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、図２の
ＰＬＬ回路は、正及び負のリアクタンス回路４及び５を
動作させて大幅な制御を行うと、セラミック振動子６と
リアクタンス回路４及び５とによって決まるインピーダ
ンスが低下する現象が生じる。前記インピーダンスは、
発振回路７の発振強度に関係し、インピーダンスが低下
すると発振強度が弱くなるので、制御量を大としたとき
発振停止状態となる危険があった。
ＰＬＬ回路は、正及び負のリアクタンス回路４及び５を
動作させて大幅な制御を行うと、セラミック振動子６と
リアクタンス回路４及び５とによって決まるインピーダ
ンスが低下する現象が生じる。前記インピーダンスは、
発振回路７の発振強度に関係し、インピーダンスが低下
すると発振強度が弱くなるので、制御量を大としたとき
発振停止状態となる危険があった。
【０００６】又、一般に発振回路７は差動増幅器構成と
され、リアクタンス回路４及び５は水晶振動子とともに
前記差動増幅器のコレクタに接続されるので、リアクタ
ンス回路４及び５の出力にオフセット電流が生じた場
合、制御量を増大したときオフセット電流も増大し、前
記差動増幅器が飽和し、発振停止状態となる危険があっ
た。
され、リアクタンス回路４及び５は水晶振動子とともに
前記差動増幅器のコレクタに接続されるので、リアクタ
ンス回路４及び５の出力にオフセット電流が生じた場
合、制御量を増大したときオフセット電流も増大し、前
記差動増幅器が飽和し、発振停止状態となる危険があっ
た。
【０００７】
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、正及び負のリアクタンス回路に起因
して、発振回路が発振停止状態となるのを防止するた
め、制御入力に応じて発振回路の発振強度を変化させる
手段を設けたことを特徴とする。
み成されたもので、正及び負のリアクタンス回路に起因
して、発振回路が発振停止状態となるのを防止するた
め、制御入力に応じて発振回路の発振強度を変化させる
手段を設けたことを特徴とする。
【０００８】
【作用】本発明によれば、正及び負リアクタンス回路の
インピーダンスが低下したときに、制御入力に応じて、
発振回路の発振強度を増加させることができるので、制
御量を増加させた場合であっても発振停止を防止するこ
とができる。
インピーダンスが低下したときに、制御入力に応じて、
発振回路の発振強度を増加させることができるので、制
御量を増加させた場合であっても発振停止を防止するこ
とができる。
【０００９】
【実施例】図１は、本発明の一実施例を示す回路図であ
る。図１において、１０は発振回路、１１はリアクタン
ス回路である。発振回路１０は、差動接続された第１及
び第２トランジスタ１２及び１３と、該第１及び第２ト
ランジスタ１２及び１３の共通エミッタに接続された電
流源トランジスタ１４と、第１トランジスタ１２のベー
スと第２トランジスタ１３のコレクタとの間に接続され
たコンデンサ１５と、第１及び第２トランジスタ１２及
び１３のコレクタ間に接続されたダイオード１６と、入
力端がダイオード４５を介して第１トランジスタ１２の
コレクタに、出力端が第２トランジスタ１３のコレクタ
にそれぞれ接続された電流ミラー回路１７と、第１、第
２及び電流源トランジスタ１２、１３及び１４のベース
にそれぞれ定電流を供給するトランジスタ１８乃至２５
と、電圧源２６とによって構成されている。
る。図１において、１０は発振回路、１１はリアクタン
ス回路である。発振回路１０は、差動接続された第１及
び第２トランジスタ１２及び１３と、該第１及び第２ト
ランジスタ１２及び１３の共通エミッタに接続された電
流源トランジスタ１４と、第１トランジスタ１２のベー
スと第２トランジスタ１３のコレクタとの間に接続され
たコンデンサ１５と、第１及び第２トランジスタ１２及
び１３のコレクタ間に接続されたダイオード１６と、入
力端がダイオード４５を介して第１トランジスタ１２の
コレクタに、出力端が第２トランジスタ１３のコレクタ
にそれぞれ接続された電流ミラー回路１７と、第１、第
２及び電流源トランジスタ１２、１３及び１４のベース
にそれぞれ定電流を供給するトランジスタ１８乃至２５
と、電圧源２６とによって構成されている。
【００１０】又、リアクタンス回路１１は、差動接続さ
れた第３及び第４トランジスタ２７及び２８と、電流源
トランジスタ２９と、差動接続された第５及び第６トラ
ンジスタ３０及び３１と、電流源トランジスタ３２と、
コンデンサ３３及び３４と、抵抗３５と、負荷回路３６
とによって構成されている。更に、セラミック振動子３
７は、発振回路１０の出力端子３８に接続され、発振回
路１０の発振強度を制御する第１制御トランジスタ３９
は、コレクタが第１及び第２トランジスタ１２及び１３
の共通エミッタに、ベースが電流源トランジスタ２９の
ベースに、エミッタがアースにそれぞれ接続され、第２
制御トランジスタ４０は、コレクタが第１制御トランジ
スタ３９のコレクタに、ベースが電流源トランジスタ３
２のベースに、エミッタがアースにそれぞれ接続されて
いる。
れた第３及び第４トランジスタ２７及び２８と、電流源
トランジスタ２９と、差動接続された第５及び第６トラ
ンジスタ３０及び３１と、電流源トランジスタ３２と、
コンデンサ３３及び３４と、抵抗３５と、負荷回路３６
とによって構成されている。更に、セラミック振動子３
７は、発振回路１０の出力端子３８に接続され、発振回
路１０の発振強度を制御する第１制御トランジスタ３９
は、コレクタが第１及び第２トランジスタ１２及び１３
の共通エミッタに、ベースが電流源トランジスタ２９の
ベースに、エミッタがアースにそれぞれ接続され、第２
制御トランジスタ４０は、コレクタが第１制御トランジ
スタ３９のコレクタに、ベースが電流源トランジスタ３
２のベースに、エミッタがアースにそれぞれ接続されて
いる。
【００１１】尚、４１及び４２は制御入力端子であり、
図２の位相比較器２の出力端に接続される。又、ダイオ
ード接続型のトランジスタ４３及び４４は、電流源トラ
ンジスタ２９及び３２と電流ミラー接続され、制御入力
端子４１及び４２に供給される電流を所定のミラー比で
前記電流源トランジスタ２９及び３２に供給するもので
ある。
図２の位相比較器２の出力端に接続される。又、ダイオ
ード接続型のトランジスタ４３及び４４は、電流源トラ
ンジスタ２９及び３２と電流ミラー接続され、制御入力
端子４１及び４２に供給される電流を所定のミラー比で
前記電流源トランジスタ２９及び３２に供給するもので
ある。
【００１２】次に動作を説明する。制御入力端子４１及
び４２に制御信号が印加されないフリーラン状態におい
て、電源＋ＶCCを投入すると、発振回路１０が発振を開
始する。その時、制御信号が印加されていないので、リ
アクタンス回路１１が動作せず、発振周波数はセラミッ
ク振動子３７に応じたものとなる。今、発振回路の発振
周波数が所定値より低下しているとすれば、制御入力端
子４１に制御信号が印加され、電流源トランジスタ２９
に電流が流れ、第３及び第４トランジスタを含む負のリ
アクタンス回路が動作を開始する。前記負のリアクタン
ス回路が動作を開始すると、発振周波数が上昇し、所定
値に一致するような制御が行われる。一方、制御入力端
子４１に制御信号が印加されると、第１制御トランジス
タ３９に電流が流れる。前記第１制御トランジスタ３９
に流れる電流は、発振回路１０の動作電流源となる電流
源トランジスタ１４に流れる電流と並列になるので、第
１及び第２トランジスタ１２及び１３から成る差動回路
のＧｍを大とすることができ、発振回路１０の発振強度
を増大させることができる。先に述べた如く、リアクタ
ンス回路１１は、制御量が増大するほどインピーダンス
が低下し、発振回路１０の発振強度を低下させる。それ
に対し、第１制御トランジスタ３９のコレクタ電流は、
制御量が増大するほど大となり、第１及び第２トランジ
スタから成る差動回路のＧｍを大とし、発振回路の発振
強度を増大させる。従って、ダイオード接続型のトラン
ジスタ４３と電流源トランジスタ２９とのミラー比及び
ダイオード接続型のトランジスタ４３と第１制御トラン
ジスタ３９とのミラー比を適切に設定すれば、制御量を
増大させた場合であっても、発振回路１０の発振停止を
防止することができる。又、第１及び第２トランジスタ
１２及び１３から成る差動回路の動作電流を、第１制御
トランジスタ３９によって増加させることができるの
で、前記差動回路のオフセット電流に対する特性が改善
され、前記オフセット電流に起因する飽和を防止でき、
発振停止を防止できる。因みに、ダイオード接続型のト
ランジスタ４３と電流源トランジスタ２９とのミラー比
を１：１、ダイオード接続型のトランジスタ４３と第１
制御トランジスタ３９とのミラー比を１：１０とするこ
とにより、発振停止を防止することができた。
び４２に制御信号が印加されないフリーラン状態におい
て、電源＋ＶCCを投入すると、発振回路１０が発振を開
始する。その時、制御信号が印加されていないので、リ
アクタンス回路１１が動作せず、発振周波数はセラミッ
ク振動子３７に応じたものとなる。今、発振回路の発振
周波数が所定値より低下しているとすれば、制御入力端
子４１に制御信号が印加され、電流源トランジスタ２９
に電流が流れ、第３及び第４トランジスタを含む負のリ
アクタンス回路が動作を開始する。前記負のリアクタン
ス回路が動作を開始すると、発振周波数が上昇し、所定
値に一致するような制御が行われる。一方、制御入力端
子４１に制御信号が印加されると、第１制御トランジス
タ３９に電流が流れる。前記第１制御トランジスタ３９
に流れる電流は、発振回路１０の動作電流源となる電流
源トランジスタ１４に流れる電流と並列になるので、第
１及び第２トランジスタ１２及び１３から成る差動回路
のＧｍを大とすることができ、発振回路１０の発振強度
を増大させることができる。先に述べた如く、リアクタ
ンス回路１１は、制御量が増大するほどインピーダンス
が低下し、発振回路１０の発振強度を低下させる。それ
に対し、第１制御トランジスタ３９のコレクタ電流は、
制御量が増大するほど大となり、第１及び第２トランジ
スタから成る差動回路のＧｍを大とし、発振回路の発振
強度を増大させる。従って、ダイオード接続型のトラン
ジスタ４３と電流源トランジスタ２９とのミラー比及び
ダイオード接続型のトランジスタ４３と第１制御トラン
ジスタ３９とのミラー比を適切に設定すれば、制御量を
増大させた場合であっても、発振回路１０の発振停止を
防止することができる。又、第１及び第２トランジスタ
１２及び１３から成る差動回路の動作電流を、第１制御
トランジスタ３９によって増加させることができるの
で、前記差動回路のオフセット電流に対する特性が改善
され、前記オフセット電流に起因する飽和を防止でき、
発振停止を防止できる。因みに、ダイオード接続型のト
ランジスタ４３と電流源トランジスタ２９とのミラー比
を１：１、ダイオード接続型のトランジスタ４３と第１
制御トランジスタ３９とのミラー比を１：１０とするこ
とにより、発振停止を防止することができた。
【００１３】発振回路の発振周波数が所定値より高い場
合は、制御入力端子４２に制御信号を印加する。する
と、正のリアクタンス回路が動作し、セラミック振動子
３７に正のリアクタンスが並列接続されるので、発振回
路１０の発振周波数が低くなるような制御が働き、発振
回路１０の発振周波数は所定値に固定される。同時に、
第２制御トランジスタ４０が動作し、第１及び第２トラ
ンジスタ１２及び１３からなる差動回路の動作電流が増
加し、該差動回路のＧｍが増加して発振停止が防止され
る。発振停止を防止することに関しては、制御入力端子
４１に制御信号を印加する場合と同様に付き説明を省略
する。
合は、制御入力端子４２に制御信号を印加する。する
と、正のリアクタンス回路が動作し、セラミック振動子
３７に正のリアクタンスが並列接続されるので、発振回
路１０の発振周波数が低くなるような制御が働き、発振
回路１０の発振周波数は所定値に固定される。同時に、
第２制御トランジスタ４０が動作し、第１及び第２トラ
ンジスタ１２及び１３からなる差動回路の動作電流が増
加し、該差動回路のＧｍが増加して発振停止が防止され
る。発振停止を防止することに関しては、制御入力端子
４１に制御信号を印加する場合と同様に付き説明を省略
する。
【００１４】
【発明の効果】以上述べた如く、本発明によれば、発振
周波数を正及び負のリアクタンス回路を用いて制御する
電圧制御発振回路において、発振周波数を制御する制御
入力に応じて発振回路の発振強度を制御する手段を設け
たので、制御入力が大となったときの発振停止を防止で
き、発振周波数の可変範囲を拡大することができる。
周波数を正及び負のリアクタンス回路を用いて制御する
電圧制御発振回路において、発振周波数を制御する制御
入力に応じて発振回路の発振強度を制御する手段を設け
たので、制御入力が大となったときの発振停止を防止で
き、発振周波数の可変範囲を拡大することができる。
【００１５】又、発振回路を構成する差動回路の動作電
流を制御することにより発振強度を制御しているので、
リアクタンス回路のオフセット電流に起因する発振回路
の飽和を防止でき、同様に発振停止を防止できる。
流を制御することにより発振強度を制御しているので、
リアクタンス回路のオフセット電流に起因する発振回路
の飽和を防止でき、同様に発振停止を防止できる。
【図１】本発明の一実施例を示す回路図
【図２】従来の電圧制御発振回路を用いたＰＬＬ回路を
示す回路図
示す回路図
【符号の説明】１０ 発振回路１１ リアクタンス回路 １２ 第１トランジスタ １３ 第２トランジスタ １４ 電流源トランジスタ ２７ 第３トランジスタ ２８ 第４トランジスタ ２９ 電流源トランジスタ ３０ 第５トランジスタ ３１ 第６トランジスタ ３２ 電流源トランジスタ ３７ セラミック振動子 ３９ 第１制御トランジスタ ４０ 第２制御トランジスタ
Claims (3)
- 【請求項１】 発振回路部と、該発振回路部の発振周波
数を定める発振素子と、該発振素子に並列接続され、そ
れぞれの制御入力に応じてリアクタンスが変化する正負
のリアクタンス回路を含むリアクタンス回路部とを備え
る電圧制御発振回路において、前記正負のリアクタンス
回路に対応する前記制御入力の制御量が増大した場合に
前記発振回路部の発振強度を増大させる手段を設けたこ
とを特徴とする電圧制御発振回路。 - 【請求項２】 前記発振回路部は、差動接続された一対
のトランジスタと、該一対のトランジスタの共通エミッ
タに接続された電流源トランジスタとからなり、前記発
振強度を変化させる手段は、前記制御入力の制御量の増
大に応じて前記電流源トランジスタに流れる電流を制御
するようにしたことを特徴とする請求項１記載の電圧制
御発振回路。 - 【請求項３】 前記リアクタンス回路部は、制御入力の
制御量の増大に応じて出力電流が増大する電流ミラー回
路を備え、前記発振強度を変化させる手段は、前記電流
ミラー回路を構成する入力側トランジスタと電流ミラー
接続されるトランジスタを含むことを特徴とする請求項
２記載の電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10463992A JP2966639B2 (ja) | 1992-04-23 | 1992-04-23 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10463992A JP2966639B2 (ja) | 1992-04-23 | 1992-04-23 | 電圧制御発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299937A JPH05299937A (ja) | 1993-11-12 |
| JP2966639B2 true JP2966639B2 (ja) | 1999-10-25 |
Family
ID=14386026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10463992A Expired - Fee Related JP2966639B2 (ja) | 1992-04-23 | 1992-04-23 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966639B2 (ja) |
-
1992
- 1992-04-23 JP JP10463992A patent/JP2966639B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05299937A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| JP2966639B2 (ja) | 電圧制御発振回路 | |
| US4595887A (en) | Voltage controlled oscillator suited for being formed in an integrated circuit | |
| JPH04253405A (ja) | 発振器出力信号の振幅調節方法および発振器増幅器回路装置 | |
| JP2680890B2 (ja) | 電圧制御発振回路 | |
| JP2584322B2 (ja) | Ｆｍ変調回路の中心周波数安定化回路 | |
| US4136289A (en) | Phase control circuit and oscillator circuit using it | |
| US4626801A (en) | Relaxation integrated circuit oscillator | |
| JPH09214250A (ja) | 電圧制御水晶発振器 | |
| JP2602313B2 (ja) | 発振回路 | |
| JPH03242017A (ja) | 高速・安定化電圧制御型発振回路 | |
| JP2002151954A (ja) | 発振器 | |
| JPS6021602A (ja) | 可変周波数水晶発振回路 | |
| JPS61267403A (ja) | １端子型発振回路 | |
| JP2976630B2 (ja) | 周波数シンセサイザ | |
| JPH0320091B2 (ja) | ||
| JP2602327B2 (ja) | 発振回路 | |
| JPH0227635Y2 (ja) | ||
| JPH0332089Y2 (ja) | ||
| JP2536018B2 (ja) | 周波数シンセサイザ回路 | |
| JPH0141229Y2 (ja) | ||
| JP3254940B2 (ja) | 電圧制御発振器およびｐｌｌ用ｉｃならびにｐｌｌ回路 | |
| JPH0611088B2 (ja) | １端子型発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |