JP2584322B2 - Ｆｍ変調回路の中心周波数安定化回路 - Google Patents
Ｆｍ変調回路の中心周波数安定化回路Info
- Publication number
- JP2584322B2 JP2584322B2 JP1244016A JP24401689A JP2584322B2 JP 2584322 B2 JP2584322 B2 JP 2584322B2 JP 1244016 A JP1244016 A JP 1244016A JP 24401689 A JP24401689 A JP 24401689A JP 2584322 B2 JP2584322 B2 JP 2584322B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- center frequency
- loop filter
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006641 stabilisation Effects 0.000 title claims description 4
- 238000011105 stabilization Methods 0.000 title claims description 4
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000000087 stabilizing effect Effects 0.000 claims 1
- 230000005236 sound signal Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、FM変調回路（例えば音声信号をFM変調する
もの）における中心周波数の安定化に関する。
もの）における中心周波数の安定化に関する。
（ロ）従来の技術 例えば、特開昭59-3709号公報（G11B5/04）では、第
３図に示した様に、FM変調回路１の出力を分周回路２に
より、非常に低い周波数にまで分周し、30Hzの基準信号
と位相比較回路３で位相比較して、元の音声信号と加算
してFM変調回路１に供給する構成が示されている。４は
ループフィルタを構成するコンデンサである。低い周波
数で位相比較が行なわれるのは、FM変調回路１の中心周
波数制御が音声信号入力により影響されないようにする
ためである。そこで、ループフィルタ４のカットオフ周
波数も非常に低くする必要がある。
３図に示した様に、FM変調回路１の出力を分周回路２に
より、非常に低い周波数にまで分周し、30Hzの基準信号
と位相比較回路３で位相比較して、元の音声信号と加算
してFM変調回路１に供給する構成が示されている。４は
ループフィルタを構成するコンデンサである。低い周波
数で位相比較が行なわれるのは、FM変調回路１の中心周
波数制御が音声信号入力により影響されないようにする
ためである。そこで、ループフィルタ４のカットオフ周
波数も非常に低くする必要がある。
具体的なループフィルタの構成（PLL回路で利用され
るもの）としては、第４図に示すものがある。これは、
OPアンプ９を中心した構成で、前段10はPLL回路のステ
ップ応答を決定し、後段11は定常状態の安定度を決定す
る。図中の符号を用いて、このループフィルタの特性を
表わすと、次の様になる。
るもの）としては、第４図に示すものがある。これは、
OPアンプ９を中心した構成で、前段10はPLL回路のステ
ップ応答を決定し、後段11は定常状態の安定度を決定す
る。図中の符号を用いて、このループフィルタの特性を
表わすと、次の様になる。
しかしながら、この構成を集積回路に採用する場合
は、コンデンサの容量が大きいので（音声信号を処理す
るFM変調回路の場合）、外付けにせねばならず、必要と
するピン（端子）数が多いという欠点がある。
は、コンデンサの容量が大きいので（音声信号を処理す
るFM変調回路の場合）、外付けにせねばならず、必要と
するピン（端子）数が多いという欠点がある。
第５図の構成は、この欠点を解消するためのものであ
り、必要とするピン数を減少するとともに第４図の特性
と同様な特性を実現できる。この回路の特性は、次の様
に表わせる。
り、必要とするピン数を減少するとともに第４図の特性
と同様な特性を実現できる。この回路の特性は、次の様
に表わせる。
この場合、設計の自由度は制限されるが（例えばC1と
C2の関係）、特性上は第４図と同じである。
C2の関係）、特性上は第４図と同じである。
しかしながら、実際には、OPアンプの高域特性は理想
とは異なり、第５図の構成では高周波成分（例えば位相
比較信号のエッジ部）に対しては単なるバイパスコンデ
ンサになってしまう。
とは異なり、第５図の構成では高周波成分（例えば位相
比較信号のエッジ部）に対しては単なるバイパスコンデ
ンサになってしまう。
一方、同じ特性を実現するループフィルタの一種に、
電流源動作のLPF（ローパスフィルタ）がある。第６図
に一例を示す。図中の符号を用いて特性を表わすと次の
様になる。
電流源動作のLPF（ローパスフィルタ）がある。第６図
に一例を示す。図中の符号を用いて特性を表わすと次の
様になる。
第６図の回路は、構成的に、第４図の回路に似てい
る。実用上はオペアンプ９は不用であり、第７図の構成
で十分である。第７図の構成の場合、特性は次の様に表
わすことができる。
る。実用上はオペアンプ９は不用であり、第７図の構成
で十分である。第７図の構成の場合、特性は次の様に表
わすことができる。
ただしC1＝nC2 この第７図の構成であれば、必要とするピン数も少な
くてすむし、第５図の様な欠点もなくなる。
くてすむし、第５図の様な欠点もなくなる。
（ハ）発明が解決しようとする課題 第７図に示された電流源動作のループフィルタにおけ
る問題点は、コンデンサC1が接地されているために、電
源が正の単一電源である場合、抵抗R2を通じてコンデン
サC1が充電され、コンデンサC1の端子電圧Vbが電圧Vaと
ほぼ同一になるまで時間がかかるということである。こ
のため電源投入時の中心周波数の引き込みが遅くなる。
る問題点は、コンデンサC1が接地されているために、電
源が正の単一電源である場合、抵抗R2を通じてコンデン
サC1が充電され、コンデンサC1の端子電圧Vbが電圧Vaと
ほぼ同一になるまで時間がかかるということである。こ
のため電源投入時の中心周波数の引き込みが遅くなる。
（ニ）課題を解決するための手段 本発明では、電流源動作のループフィルタにおいて、
内に含まれるコンデンサの接地側を電源投入時に電源電
圧と同時に立上る電圧でバイアスする様にしている。
内に含まれるコンデンサの接地側を電源投入時に電源電
圧と同時に立上る電圧でバイアスする様にしている。
又、別の構成では、電源投入時に所定期間出力される
制御信号（例えばミュート信号）によりループフィルタ
の時定数を小さくする様にしている。
制御信号（例えばミュート信号）によりループフィルタ
の時定数を小さくする様にしている。
（ホ）作用 すなわち、第１の構成では、電源の立上りと同時に、
コンデンサが所定の電圧にバイアスされるから、PLLの
中心周波数への引き込みを早くすることができる。更
に、電源投入時には、所定期間出力される制御信号によ
り、ループフィルタの時定数が小さくされるので、応答
を早くすることができる。
コンデンサが所定の電圧にバイアスされるから、PLLの
中心周波数への引き込みを早くすることができる。更
に、電源投入時には、所定期間出力される制御信号によ
り、ループフィルタの時定数が小さくされるので、応答
を早くすることができる。
（ヘ）実施例 以下図面に従い、本発明の実施例を説明する。第１図
は、実施例を示すブロック図、第２図は実施例の一部を
示す回路図、第８図、第９図はループフィルタの構成を
示す回路図、第10図は別のループフィルタの構成を示す
回路図である。
は、実施例を示すブロック図、第２図は実施例の一部を
示す回路図、第８図、第９図はループフィルタの構成を
示す回路図、第10図は別のループフィルタの構成を示す
回路図である。
第８図と第９図のループフィルタは、それぞれ第６図
と第７図のループフィルタに対応するものであり、従来
では接地されていたコンデンサC1の一端をOPアンプのボ
ルテージフォロワ12の出力に接続している。
と第７図のループフィルタに対応するものであり、従来
では接地されていたコンデンサC1の一端をOPアンプのボ
ルテージフォロワ12の出力に接続している。
ボルテージフォロワ12の出力電圧Vrは、電源電圧Vcc
の抵抗による分圧電圧Vrと一致するものであり、電源電
圧が立上るときには、同時に立上る。そしてボルテージ
フォロワ12の出力は交流的には接地したものと等しくな
る。
の抵抗による分圧電圧Vrと一致するものであり、電源電
圧が立上るときには、同時に立上る。そしてボルテージ
フォロワ12の出力は交流的には接地したものと等しくな
る。
すなわち、電源投入時において、ループフィルタのコ
ンデンサC1がボルテージフォロワ12の出力でバイアスさ
れているから、コンデンサC1の充電に要する時間がほと
んどいらない。そこで、FM変調回路の中心周波数は速か
に正規の値となることができる。
ンデンサC1がボルテージフォロワ12の出力でバイアスさ
れているから、コンデンサC1の充電に要する時間がほと
んどいらない。そこで、FM変調回路の中心周波数は速か
に正規の値となることができる。
第８図、第９図に示された様なボルテージフォロワ12
は、単一電源使用のICでは、仮想的な接地レベルを作成
するために内蔵されていることが多い。すなわち、1/2V
ccの電圧を作成するために、IC内に設けられている。
は、単一電源使用のICでは、仮想的な接地レベルを作成
するために内蔵されていることが多い。すなわち、1/2V
ccの電圧を作成するために、IC内に設けられている。
第１図はこの様な基準電位作成用の回路を備えたICで
の本発明の実施を示すものである。図において１はFM変
調回路となるVCO回路（電圧制御発振回路）、２は1/n分
周回路、３は位相比較回路、４はループフィルタ、５は
加算回路、６は音声信号の入力端子、７はFM変調信号の
出力端子、12は基準電圧源であるボルテージフォロワ、
13は1/m分周回路、14は電流源に相当するＶ−Ｉ（電圧
−電流）変換回路、15は入力音声信号のレベルを一定に
制御するALC回路、16はノイズリダクション（NR）回
路、17はミューティングのためのスイッチ手段、18はミ
ュート信号の入力端子、19は周波数基準信号出あるfSC
（カラーサブキャリア周波数信号）の入力端子、20、21
は、ループフィルタのための外付け部品の接続端子、22
はボルテージフォロワのための分圧回路である。
の本発明の実施を示すものである。図において１はFM変
調回路となるVCO回路（電圧制御発振回路）、２は1/n分
周回路、３は位相比較回路、４はループフィルタ、５は
加算回路、６は音声信号の入力端子、７はFM変調信号の
出力端子、12は基準電圧源であるボルテージフォロワ、
13は1/m分周回路、14は電流源に相当するＶ−Ｉ（電圧
−電流）変換回路、15は入力音声信号のレベルを一定に
制御するALC回路、16はノイズリダクション（NR）回
路、17はミューティングのためのスイッチ手段、18はミ
ュート信号の入力端子、19は周波数基準信号出あるfSC
（カラーサブキャリア周波数信号）の入力端子、20、21
は、ループフィルタのための外付け部品の接続端子、22
はボルテージフォロワのための分圧回路である。
端子６に入力された音声信号は、ALC回路15、NR回路1
6を経て、VCO1に供給され、VCO1の発振周波数が制御さ
れることにより、FM変調が実行される。FM変調音声信号
は1/n分周回路２で1/n分周された後で位相比較回路３に
与えられる。一方、基準となるfSC信号（図示省略した
水晶発振回路の出力）は1/m分周された後で位相比較回
３に与えられる。ここで1/nされたVCO1の中心周波数信
号と1/mされたfSC信号は、同じ周波数となる様に設定さ
れている。
6を経て、VCO1に供給され、VCO1の発振周波数が制御さ
れることにより、FM変調が実行される。FM変調音声信号
は1/n分周回路２で1/n分周された後で位相比較回路３に
与えられる。一方、基準となるfSC信号（図示省略した
水晶発振回路の出力）は1/m分周された後で位相比較回
３に与えられる。ここで1/nされたVCO1の中心周波数信
号と1/mされたfSC信号は、同じ周波数となる様に設定さ
れている。
位相比較回路３の出力は、Ｖ−Ｉ変換回路14により、
電流値の大小に変換され、端子20から外付けのコンデン
サ等に供給されて、音声帯域外の非常に低い周波数成分
だけが残され、ボルテージフォロワ23を介して加算回路
５に与えられる。すなわち、VCO1の発振周波数の入力音
声信号とは無関係の変動（中心周波数の変動と考えられ
る）は、基準信号との位相比較に基づくPLL動作によ
り、所定の値に安定する様に制御され、調整作業が不要
となる。
電流値の大小に変換され、端子20から外付けのコンデン
サ等に供給されて、音声帯域外の非常に低い周波数成分
だけが残され、ボルテージフォロワ23を介して加算回路
５に与えられる。すなわち、VCO1の発振周波数の入力音
声信号とは無関係の変動（中心周波数の変動と考えられ
る）は、基準信号との位相比較に基づくPLL動作によ
り、所定の値に安定する様に制御され、調整作業が不要
となる。
ところで、この回路では対象が音声信号であることか
ら、この音声信号によりPLL動作が影響を受けない様に
するため、ループフィルタの時定数が非常に大きなもの
となっていることは、前述の通りである。このため、IC
24に対して電源を投入した時点では、第６図の構成では
VCO1の中心周波数を指示する電圧がゼロボルトであり、
所定の電圧まで上昇するのにかなりの時間を要する。つ
まり、FM変調回路１の中心周波数（無変調時の周波数）
が正しい値となるまでに時間がかかる。
ら、この音声信号によりPLL動作が影響を受けない様に
するため、ループフィルタの時定数が非常に大きなもの
となっていることは、前述の通りである。このため、IC
24に対して電源を投入した時点では、第６図の構成では
VCO1の中心周波数を指示する電圧がゼロボルトであり、
所定の電圧まで上昇するのにかなりの時間を要する。つ
まり、FM変調回路１の中心周波数（無変調時の周波数）
が正しい値となるまでに時間がかかる。
これを防止するために、第１図の構成では、基準電圧
Vr（＝1/2Vcc）を外付けのコンデンサC1に供給する。Vr
は、電源電圧と同時に立上り、電源電圧Vccが定常値に
達したときには、1/2Vccの値となっている。これによ
り、コンデンサC1には、電源投入時、速かに1/2Vccの電
圧が与えられることになって、これがVCO1の中心周波数
を制御する電圧として利用される。従い、端子20の電圧
は、電源電圧の立上りと共に立上る様になるから、正規
の中心周波数に、VCO1の発振周波数が制御されることに
なる。
Vr（＝1/2Vcc）を外付けのコンデンサC1に供給する。Vr
は、電源電圧と同時に立上り、電源電圧Vccが定常値に
達したときには、1/2Vccの値となっている。これによ
り、コンデンサC1には、電源投入時、速かに1/2Vccの電
圧が与えられることになって、これがVCO1の中心周波数
を制御する電圧として利用される。従い、端子20の電圧
は、電源電圧の立上りと共に立上る様になるから、正規
の中心周波数に、VCO1の発振周波数が制御されることに
なる。
ここで、PLL回路等では、位相ロック時にVCOに印加さ
れる電圧は1/2Vccに通常設定されるから、実際に動作し
ているときの端子20の電圧は1/2Vccに近い値である。従
い、Vrが定常状態で1/2Vrに設定されていること、すな
わち、ループフィルタのコンデンサC1をバイアスする電
圧が、PLLロック時の制御電圧に設定されていること
で、VCO1の中心周波数の設定が速やかに行なわれる。
れる電圧は1/2Vccに通常設定されるから、実際に動作し
ているときの端子20の電圧は1/2Vccに近い値である。従
い、Vrが定常状態で1/2Vrに設定されていること、すな
わち、ループフィルタのコンデンサC1をバイアスする電
圧が、PLLロック時の制御電圧に設定されていること
で、VCO1の中心周波数の設定が速やかに行なわれる。
尚、電圧Vrは、ALC回路15、NR回路16にも供給されて
いる。
いる。
又、第１図の構成では、ミュート信号を用いて更に、
中心周波数の引き込みを早くする様にしている。すなわ
ち、ミュート信号（スイッチ手段17を制御する）に基づ
き、ループフィルタ４の時定数を実質的に小さくしてい
る。そのため、ミュート信号を電流源14に供給して、電
流源の出力電流（I1又は−I1）を通常よりも大きくして
い充放電に要する時間を結果的に短くしている。この点
を更に詳しく表わしたものが、第２図である。
中心周波数の引き込みを早くする様にしている。すなわ
ち、ミュート信号（スイッチ手段17を制御する）に基づ
き、ループフィルタ４の時定数を実質的に小さくしてい
る。そのため、ミュート信号を電流源14に供給して、電
流源の出力電流（I1又は−I1）を通常よりも大きくして
い充放電に要する時間を結果的に短くしている。この点
を更に詳しく表わしたものが、第２図である。
第２図において、第１図と共通のものには、同じ符号
を付し、説明を省略する。尚、夫々の構成は、集積回路
では極く普通のものであるから、詳説は省く。ここで
は、ミュート信号がアクティブ（Ｌレベル）のときに、
Ｖ−Ｉ変換回路14の前段の差動対のエミッタ電流が非ミ
ュート時の約10倍の値（10I1）に設定される。そこで、
端子20から流れ出すあるいは端子20に流入する電流量が
ミュート期間に約10倍となる。従い、端子20に接続され
るコンデンサの充放電に要する時間が短くなり、時定数
が等価的に小さくなったことになる。
を付し、説明を省略する。尚、夫々の構成は、集積回路
では極く普通のものであるから、詳説は省く。ここで
は、ミュート信号がアクティブ（Ｌレベル）のときに、
Ｖ−Ｉ変換回路14の前段の差動対のエミッタ電流が非ミ
ュート時の約10倍の値（10I1）に設定される。そこで、
端子20から流れ出すあるいは端子20に流入する電流量が
ミュート期間に約10倍となる。従い、端子20に接続され
るコンデンサの充放電に要する時間が短くなり、時定数
が等価的に小さくなったことになる。
ミュート信号は、電源投入時や、再生→停止切換時等
に作成される信号であり、ミュート信号がアクティブの
とき、第１図の回路では、スイッチ手段17がオフとな
る。電源投入時に作成されるミュート信号は、電源立上
りを検出して、所定時間Ｌレベルとなる様に作られる。
に作成される信号であり、ミュート信号がアクティブの
とき、第１図の回路では、スイッチ手段17がオフとな
る。電源投入時に作成されるミュート信号は、電源立上
りを検出して、所定時間Ｌレベルとなる様に作られる。
IC内部に基準電圧源が設けられていないときには、第
10図の構成を利用することができる。ここでは、電源電
圧Vccを利用している。抵抗R2a、R2bの分圧電圧がバイ
アス電圧となり、抵抗R2a、R2bの並列回路の抵抗値が抵
抗値R2に等しくなければいけない（交流的には、Vccも
接地レベルも同じであるから）。
10図の構成を利用することができる。ここでは、電源電
圧Vccを利用している。抵抗R2a、R2bの分圧電圧がバイ
アス電圧となり、抵抗R2a、R2bの並列回路の抵抗値が抵
抗値R2に等しくなければいけない（交流的には、Vccも
接地レベルも同じであるから）。
（ト）発明の効果 以上述べた様に本発明によれば、FM変調回路について
無調整化のために、PLL回路を利用した場合でも、電源
立上り時等において、速やかに中心周波数を安定化でき
るのでその効果は大である。
無調整化のために、PLL回路を利用した場合でも、電源
立上り時等において、速やかに中心周波数を安定化でき
るのでその効果は大である。
第１図は、実施例の構成を示すブロック図、第２図は要
部を示す回路図、第３図は従来例を示すブロック図であ
る。第４図、第５図はループフィルタを示す回路図、第
６図と第７図は電流源動作のループフィルタを示す回路
図、第８図、第９図は本発明にかかるループフィルタの
構成を示す回路図、第10図は他の実施例を示すブロック
図である。 １……VCO、2,13……分周器、３……位相比較回路、４
……ループフィルタ、12……ボルテージフォロワ、14…
…Ｖ−Ｉ変換回路、18……ミュート信号入力端子。
部を示す回路図、第３図は従来例を示すブロック図であ
る。第４図、第５図はループフィルタを示す回路図、第
６図と第７図は電流源動作のループフィルタを示す回路
図、第８図、第９図は本発明にかかるループフィルタの
構成を示す回路図、第10図は他の実施例を示すブロック
図である。 １……VCO、2,13……分周器、３……位相比較回路、４
……ループフィルタ、12……ボルテージフォロワ、14…
…Ｖ−Ｉ変換回路、18……ミュート信号入力端子。
Claims (2)
- 【請求項１】PLL回路で構成されたFM変調回路におい
て、電流動作のループフィルタにおけるコンデンサの接
地側を電源電圧の分圧電圧で常時バイアスすることを特
徴とするFM変調回路の中心周波数安定化回路。 - 【請求項２】特許請求の範囲第１項記載のFM変調回路の
中心周波数安定化回路において、電源立上り時に作成さ
れる制御信号に基づき、前記ループフィルタの時定数を
実質的に低下せしめることを特徴とするFM変調回路の中
心周波数安定化回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244016A JP2584322B2 (ja) | 1989-09-19 | 1989-09-19 | Ｆｍ変調回路の中心周波数安定化回路 |
| US07/583,549 US5045818A (en) | 1989-09-19 | 1990-09-17 | PLL frequency modulator having bias voltage applied to filter capacitor |
| KR1019900014669A KR100195465B1 (ko) | 1989-09-19 | 1990-09-17 | Fm 변조회로의 중심 주파수 안정화회로 |
| CA002025608A CA2025608C (en) | 1989-09-19 | 1990-09-18 | Frequency modulation circuit using vco |
| DE69032836T DE69032836T2 (de) | 1989-09-19 | 1990-09-19 | Frequenzmodulatorschaltung mit VCO |
| EP90118032A EP0418862B1 (en) | 1989-09-19 | 1990-09-19 | Frequency modulation circuit using VCO |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244016A JP2584322B2 (ja) | 1989-09-19 | 1989-09-19 | Ｆｍ変調回路の中心周波数安定化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03106104A JPH03106104A (ja) | 1991-05-02 |
| JP2584322B2 true JP2584322B2 (ja) | 1997-02-26 |
Family
ID=17112458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1244016A Expired - Fee Related JP2584322B2 (ja) | 1989-09-19 | 1989-09-19 | Ｆｍ変調回路の中心周波数安定化回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5045818A (ja) |
| EP (1) | EP0418862B1 (ja) |
| JP (1) | JP2584322B2 (ja) |
| KR (1) | KR100195465B1 (ja) |
| CA (1) | CA2025608C (ja) |
| DE (1) | DE69032836T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1138489A1 (en) | 2000-03-24 | 2001-10-04 | Seiko Epson Corporation | Liquid jetting method and liquid jetting apparatus using the method |
| US6714085B1 (en) | 2002-10-24 | 2004-03-30 | General Dynamics Decision Systems, Inc | Prepositioned frequency synthesizer and method therefor |
| WO2006135138A1 (en) * | 2005-06-13 | 2006-12-21 | Gaintech Inc. | Frequency modulated audio transmitter circuit using full-cmos and fabrication method thereof |
| JP2007221338A (ja) | 2006-02-15 | 2007-08-30 | Rohm Co Ltd | 周波数変調器およびこれを用いたｆｍ送信回路 |
| US8054137B2 (en) | 2009-06-09 | 2011-11-08 | Panasonic Corporation | Method and apparatus for integrating a FLL loop filter in polar transmitters |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127147A (en) * | 1976-04-19 | 1977-10-25 | Fujitsu Ltd | Phase cynchronizing oscillator |
| JPS623528A (ja) * | 1985-06-28 | 1987-01-09 | Casio Comput Co Ltd | Ｐｌｌ発振器 |
| JPS6292521A (ja) * | 1985-10-17 | 1987-04-28 | Matsushita Electric Ind Co Ltd | ２モ−ドｐｌｌ回路 |
| JPS62274928A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | Ｐｌｌ回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4119925A (en) * | 1977-05-16 | 1978-10-10 | Rca Corporation | Frequency synthesizer with frequency modulated output |
| US4117422A (en) * | 1977-12-27 | 1978-09-26 | Motorola, Inc. | Circuit for compensating vco nonlinearities in frequency modulated phase-locked loops and method thereof |
| JPS5678236A (en) * | 1979-11-30 | 1981-06-27 | Hitachi Ltd | Phase synchronizing circuit |
| JPS593709A (ja) * | 1982-06-30 | 1984-01-10 | Hitachi Ltd | 音声信号周波数変復調器 |
| JPS59228431A (ja) * | 1983-06-09 | 1984-12-21 | Fujitsu Ltd | 位相同期回路の初期引込時間短縮方式 |
| US4745372A (en) * | 1985-10-17 | 1988-05-17 | Matsushita Electric Industrial Co., Ltd. | Phase-locked-loop circuit having a charge pump |
| JPH0770166B2 (ja) * | 1987-03-20 | 1995-07-31 | 株式会社日立製作所 | ビツト同期回路 |
-
1989
- 1989-09-19 JP JP1244016A patent/JP2584322B2/ja not_active Expired - Fee Related
-
1990
- 1990-09-17 US US07/583,549 patent/US5045818A/en not_active Expired - Lifetime
- 1990-09-17 KR KR1019900014669A patent/KR100195465B1/ko not_active IP Right Cessation
- 1990-09-18 CA CA002025608A patent/CA2025608C/en not_active Expired - Fee Related
- 1990-09-19 EP EP90118032A patent/EP0418862B1/en not_active Expired - Lifetime
- 1990-09-19 DE DE69032836T patent/DE69032836T2/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127147A (en) * | 1976-04-19 | 1977-10-25 | Fujitsu Ltd | Phase cynchronizing oscillator |
| JPS623528A (ja) * | 1985-06-28 | 1987-01-09 | Casio Comput Co Ltd | Ｐｌｌ発振器 |
| JPS6292521A (ja) * | 1985-10-17 | 1987-04-28 | Matsushita Electric Ind Co Ltd | ２モ−ドｐｌｌ回路 |
| JPS62274928A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | Ｐｌｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100195465B1 (ko) | 1999-06-15 |
| DE69032836T2 (de) | 1999-08-05 |
| EP0418862B1 (en) | 1998-12-16 |
| KR910007286A (ko) | 1991-04-30 |
| CA2025608C (en) | 1999-07-13 |
| EP0418862A2 (en) | 1991-03-27 |
| EP0418862A3 (en) | 1991-06-05 |
| JPH03106104A (ja) | 1991-05-02 |
| DE69032836D1 (de) | 1999-01-28 |
| CA2025608A1 (en) | 1991-03-20 |
| US5045818A (en) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
| US4053933A (en) | Adaptive phase locked loop filter for television tuning | |
| JPH0693594B2 (ja) | アナログフィルタの自動調整回路 | |
| JP2584322B2 (ja) | Ｆｍ変調回路の中心周波数安定化回路 | |
| US5164685A (en) | Phase-locked loop with circuit for adjusting a phase comparator's output amplitude | |
| EP1182780B1 (en) | Phase locked loop having a reduced lock time | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2850962B2 (ja) | ステレオ受信機回路 | |
| JP2844596B2 (ja) | Ｐｌｌ回路 | |
| JP2768013B2 (ja) | 分周器 | |
| EP0427717B1 (en) | Phase-locked loop circuit | |
| KR100269293B1 (ko) | Ota필터의중심주파수제어장치 | |
| JPH10200406A (ja) | Ｐｌｌ回路 | |
| JP2966639B2 (ja) | 電圧制御発振回路 | |
| JPH0514089A (ja) | Ａｇｃ増幅回路 | |
| KR100520135B1 (ko) | 등가가변저항기회로 | |
| JPH0371810B2 (ja) | ||
| JPH0342009B2 (ja) | ||
| JPH0786933A (ja) | Ｐｌｌシンセサイザ | |
| JPH1051299A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH0744248A (ja) | 定電圧回路 | |
| JP2610258B2 (ja) | Ａｇｃ時定数切換回路 | |
| JP2536018B2 (ja) | 周波数シンセサイザ回路 | |
| JPH0141229Y2 (ja) | ||
| JPH033420A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |