JPH0514089A - Ａｇｃ増幅回路 - Google Patents
Ａｇｃ増幅回路Info
- Publication number
- JPH0514089A JPH0514089A JP3157257A JP15725791A JPH0514089A JP H0514089 A JPH0514089 A JP H0514089A JP 3157257 A JP3157257 A JP 3157257A JP 15725791 A JP15725791 A JP 15725791A JP H0514089 A JPH0514089 A JP H0514089A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- amplifier
- voltage
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ＡＧＣ増幅回路に関し、ループ時定数が長い
ＡＧＣ増幅器において、電源投入時にＡＧＣ動作状態に
達するまでの引込み時間を短縮することを目的とする。 【構成】 基準電圧供給回路６は、利得可変増幅器１を
制御する制御電圧Ｖcの動作点ＶCOに等しい直流電圧Ｖ
ref2を出力する。パワーオンセット回路７は、電源投入
によって動作し該直流電圧Ｖref2を所定時間だけ、帰還
ループの低域フィルタ５の出力に接続して、コンデンサ
を急速に充電した後、切り離す。ループ安定時間＋コン
デンサ充電時間でループ引込みが行われる。
ＡＧＣ増幅器において、電源投入時にＡＧＣ動作状態に
達するまでの引込み時間を短縮することを目的とする。 【構成】 基準電圧供給回路６は、利得可変増幅器１を
制御する制御電圧Ｖcの動作点ＶCOに等しい直流電圧Ｖ
ref2を出力する。パワーオンセット回路７は、電源投入
によって動作し該直流電圧Ｖref2を所定時間だけ、帰還
ループの低域フィルタ５の出力に接続して、コンデンサ
を急速に充電した後、切り離す。ループ安定時間＋コン
デンサ充電時間でループ引込みが行われる。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＧＣ増幅回路に係
り、特に電源投入時のループ引込み時間を短縮したＡＧ
Ｃ増幅回路に関する。
り、特に電源投入時のループ引込み時間を短縮したＡＧ
Ｃ増幅回路に関する。
【０００２】
【従来の技術】通信システムの伝送装置等では、入力信
号の変動に無関係に一定の出力信号を得るためにＡＧＣ
増幅回路が多用されている。
号の変動に無関係に一定の出力信号を得るためにＡＧＣ
増幅回路が多用されている。
【０００３】図１は本発明のＡＧＣ増幅回路の構成図で
ある。従来のＡＧＣ増幅回路は、図１において一点鎖線
で囲まれた部分に相当するので、この図を用いて従来技
術を説明する。
ある。従来のＡＧＣ増幅回路は、図１において一点鎖線
で囲まれた部分に相当するので、この図を用いて従来技
術を説明する。
【０００４】１は利得可変増幅器、２はピーク検出器、
３は差動増幅器、４は参照電圧源、５は低域フィルタで
ある。図において、入力信号Ｖi は利得可変増幅器１で
増幅されて、出力端子に出力信号Ｖout を生じる。出力
信号Ｖout の一部は、ピーク検出器２を経て整流されて
入力信号の包絡線に対応してゆるやかに変化する直流電
圧を生じる。この直流電圧は、差動増幅器３に加えられ
て、一定の直流基準電圧Ｖref1と比較され、誤差分が伸
長される。差動増幅器３の出力電圧は低域フイルタ５に
加えられて、高速変動分が平滑化されたあと制御電圧と
して利得可変増幅器の制御端子に加えら、利得を変化さ
せる。従って、基準電圧器Ｖref1を所要の値に設定する
ことによって、入力信号Ｖi の変動を圧縮し、出力信号
Ｖout を所望の一定値になるように制御することができ
る。
３は差動増幅器、４は参照電圧源、５は低域フィルタで
ある。図において、入力信号Ｖi は利得可変増幅器１で
増幅されて、出力端子に出力信号Ｖout を生じる。出力
信号Ｖout の一部は、ピーク検出器２を経て整流されて
入力信号の包絡線に対応してゆるやかに変化する直流電
圧を生じる。この直流電圧は、差動増幅器３に加えられ
て、一定の直流基準電圧Ｖref1と比較され、誤差分が伸
長される。差動増幅器３の出力電圧は低域フイルタ５に
加えられて、高速変動分が平滑化されたあと制御電圧と
して利得可変増幅器の制御端子に加えら、利得を変化さ
せる。従って、基準電圧器Ｖref1を所要の値に設定する
ことによって、入力信号Ｖi の変動を圧縮し、出力信号
Ｖout を所望の一定値になるように制御することができ
る。
【０００５】図の回路において、入力信号Ｖi の変化分
に対する制御電圧Ｖc の変化分をΔＶc 、出力信号Ｖou
t の変化分をΔＶout とすると、入力信号レベルの変動
と出力信号レベルの変動との関係は、次式によって表さ
れる。
に対する制御電圧Ｖc の変化分をΔＶc 、出力信号Ｖou
t の変化分をΔＶout とすると、入力信号レベルの変動
と出力信号レベルの変動との関係は、次式によって表さ
れる。
【０００６】ΔＶout ／ΔＶｃ＝｛μ／（１＋μβ）｝
─(1) (1) 式において、μβはＡＧＣ系の信号のエンベロープ
周波数に関するループ利得であって、近似的には次式で
表される。
─(1) (1) 式において、μβはＡＧＣ系の信号のエンベロープ
周波数に関するループ利得であって、近似的には次式で
表される。
【０００７】μβ＝μβ（０）／（１＋ｊω／ω1 ）
─(2) 上式において、μβ（０）は直流でのループゲイン、ω
1 は低域フィルタの遮断角周波数、従って１／ω1 は低
域フィルタの時定数である。入力変動に対して出力変動
を小さく抑えて、出力信号を一定に保つためには、(1)
式からμβを大きくすることが有効である。そして、μ
βが大きい場合に、系を安定に保つためには(2) 式にお
けるω1 をできるだけ小さく、即ち、低域フィルタの時
定数τ1 を大きくする必要がある。
─(2) 上式において、μβ（０）は直流でのループゲイン、ω
1 は低域フィルタの遮断角周波数、従って１／ω1 は低
域フィルタの時定数である。入力変動に対して出力変動
を小さく抑えて、出力信号を一定に保つためには、(1)
式からμβを大きくすることが有効である。そして、μ
βが大きい場合に、系を安定に保つためには(2) 式にお
けるω1 をできるだけ小さく、即ち、低域フィルタの時
定数τ1 を大きくする必要がある。
【０００８】
【発明が解決しようとする課題】ところで、上記システ
ムをＬＳＩで構成した場合には、利得可変増幅１に加え
る利得制御電圧Ｖｃが或る直流動作点ＶCOを中心として
変化するように直流増幅器３の出力レベルが設定され
る。即ち、誤差信号が０の場合に利得可変増幅器１に印
加される電圧がＶCOであり、制御電圧はこの動作点を中
心に上下に変化することによって、利得が増減する。
ムをＬＳＩで構成した場合には、利得可変増幅１に加え
る利得制御電圧Ｖｃが或る直流動作点ＶCOを中心として
変化するように直流増幅器３の出力レベルが設定され
る。即ち、誤差信号が０の場合に利得可変増幅器１に印
加される電圧がＶCOであり、制御電圧はこの動作点を中
心に上下に変化することによって、利得が増減する。
【０００９】一方、系の安定性を確保するために低域フ
イルタ５の時定数τ1 を大きくすることは、ＣとＲの値
を大きくすることを意味する。すると、システムち上げ
のために電源投入したときには、低域フィルタ５のコン
デンサＣが充電していないため制御電圧Ｖc は０Ｖであ
り、以後時定数τ1 に従って充電して制御電圧の動作点
ＶCOに達する。時定数τ1 が長い場合には、この充電時
間がループ引込み時間の大部分を占め、システムが安定
するまで時間がかかるという問題があった。
イルタ５の時定数τ1 を大きくすることは、ＣとＲの値
を大きくすることを意味する。すると、システムち上げ
のために電源投入したときには、低域フィルタ５のコン
デンサＣが充電していないため制御電圧Ｖc は０Ｖであ
り、以後時定数τ1 に従って充電して制御電圧の動作点
ＶCOに達する。時定数τ1 が長い場合には、この充電時
間がループ引込み時間の大部分を占め、システムが安定
するまで時間がかかるという問題があった。
【００１０】本発明は上記問題点に鑑み創出されたもの
で、ループ時定数が長いＡＧＣ増幅回路において、電源
投入時にＡＧＣ動作状態に達するまでの引込み時間を短
縮することを目的とする。
で、ループ時定数が長いＡＧＣ増幅回路において、電源
投入時にＡＧＣ動作状態に達するまでの引込み時間を短
縮することを目的とする。
【００１１】
【課題を解決するための手段】図１は本発明のＡＧＣ増
幅回路の原理構成図である。上記問題点は図１に示すよ
うに、制御電圧に従って利得が変化する利得可変増幅器
１と、該利得可変増幅器の出力を整流するピーク検出器
２と、該ピーク検出器２の出力と参照電圧Ｖref1との差
を増幅する直流増幅器３と、該直流増幅器３の出力が入
力され出力を制御電圧Ｖc として前記利得可変増幅器１
に印加する低域フイルタ５とを有し、変動する入力信号
Ｖｉが入力される該利得可変増幅器１の出力信号Ｖout
のレベルを一定に保つように制御するＡＧＣ増幅回路に
おいて、制御電圧の動作点ＶCOに等しい直流電圧Ｖref2
を出力する基準電圧供給回路６と、電源投入によって動
作し該基準電圧供給回路６の出力を所定時間だけ前記低
域フィルタ５の出力に接続するパワーオンセット回路７
とを設けたことを特徴とする本発明のＡＧＣ増幅回路に
より解決される。
幅回路の原理構成図である。上記問題点は図１に示すよ
うに、制御電圧に従って利得が変化する利得可変増幅器
１と、該利得可変増幅器の出力を整流するピーク検出器
２と、該ピーク検出器２の出力と参照電圧Ｖref1との差
を増幅する直流増幅器３と、該直流増幅器３の出力が入
力され出力を制御電圧Ｖc として前記利得可変増幅器１
に印加する低域フイルタ５とを有し、変動する入力信号
Ｖｉが入力される該利得可変増幅器１の出力信号Ｖout
のレベルを一定に保つように制御するＡＧＣ増幅回路に
おいて、制御電圧の動作点ＶCOに等しい直流電圧Ｖref2
を出力する基準電圧供給回路６と、電源投入によって動
作し該基準電圧供給回路６の出力を所定時間だけ前記低
域フィルタ５の出力に接続するパワーオンセット回路７
とを設けたことを特徴とする本発明のＡＧＣ増幅回路に
より解決される。
【００１２】
【作用】電源投入時に、パワーオンセット回路７を介し
て、低域フイルタ５の出力に基準電圧供給回路６が接続
されて低域フィルタのコンデンサが制御電圧の動作点Ｖ
COまで所定時間τ2 で強制的に充電されるので、時定数
τ1 の大きい低域フイルタを用いても、短い時間で制御
電圧が動作点ＶCOに達する。
て、低域フイルタ５の出力に基準電圧供給回路６が接続
されて低域フィルタのコンデンサが制御電圧の動作点Ｖ
COまで所定時間τ2 で強制的に充電されるので、時定数
τ1 の大きい低域フイルタを用いても、短い時間で制御
電圧が動作点ＶCOに達する。
【００１３】そして所定時間τ2 後に他の回路が立ち上
がった時点で、パワーオンセット回路７は、基準電圧供
給回路６をループから切り離すので正常なループが形成
され、ループ安定時間でＡＧＣ動作の引込みが行われ
る。
がった時点で、パワーオンセット回路７は、基準電圧供
給回路６をループから切り離すので正常なループが形成
され、ループ安定時間でＡＧＣ動作の引込みが行われ
る。
【００１４】従って、電源投入時にループ引込み要する
時間はτ2 ＋ループ安定時間となり、τ2 は低域フイル
タの時定数τ1 より十分小さいので全体の引込み時間を
大幅に短縮することが可能となる。
時間はτ2 ＋ループ安定時間となり、τ2 は低域フイル
タの時定数τ1 より十分小さいので全体の引込み時間を
大幅に短縮することが可能となる。
【００１５】
【実施例】以下、本発明の実施例を添付図により説明す
る。図２は本発明のＡＧＣ増幅回路の構成図である。
る。図２は本発明のＡＧＣ増幅回路の構成図である。
【００１６】本発明のＡＧＣ増幅回路は、前述した従来
のＡＧＣ増幅回路に基準電圧供給回路とパワーオンセッ
ト回路を追加したものであり、この部分以外は従来の回
路と同様であるため説明は省略する。
のＡＧＣ増幅回路に基準電圧供給回路とパワーオンセッ
ト回路を追加したものであり、この部分以外は従来の回
路と同様であるため説明は省略する。
【００１７】図において、基準電圧供給回路６は利得可
変増幅器１の動作点電圧ＶCOに等しい直流電圧Ｖref2を
発生するものである。パワーオンセット回路７は、コン
パレータ71と、電源投入により該コンパレータ71への一
方の入力電圧Ｖ1 を即座に発生せさせるための抵抗
Ｒ1 ，Ｒ2 と、所定時間τ2 後に他方の入力電圧Ｖ2 を
発生させるための抵抗Ｒ3,Ｒ4 およびＣ2 と、コンパレ
ータ71の出力電圧Ｖp により制御されるスイッチ72とか
らなる。
変増幅器１の動作点電圧ＶCOに等しい直流電圧Ｖref2を
発生するものである。パワーオンセット回路７は、コン
パレータ71と、電源投入により該コンパレータ71への一
方の入力電圧Ｖ1 を即座に発生せさせるための抵抗
Ｒ1 ，Ｒ2 と、所定時間τ2 後に他方の入力電圧Ｖ2 を
発生させるための抵抗Ｒ3,Ｒ4 およびＣ2 と、コンパレ
ータ71の出力電圧Ｖp により制御されるスイッチ72とか
らなる。
【００１８】次に動作を説明する。電源投入直後は、Ｖ
2 が０ｖであるため、即座に立ち上がった一方の入力Ｖ
1 によりコンパレータ71の出力電圧Ｖp は"H" となり、
スイッチ72は導通状態となるため、基準電圧供給回路６
からのＶref2がスイッチ72を介して低域フイルタ５のコ
ンデンサＣ1 に印加される。電源投入前までは、０Ｖで
あった低域フイルタ５のコンデンサＣはこの電圧によっ
て急速に制御電圧の動作点ＶCOまで充電される。一方コ
ンパレータの他方の入力電圧Ｖ2 は、時定数τ2 ＝Ｒ4
Ｃ2後にＶ1 より大きくなるので、コンパレータ61の出
力Ｖｐは"L" となりスイッチ72はオフとなって、基準電
圧供給回路６はループから切り離され、正常な引込み動
作が始まる。引込み動作は、制御電圧が動作点Ｖcoから
開始されるので、全体の引込み時間はτ2 ＋通常のルー
プ安定時間のみで済み、大幅に短縮することができる。
2 が０ｖであるため、即座に立ち上がった一方の入力Ｖ
1 によりコンパレータ71の出力電圧Ｖp は"H" となり、
スイッチ72は導通状態となるため、基準電圧供給回路６
からのＶref2がスイッチ72を介して低域フイルタ５のコ
ンデンサＣ1 に印加される。電源投入前までは、０Ｖで
あった低域フイルタ５のコンデンサＣはこの電圧によっ
て急速に制御電圧の動作点ＶCOまで充電される。一方コ
ンパレータの他方の入力電圧Ｖ2 は、時定数τ2 ＝Ｒ4
Ｃ2後にＶ1 より大きくなるので、コンパレータ61の出
力Ｖｐは"L" となりスイッチ72はオフとなって、基準電
圧供給回路６はループから切り離され、正常な引込み動
作が始まる。引込み動作は、制御電圧が動作点Ｖcoから
開始されるので、全体の引込み時間はτ2 ＋通常のルー
プ安定時間のみで済み、大幅に短縮することができる。
【００１９】
【発明の効果】以上説明した如く、本発明のＡＧＣ増幅
回路によれば、電源投入時に制御電圧の動作点に対応す
る直流電圧を強制的に印加して帰還回路の時定数回路を
急速に動作点電位まで立ち上げるので、引込み時間は極
めて短くなり、かつ安定なＡＧＣ動作を実現することが
可能となる。
回路によれば、電源投入時に制御電圧の動作点に対応す
る直流電圧を強制的に印加して帰還回路の時定数回路を
急速に動作点電位まで立ち上げるので、引込み時間は極
めて短くなり、かつ安定なＡＧＣ動作を実現することが
可能となる。
【図１】 本発明のＡＧＣ増幅回路の原理構成図
【図２】 本発明の実施例の構成図
１─利得可変増幅器、２─ピーク検出器、３─直流増幅
器、４─参照電圧源、５─低域フイルタ、６─基準電圧
供給回路、７─パワーオンセット回路
器、４─参照電圧源、５─低域フイルタ、６─基準電圧
供給回路、７─パワーオンセット回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 制御電圧Ｖc に従って利得が変化する利
得可変増幅器(1) と、該利得可変増幅器(1) の出力を整
流するピーク検出器(2) と、該ピーク検出器(2) の出力
と参照電圧Ｖref1との差を増幅する直流増幅器(3) と、
該直流増幅器(3) の出力が入力され出力を制御電圧Ｖc
として前記利得可変増幅器(1) に印加する低域フイルタ
(5) とを有し、変動する入力信号Ｖｉが入力される該利
得可変増幅器(1) の出力信号Ｖout のレベルを一定に保
つように制御するＡＧＣ増幅回路において、 制御電圧の動作点ＶCOに等しい直流電圧Ｖref2を出力す
る基準電圧供給回路(6) と、電源投入によって動作し該
基準電圧供給回路(6) の出力を所定時間だけ前記低域フ
ィルタ(5) の出力に接続するパワーオンセット回路(7)
とを設けたことを特徴とするＡＧＣ増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157257A JPH0514089A (ja) | 1991-06-28 | 1991-06-28 | Ａｇｃ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157257A JPH0514089A (ja) | 1991-06-28 | 1991-06-28 | Ａｇｃ増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514089A true JPH0514089A (ja) | 1993-01-22 |
Family
ID=15645700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3157257A Withdrawn JPH0514089A (ja) | 1991-06-28 | 1991-06-28 | Ａｇｃ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514089A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606284A (en) * | 1994-08-26 | 1997-02-25 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control device for producing constant amplitude output signal |
| US6014058A (en) * | 1997-09-02 | 2000-01-11 | Nec Corporation | High-speed AGC circuit |
-
1991
- 1991-06-28 JP JP3157257A patent/JPH0514089A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606284A (en) * | 1994-08-26 | 1997-02-25 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control device for producing constant amplitude output signal |
| US6014058A (en) * | 1997-09-02 | 2000-01-11 | Nec Corporation | High-speed AGC circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
| JPH05206771A (ja) | 自動出力電力制御回路 | |
| JPH0774562A (ja) | 時分割多重信号伝送用の伝送システムおよび送信機ならびに制御ループ | |
| JPH0514089A (ja) | Ａｇｃ増幅回路 | |
| JP2584322B2 (ja) | Ｆｍ変調回路の中心周波数安定化回路 | |
| US6218906B1 (en) | Amplifier circuit | |
| WO2002080356A2 (en) | Current sense automatic level control system with pre-bias | |
| JPS6325911Y2 (ja) | ||
| CN112671233B (zh) | 一种补偿电路以及开关电源 | |
| JP3853567B2 (ja) | 検波回路 | |
| JPH0744248A (ja) | 定電圧回路 | |
| JPS6048609A (ja) | 自動レベル調整回路 | |
| JP3128449B2 (ja) | Ｆｍ信号検波器 | |
| JPS62118622A (ja) | Ａｇｃ増幅器 | |
| JPS60142624A (ja) | Ｐｌｌ回路 | |
| JP3128448B2 (ja) | Ｆｍ信号検波器 | |
| JPH11340762A (ja) | 自動レベル制御回路 | |
| JP3038641B2 (ja) | 電力偏差補正方法及び電力偏差補正装置 | |
| JPS63187820A (ja) | 送信電力制御回路 | |
| JPH0241835Y2 (ja) | ||
| JPS58225712A (ja) | 自動利得制御回路 | |
| KR100218524B1 (ko) | 필터 자동조정 시스템 | |
| JP2902850B2 (ja) | 交流バイアス調整回路 | |
| JP3281788B2 (ja) | レベル減衰回路 | |
| JPS60251778A (ja) | ビデオ信号増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |