JPS60142624A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPS60142624A JPS60142624A JP58247709A JP24770983A JPS60142624A JP S60142624 A JPS60142624 A JP S60142624A JP 58247709 A JP58247709 A JP 58247709A JP 24770983 A JP24770983 A JP 24770983A JP S60142624 A JPS60142624 A JP S60142624A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- voltage
- output
- frequency
- fluctuations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000035945 sensitivity Effects 0.000 claims abstract description 15
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
- H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はＰ Ｌ Ｌ （ｐｈａｓｅ−１ｏｃｋｅｄ １
ｏｏｐ） 回路に関する。
ｏｏｐ） 回路に関する。
技術の背景
周知のとおシ、ＰＬＬ回路は一種の周波数負帰還回路に
なっておシ、閉回路中にある電圧制御発振器（ＶＣＯ）
の周波数が常に入力信号周波数に一致するように動作す
る回路である。その応用範囲は広く、例えばカラーテレ
ビのクロマ回路、通信回路等、多岐に亘る。
なっておシ、閉回路中にある電圧制御発振器（ＶＣＯ）
の周波数が常に入力信号周波数に一致するように動作す
る回路である。その応用範囲は広く、例えばカラーテレ
ビのクロマ回路、通信回路等、多岐に亘る。
従来技術と問題点
第１図はＰＬＬ回路の一般的な構成を示す回路図である
。本図において、ＩＮは周波数追従すべき入力信号、Ｏ
ＵＴは入力信号ＩＮに対しＰＬＬ制御が加えられた出力
信号である。ＰＬＬ回路１０は電圧制御発振器（ＶＣＯ
）１４を内蔵し、自ら発振出力を、出力信号ＯＵＴとし
て送出する一方、必要に応じて分周器（１／Ｎ ） １
５を経由して、位相比較器（ＰＣ）１１に、該発振出力
の分岐出力を印加する。ここで、その分岐出力と前記入
力信号ＩＮとの位相比較が行われ、その位相差に応じた
出力を得る。この位相差に応じた出力は、増幅器１２に
て増幅された後、ローパスフィルタ１３を通してほぼ直
流レベルと々す、これがＶＣ０１４０制御電圧Ｖｃ と
なる。上記のループは負帰還をなし、入力信号ＩＮの周
波数ｆｉｎに、出力信号ＯＵ Ｔの周波数ｆ。ｕｔが常
に追従することになる。
。本図において、ＩＮは周波数追従すべき入力信号、Ｏ
ＵＴは入力信号ＩＮに対しＰＬＬ制御が加えられた出力
信号である。ＰＬＬ回路１０は電圧制御発振器（ＶＣＯ
）１４を内蔵し、自ら発振出力を、出力信号ＯＵＴとし
て送出する一方、必要に応じて分周器（１／Ｎ ） １
５を経由して、位相比較器（ＰＣ）１１に、該発振出力
の分岐出力を印加する。ここで、その分岐出力と前記入
力信号ＩＮとの位相比較が行われ、その位相差に応じた
出力を得る。この位相差に応じた出力は、増幅器１２に
て増幅された後、ローパスフィルタ１３を通してほぼ直
流レベルと々す、これがＶＣ０１４０制御電圧Ｖｃ と
なる。上記のループは負帰還をなし、入力信号ＩＮの周
波数ｆｉｎに、出力信号ＯＵ Ｔの周波数ｆ。ｕｔが常
に追従することになる。
第２図は第１図のＰＬＬ回路１０が安定したときの制御
電圧Ｖｃ の実際の波形例を示す図である。
電圧Ｖｃ の実際の波形例を示す図である。
本図より明らかな如く、制御電圧Ｖｃ は、経過時間ｔ
に対し、完全な直？ｊｆｅ、（点線の直線）とならず、
いわゆるリップルを含んでいる。このリップルは主とし
て、ＰＣｌｌに残留した不要な周波成分、いわばノイズ
である。このようなリップルがあれば、当然、出力信号
ＯＵＴの周波数のゆらぎとして現われ、周波数安定度が
悪くなる。
に対し、完全な直？ｊｆｅ、（点線の直線）とならず、
いわゆるリップルを含んでいる。このリップルは主とし
て、ＰＣｌｌに残留した不要な周波成分、いわばノイズ
である。このようなリップルがあれば、当然、出力信号
ＯＵＴの周波数のゆらぎとして現われ、周波数安定度が
悪くなる。
そこで従来は、上記リップルを排除するため、ローパス
フィルタ１３の時定数（τ）を大きくするということが
行われていた。これによυ、リップルは十分抑圧されて
平滑化され、上記の周波数のゆらぎはなくなった。とこ
ろが反面、不都合をも生じた。時定数が犬となったこと
に伴い、制御電圧Ｖｃ の立上り時あるいはその周波数
の急激な変動時において、必ず、第２図中の一点鎖線τ
で示すようなＶｃ の緩慢な変化が伴うことにガリ、こ
の結果、出力信号ＯＵＴの入力信号ＩＮに対するトラッ
キング性（追従性）が著しく劣化することになる。これ
が問題点である。
フィルタ１３の時定数（τ）を大きくするということが
行われていた。これによυ、リップルは十分抑圧されて
平滑化され、上記の周波数のゆらぎはなくなった。とこ
ろが反面、不都合をも生じた。時定数が犬となったこと
に伴い、制御電圧Ｖｃ の立上り時あるいはその周波数
の急激な変動時において、必ず、第２図中の一点鎖線τ
で示すようなＶｃ の緩慢な変化が伴うことにガリ、こ
の結果、出力信号ＯＵＴの入力信号ＩＮに対するトラッ
キング性（追従性）が著しく劣化することになる。これ
が問題点である。
発明の目的
上記問題点に鑑み本発明は、周波数安定度はそのままと
してトラッキング性を向上しうるＰＬＬ回路を提供する
ことを目的とするものである。
してトラッキング性を向上しうるＰＬＬ回路を提供する
ことを目的とするものである。
発明の構成
上記目的を達成するために本発明は、ＶＣＯの制御感度
を可変とし、又、必要に応じて増幅器の利得も可変とす
るようにしたことを特徴とするものである。
を可変とし、又、必要に応じて増幅器の利得も可変とす
るようにしたことを特徴とするものである。
発明の実施例
第６図は本発明に基づ＜ＰＬＬ回路の一実施例を示す回
路図である。第１図と比べて相違するのは、第１図の構
成要素１２および１４が、それぞれ可変増幅器３２およ
び可変電圧制御発振器６４となシ、新たにこれらを制御
する制御器（ＣＮＴ）６１が加わったことである。なお
、可変■ＣＯ３４が本発明の主たる役割を果すのに対し
、可変増幅器は従たる役割を果す。
路図である。第１図と比べて相違するのは、第１図の構
成要素１２および１４が、それぞれ可変増幅器３２およ
び可変電圧制御発振器６４となシ、新たにこれらを制御
する制御器（ＣＮＴ）６１が加わったことである。なお
、可変■ＣＯ３４が本発明の主たる役割を果すのに対し
、可変増幅器は従たる役割を果す。
ここに可変ＶＣＯとは、その制御感度が可変であること
を意味し、可変増幅器とは、その利得が可変であること
を意味する。ＶＣＯの制御感度が高いときは、制御電圧
Ｖｃ の微小な変動に素早く応答し、逆に低いときは、
ＶＣの微小な変動を見逃してしまう。このことに着目す
ると、ｐ４２図に示した実線のリップル（Ｖｃ の微／
Ｊ％な変動）に対しては制御感度を低くすることによっ
てこれらを事実上無視することができ、出力信号０ＴＪ
Ｔの不要な周波数のゆらぎをなくすことができる（周波
数安定性の維持）。一方、入力信号ＩＮの立上シ時ある
いはその急激な変動時には、第２図の一点鎖線τで示す
ような緩慢な特性は、トラッキング性を悪くするので制
御感度を高くすれば良い。すなわち、第３図の制御器（
Ｃ’ＮＴ）３１は、位相比較器（ＰＣ）１１の出力を監
視して、上記の、入力信号ＩＮの立上υ時あるいはその
周波数の急激な変動時にのみ、制御感度を高く、又、Ｐ
ＬＬの安定時にはこれを低くするように制御する。゛な
お、制御感度を可変にする例を次に述べる。
を意味し、可変増幅器とは、その利得が可変であること
を意味する。ＶＣＯの制御感度が高いときは、制御電圧
Ｖｃ の微小な変動に素早く応答し、逆に低いときは、
ＶＣの微小な変動を見逃してしまう。このことに着目す
ると、ｐ４２図に示した実線のリップル（Ｖｃ の微／
Ｊ％な変動）に対しては制御感度を低くすることによっ
てこれらを事実上無視することができ、出力信号０ＴＪ
Ｔの不要な周波数のゆらぎをなくすことができる（周波
数安定性の維持）。一方、入力信号ＩＮの立上シ時ある
いはその急激な変動時には、第２図の一点鎖線τで示す
ような緩慢な特性は、トラッキング性を悪くするので制
御感度を高くすれば良い。すなわち、第３図の制御器（
Ｃ’ＮＴ）３１は、位相比較器（ＰＣ）１１の出力を監
視して、上記の、入力信号ＩＮの立上υ時あるいはその
周波数の急激な変動時にのみ、制御感度を高く、又、Ｐ
ＬＬの安定時にはこれを低くするように制御する。゛な
お、制御感度を可変にする例を次に述べる。
第４図は電圧制御発振器の最も単純な等価回路を示す図
であり、Ｌはコイル、Ｃはコンデンサ、Ｒは抵抗である
。Ｃｖは例えば可変容量ダイオードである。この可変容
量ダイオードは、種々のバイアス電圧−容量特性を呈す
る。第５図は、バイアス電圧（ｖｂ）−容量（Ｃｖ ）
特性の一例を示すグラフであるが、このような逆Ｓ字状
カーブの特性を有する可変容量ダイオードを用い、その
動作範囲を例えば、領域Ｂに設定すれば、制御感度は高
く、一方、領域人又はＣに設定すれば制御感度は低くな
る。どの領域を設定するかは、既述の制御器３１が定め
る。
であり、Ｌはコイル、Ｃはコンデンサ、Ｒは抵抗である
。Ｃｖは例えば可変容量ダイオードである。この可変容
量ダイオードは、種々のバイアス電圧−容量特性を呈す
る。第５図は、バイアス電圧（ｖｂ）−容量（Ｃｖ ）
特性の一例を示すグラフであるが、このような逆Ｓ字状
カーブの特性を有する可変容量ダイオードを用い、その
動作範囲を例えば、領域Ｂに設定すれば、制御感度は高
く、一方、領域人又はＣに設定すれば制御感度は低くな
る。どの領域を設定するかは、既述の制御器３１が定め
る。
かくして、第３図に示す本発明のＰＬＬ回路６０は、周
波数安定性もトラッキング性も共に高い品質に保持でき
る。
波数安定性もトラッキング性も共に高い品質に保持でき
る。
ところで、第６図のＰＬＬ回路６０において、′町田制
御発振器（ＶＣＯ）３４の前記制御感度を低くすると、
ＶＣＯ自体のいわゆる同期引き込みがゆっくりしてくる
。つ−１ｊ９．ＰＬＬ系全体のループ定数が必然的に小
さくなる。もし、入力信号ＩＮの定常時におけるふらつ
きが大きいカらば、該ループ定数が小さいことは好まし
くない。そこで、そのようなふらつきが不可僻であると
きは、該ループ定数を見かけ上大きくすれば良い。この
ために、可変増幅器３２を用い、その利得を大きくする
。す々わち、制御電圧Ｖｃのレベルを上げることにより
、そのよう々ふらつきにも迅速に追従させることができ
る。この場合、制御器６１は入力信号ＩＮのふらつきの
発生も監視することに々る。
御発振器（ＶＣＯ）３４の前記制御感度を低くすると、
ＶＣＯ自体のいわゆる同期引き込みがゆっくりしてくる
。つ−１ｊ９．ＰＬＬ系全体のループ定数が必然的に小
さくなる。もし、入力信号ＩＮの定常時におけるふらつ
きが大きいカらば、該ループ定数が小さいことは好まし
くない。そこで、そのようなふらつきが不可僻であると
きは、該ループ定数を見かけ上大きくすれば良い。この
ために、可変増幅器３２を用い、その利得を大きくする
。す々わち、制御電圧Ｖｃのレベルを上げることにより
、そのよう々ふらつきにも迅速に追従させることができ
る。この場合、制御器６１は入力信号ＩＮのふらつきの
発生も監視することに々る。
発明の詳細
な説明したように本発明によれば、周波数安定性もトラ
ッキング性も共に高品位に保ちうるＰＬＬ回路が実現さ
れる。
ッキング性も共に高品位に保ちうるＰＬＬ回路が実現さ
れる。
第１図はＰ Ｔ、 Ｌ回路の一般的な構成を示す回路図
、第２図は第１図のＰＬＬ回路１０が安定したときの制
御電圧Ｖｃの実際の波形例を示す図、第６図は本発明に
基づ（Ｐ Ｔ、 Ｌ回路の一実施例を示す回路図、第４
図は電圧制御発振器の最も嘔純な等価回路を示す図、第
５図はバイアス電圧（■ｂ）−容−ｍｌ（Ｃｖ）特性の
一例を示すグラフである。 １１・・・（ｌ比１１、 ’１３・・・ローパスフィル
タ、３０・・・Ｐ Ｔ、 Ｌ回路、 ３２・・・可変増
幅器、３４・・・可変電圧制御発振器、ＩＮ・・・入力
信号、ＯＵ Ｔ・・・出力信号。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之 第５図 ■ｂ−−〉
、第２図は第１図のＰＬＬ回路１０が安定したときの制
御電圧Ｖｃの実際の波形例を示す図、第６図は本発明に
基づ（Ｐ Ｔ、 Ｌ回路の一実施例を示す回路図、第４
図は電圧制御発振器の最も嘔純な等価回路を示す図、第
５図はバイアス電圧（■ｂ）−容−ｍｌ（Ｃｖ）特性の
一例を示すグラフである。 １１・・・（ｌ比１１、 ’１３・・・ローパスフィル
タ、３０・・・Ｐ Ｔ、 Ｌ回路、 ３２・・・可変増
幅器、３４・・・可変電圧制御発振器、ＩＮ・・・入力
信号、ＯＵ Ｔ・・・出力信号。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之 第５図 ■ｂ−−〉
Claims (1)
- 【特許請求の範囲】 １、入力信号を一方の入力に受信し、他方の入力に、該
入力信号の周波数変動に追従した出力信号の分岐出力を
受信する位相比較器と、該位相比較器の出力を増幅する
増幅器と、該増幅器の出力全入力トスるローパスフィル
タと、該ローパスフィルタの出力を制御電圧として前記
出力信号を生成する電圧制御発振器とを有するＰＬＬ回
路において、 前記入力信号の周波数変動に応じて、前記電圧制御発振
器の制御感度を可変とする制御器を設けたことを特徴と
するＰＬＬ回路。 ２、前記入力信号の周波数変動が大なるときにのみ、前
記制御器が、前記増幅器の利得を高くする特許請求の範
囲第１項記載のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58247709A JPS60142624A (ja) | 1983-12-29 | 1983-12-29 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58247709A JPS60142624A (ja) | 1983-12-29 | 1983-12-29 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60142624A true JPS60142624A (ja) | 1985-07-27 |
Family
ID=17167492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58247709A Pending JPS60142624A (ja) | 1983-12-29 | 1983-12-29 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142624A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01137726A (ja) * | 1987-10-17 | 1989-05-30 | Philips Gloeilampenfab:Nv | 電圧制御発振器を持つ位相制御ループ |
| US5164685A (en) * | 1987-03-05 | 1992-11-17 | Nokia Mobile Phones Ltd. | Phase-locked loop with circuit for adjusting a phase comparator's output amplitude |
-
1983
- 1983-12-29 JP JP58247709A patent/JPS60142624A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164685A (en) * | 1987-03-05 | 1992-11-17 | Nokia Mobile Phones Ltd. | Phase-locked loop with circuit for adjusting a phase comparator's output amplitude |
| JPH01137726A (ja) * | 1987-10-17 | 1989-05-30 | Philips Gloeilampenfab:Nv | 電圧制御発振器を持つ位相制御ループ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680632B1 (en) | Method/architecture for a low gain PLL with wide frequency range | |
| US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
| US6275116B1 (en) | Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator | |
| JP3177147B2 (ja) | 位相ロック・ループ回路 | |
| US5504464A (en) | Frequency modulating system including clamp and transconductance amplifier | |
| JPS5915123Y2 (ja) | 位相ロツクル−プｆｍ検波装置 | |
| US5281930A (en) | Frequency modulator | |
| US5708394A (en) | Bridge-stabilized oscillator circuit and method | |
| US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
| JP2002026695A (ja) | 電圧制御発振器 | |
| JPS60142624A (ja) | Ｐｌｌ回路 | |
| US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| JPH08288839A (ja) | 低ジッタ完全集積可能フェーズ・ロック・ループ回路 | |
| US5045818A (en) | PLL frequency modulator having bias voltage applied to filter capacitor | |
| JPH0440104A (ja) | 超高周波ダイオード発振器の位相同期回路 | |
| KR100338643B1 (ko) | 위상동기루프에서 위상잡음을 감소시키기 위한 장치 | |
| GB2361122A (en) | Voltage controlled oscillator | |
| JPH08228206A (ja) | セルラー方式送信器用データ変調システム | |
| JP2979805B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| JP4417533B2 (ja) | Ｔｖ受信機用中間周波数回路 | |
| JPH07240629A (ja) | 電圧制御圧電発振器 | |
| JPH10126258A (ja) | Ｐｌｌ回路 | |
| JPH07273574A (ja) | Ａｇｃアンプ |