JP2610258B2 - Ａｇｃ時定数切換回路 - Google Patents
Ａｇｃ時定数切換回路Info
- Publication number
- JP2610258B2 JP2610258B2 JP5134987A JP5134987A JP2610258B2 JP 2610258 B2 JP2610258 B2 JP 2610258B2 JP 5134987 A JP5134987 A JP 5134987A JP 5134987 A JP5134987 A JP 5134987A JP 2610258 B2 JP2610258 B2 JP 2610258B2
- Authority
- JP
- Japan
- Prior art keywords
- agc
- circuit
- time constant
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、たとえばデジタルチューニングシステム
（DTS）対応のAM（振幅変調）放送受信用チューナに用
いられるAMチューナ用集積回路に係り、特にAGC（自動
利得制御）回路部の時定数切換回路に関する。
（DTS）対応のAM（振幅変調）放送受信用チューナに用
いられるAMチューナ用集積回路に係り、特にAGC（自動
利得制御）回路部の時定数切換回路に関する。
（従来の技術） デジタルチューニングシステムを採用したAMラジオ用
チューナにおいては、選局に際して周波数シンセサイザ
の位相同期ループがロックするまでの時間（サーチ時
間）がたとえば100ms以内であってかなり短かい。この
ため、AGC回路部の出力電圧によって前記シンセサイザ
のサーチ動作（周波数走査）を自動的に停止させようと
する場合には、AGC回路部の応答時間を短かくしなけれ
ばならない。このAGC回路部の応答を早くするために、
従来は、第４図に示すように集積回路31内のAGC増幅器3
2の出力側の時定数回路33の時定数を小さく設定してい
る。この場合、上記時定数回路33を形成する抵抗Ｒ、コ
ンデンサC1,C2のうち、抵抗Ｒは集積回路31内に形成さ
れているが、コンデンサC1,C2は集積回路31に外付け接
続されている。また、上記コンデンサC1,C2の容量値が
小さ過ぎると、AGC電圧のリップルの除去作用が低下し
てラジオ出力のS/Nの低下や歪の増大をまねくので、上
記抵抗Ｒの値を小さくして前記増幅器32の出力電流を多
く流すようにしている。しかし、単に時定数を小さくし
たのでは、前記サーチ動作後にもAGC電圧のリップルに
よる悪影響が残ることになり、外付けスイッチSWにより
コンデンサC1,C2の一方または両方を選択的に使用し得
るようにしている。即ち、サーチ動作時には前記抵抗Ｒ
に一方のコンデンサC1のみを接続して時定数を小さく
し、サーチ終了後はさらに他方のコンデンサC2を並列接
続して時定数を大きくしている。
チューナにおいては、選局に際して周波数シンセサイザ
の位相同期ループがロックするまでの時間（サーチ時
間）がたとえば100ms以内であってかなり短かい。この
ため、AGC回路部の出力電圧によって前記シンセサイザ
のサーチ動作（周波数走査）を自動的に停止させようと
する場合には、AGC回路部の応答時間を短かくしなけれ
ばならない。このAGC回路部の応答を早くするために、
従来は、第４図に示すように集積回路31内のAGC増幅器3
2の出力側の時定数回路33の時定数を小さく設定してい
る。この場合、上記時定数回路33を形成する抵抗Ｒ、コ
ンデンサC1,C2のうち、抵抗Ｒは集積回路31内に形成さ
れているが、コンデンサC1,C2は集積回路31に外付け接
続されている。また、上記コンデンサC1,C2の容量値が
小さ過ぎると、AGC電圧のリップルの除去作用が低下し
てラジオ出力のS/Nの低下や歪の増大をまねくので、上
記抵抗Ｒの値を小さくして前記増幅器32の出力電流を多
く流すようにしている。しかし、単に時定数を小さくし
たのでは、前記サーチ動作後にもAGC電圧のリップルに
よる悪影響が残ることになり、外付けスイッチSWにより
コンデンサC1,C2の一方または両方を選択的に使用し得
るようにしている。即ち、サーチ動作時には前記抵抗Ｒ
に一方のコンデンサC1のみを接続して時定数を小さく
し、サーチ終了後はさらに他方のコンデンサC2を並列接
続して時定数を大きくしている。
しかし、上記したような構成は集積回路31の外付け部
品として２個のコンデンサC1,C2および１個のスイッチS
Wを必要とするので、その実装に際してコスト、スペー
スの面で不利である。
品として２個のコンデンサC1,C2および１個のスイッチS
Wを必要とするので、その実装に際してコスト、スペー
スの面で不利である。
（発明が解決しようとする問題点） 本発明は、上記したようにサーチ時とサーチ終了時と
でAGC回路出力の時定数を切り換えるために集積回路の
外付け部品が多く、実装に際してコスト、スペース面で
不利であるという問題点を解決すべくなされたもので、
集積回路の外付け部品が少なくなり、実装に際してコス
ト、スペース面で有利になるAGC時定数切換回路を提供
することを目的とする。
でAGC回路出力の時定数を切り換えるために集積回路の
外付け部品が多く、実装に際してコスト、スペース面で
不利であるという問題点を解決すべくなされたもので、
集積回路の外付け部品が少なくなり、実装に際してコス
ト、スペース面で有利になるAGC時定数切換回路を提供
することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明のAGC時定数切換回路は、集積回路内に入力を
共通とする第1,第２のAGC増幅器を設け、この第１のAGC
増幅器の出力端に対する第２のAGC増幅器の出力の供給
をオン／オフ制御する第１のトランジスタスイッチ回路
を設け、上記第１のAGC増幅器の出力端と接地端との間
に第１の抵抗を接続し、第２の抵抗と第２のトランジス
タスイッチ回路とが直列に接続された回路を上記第１の
抵抗に並列接続し、さらに前記第１のAGC増幅器の出力
端に集積回路外でコンデンサを接続してなり、上記第１
のトランジスタスイッチ回路と第２のトランジスタスイ
ッチ回路とを同時にスイッチ制御することを特徴とす
る。
共通とする第1,第２のAGC増幅器を設け、この第１のAGC
増幅器の出力端に対する第２のAGC増幅器の出力の供給
をオン／オフ制御する第１のトランジスタスイッチ回路
を設け、上記第１のAGC増幅器の出力端と接地端との間
に第１の抵抗を接続し、第２の抵抗と第２のトランジス
タスイッチ回路とが直列に接続された回路を上記第１の
抵抗に並列接続し、さらに前記第１のAGC増幅器の出力
端に集積回路外でコンデンサを接続してなり、上記第１
のトランジスタスイッチ回路と第２のトランジスタスイ
ッチ回路とを同時にスイッチ制御することを特徴とす
る。
（作用） ２個のトランジスタスイッチ回路をスイッチ制御する
ことにより、AGC端子に現われるAGC電圧の時定数を切り
換えることができ、チューナ選局サーチ時とサーチ終了
時とにそれぞれ適切に対応することができる。そして、
上記時定数の切換手段を集積回路に内蔵しており、前記
AGC端子に外付けされる部品はコンデンサ１個のみであ
り、実装に際して簡単であり、コスト面、占有スペース
面で有利である。
ことにより、AGC端子に現われるAGC電圧の時定数を切り
換えることができ、チューナ選局サーチ時とサーチ終了
時とにそれぞれ適切に対応することができる。そして、
上記時定数の切換手段を集積回路に内蔵しており、前記
AGC端子に外付けされる部品はコンデンサ１個のみであ
り、実装に際して簡単であり、コスト面、占有スペース
面で有利である。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。
する。
第１図において、１はAMチューナ用集積回路であっ
て、その内部にAGC電圧切換回路の主要部分が設けられ
ている。即ち、集積回路内部には、入力信号（中間周波
数信号）が共通に導かれる第1,第２のAGC増幅器2,3と、
この２個のAGC増幅器2,3の各出力端相互間に接続された
第１のスイッチ回路SW1と、上記第１のAGC増幅器２の出
力端と接地端との間に接続された第１の抵抗R1と、この
第１の抵抗R1に並列に接続された第２の抵抗R2および第
２のスイッチ回路SW2の直列回路と、上記第１のAGC増幅
器２の出力端の電圧を基準電圧源４の電圧と比較してそ
の大小関係に応じて異なるレベルの出力電圧を発生する
コンパレータ５とが設けられている。そして、上記第１
のAGC増幅器２の出力端に接続されたAGC端子６に集積回
路外部でリップル除去用コンデンサＣが接続されてい
る。
て、その内部にAGC電圧切換回路の主要部分が設けられ
ている。即ち、集積回路内部には、入力信号（中間周波
数信号）が共通に導かれる第1,第２のAGC増幅器2,3と、
この２個のAGC増幅器2,3の各出力端相互間に接続された
第１のスイッチ回路SW1と、上記第１のAGC増幅器２の出
力端と接地端との間に接続された第１の抵抗R1と、この
第１の抵抗R1に並列に接続された第２の抵抗R2および第
２のスイッチ回路SW2の直列回路と、上記第１のAGC増幅
器２の出力端の電圧を基準電圧源４の電圧と比較してそ
の大小関係に応じて異なるレベルの出力電圧を発生する
コンパレータ５とが設けられている。そして、上記第１
のAGC増幅器２の出力端に接続されたAGC端子６に集積回
路外部でリップル除去用コンデンサＣが接続されてい
る。
上記AGC電圧切換回路において、AMチューナの周波数
シンセサイザのサーチ動作時には、スイッチ回路SW1,SW
2がオン状態になるように制御されるものであり、AGC電
圧の時定数は抵抗R1,R2の並列接続抵抗値とコンデンサ
Ｃの容量値とで決まるので小さく、しかも上記抵抗R1,R
2およびコンデンサＣからなる時定数回路に必要な充電
電流は２個のAGC増幅器2,3から十分に供給される。これ
に対して、上記サーチ動作の終了時には、スイッチ回路
SW1,SW2がオフ状態になるように制御されるものであ
り、AGC電圧の時定数は抵抗R1およびコンデンサＣで決
まるので大きく、この抵抗R1およびコンデンサＣからな
る時定数回路に必要な充電電流は第１のAGC増幅器２か
ら供給される。従って、前記サーチ動作時にはAGC電圧
の応答が十分に早いので、所定値以上のAGC電圧が発生
したときにコンパレータ５の出力によってサーチ動作を
自動停止制御することが可能になる。また、サーチ終了
後は前記時定数回路の時定数が十分に大きいので、AGC
電圧にAM波受信に伴うリップル成分が生じても十分に除
去されることになり、リップル成分による悪影響は生じ
ない。
シンセサイザのサーチ動作時には、スイッチ回路SW1,SW
2がオン状態になるように制御されるものであり、AGC電
圧の時定数は抵抗R1,R2の並列接続抵抗値とコンデンサ
Ｃの容量値とで決まるので小さく、しかも上記抵抗R1,R
2およびコンデンサＣからなる時定数回路に必要な充電
電流は２個のAGC増幅器2,3から十分に供給される。これ
に対して、上記サーチ動作の終了時には、スイッチ回路
SW1,SW2がオフ状態になるように制御されるものであ
り、AGC電圧の時定数は抵抗R1およびコンデンサＣで決
まるので大きく、この抵抗R1およびコンデンサＣからな
る時定数回路に必要な充電電流は第１のAGC増幅器２か
ら供給される。従って、前記サーチ動作時にはAGC電圧
の応答が十分に早いので、所定値以上のAGC電圧が発生
したときにコンパレータ５の出力によってサーチ動作を
自動停止制御することが可能になる。また、サーチ終了
後は前記時定数回路の時定数が十分に大きいので、AGC
電圧にAM波受信に伴うリップル成分が生じても十分に除
去されることになり、リップル成分による悪影響は生じ
ない。
上記したようなAGC時定数切換回路によれば、集積回
路にコンデンサ１個を外付け接続するだけで済み、その
他の回路は集積回路に内蔵されている。従って、この集
積回路およびコンデンサを実装する際、実装が簡単であ
り、コスト面および占有スペース面でも有利である。
路にコンデンサ１個を外付け接続するだけで済み、その
他の回路は集積回路に内蔵されている。従って、この集
積回路およびコンデンサを実装する際、実装が簡単であ
り、コスト面および占有スペース面でも有利である。
なお、本発明は上記実施例に限られるものではなく、
第２図に示すように２個のAGC増幅器2,3の各出力端相互
を直結接続し、第２のAGC増幅器３の動作／非動作状態
を制御するように第１のスイッチ回路SW1′を接続して
もよく、この第１のスイッチ回路SW1′のオン／オフに
対応して第２のスイッチ回路SW2をオフ／オン制御する
ようにしてもよい。なお、第２図において、第１図中と
同一部分には同一符号を付してその説明を省略する。
第２図に示すように２個のAGC増幅器2,3の各出力端相互
を直結接続し、第２のAGC増幅器３の動作／非動作状態
を制御するように第１のスイッチ回路SW1′を接続して
もよく、この第１のスイッチ回路SW1′のオン／オフに
対応して第２のスイッチ回路SW2をオフ／オン制御する
ようにしてもよい。なお、第２図において、第１図中と
同一部分には同一符号を付してその説明を省略する。
なお、第３図は第２図に示した回路の一具体例を示し
ている。即ち、第１のAGC増幅器２は、VCC電源線とAGC
端子６との間に抵抗R3およびPNP型トランジスタQ1が直
列に接続されている。また、第２のAGC増幅器３は、VCC
電源線とAGC端子６との間に抵抗R4およびPNP型トランジ
スタQ2が直列に接続されている。そして、上記トランジ
スタQ1,Q2の各ベースにバイアス電圧VBが与えられると
共に入力信号が導かれる。第１のスイッチ回路SW1′
は、スイッチ制御信号が抵抗R5を介してベースに与えら
れ、エミッタが接地されたNPN型トランジスタQ3と、前
記VCC電源線と上記トランジスタQ3のコレクタとの間に
接続される電流源回路Ｉと、上記トランジスタQ3のコレ
クタ・エミッタ間に並列に接続されるダイオードＤと、
このダイオードＤのアノード・カソード間に並列にベー
ス・エミッタ間が接続されると共にコレクタが前記第２
のAGC増幅器３におけるトランジスタQ2のエミッタに接
続されるNPN型トランジスタQ4とからなる。なお、抵抗R
1,R2、基準電圧源４、コンパレータ５、コンデンサＣは
第１図中と同様であり、第２のスイッチ回路SW2はNPN型
トランジスタQ5からなる。
ている。即ち、第１のAGC増幅器２は、VCC電源線とAGC
端子６との間に抵抗R3およびPNP型トランジスタQ1が直
列に接続されている。また、第２のAGC増幅器３は、VCC
電源線とAGC端子６との間に抵抗R4およびPNP型トランジ
スタQ2が直列に接続されている。そして、上記トランジ
スタQ1,Q2の各ベースにバイアス電圧VBが与えられると
共に入力信号が導かれる。第１のスイッチ回路SW1′
は、スイッチ制御信号が抵抗R5を介してベースに与えら
れ、エミッタが接地されたNPN型トランジスタQ3と、前
記VCC電源線と上記トランジスタQ3のコレクタとの間に
接続される電流源回路Ｉと、上記トランジスタQ3のコレ
クタ・エミッタ間に並列に接続されるダイオードＤと、
このダイオードＤのアノード・カソード間に並列にベー
ス・エミッタ間が接続されると共にコレクタが前記第２
のAGC増幅器３におけるトランジスタQ2のエミッタに接
続されるNPN型トランジスタQ4とからなる。なお、抵抗R
1,R2、基準電圧源４、コンパレータ５、コンデンサＣは
第１図中と同様であり、第２のスイッチ回路SW2はNPN型
トランジスタQ5からなる。
上記回路において、サーチ期間終了後にはスイッチ制
御信号がロウレベルであり、トランジスタQ3,Q5は共に
オフであり、トランジスタQ4は電流源回路Ｉからベース
電流が与えられてオンになっているので、第２のAGC増
幅器３は非動作状態になっている。このとき、時定数回
路は抵抗R1とコンデンサＣとからなり、第１のAGC増幅
器２から電流が与えられる。サーチ期間にはスイッチ制
御信号がハイレベルであり、トランジスタQ3,Q5は共に
オンであり、トランジスタQ4はベース電流が与えられず
にオフになっているので、第２のAGC増幅器３は動作状
態になっている。このとき、時定数回路は抵抗R1,R2お
よびコンデンサＣからなり、２個のAGC増幅器2,3から電
流が与えられる。
御信号がロウレベルであり、トランジスタQ3,Q5は共に
オフであり、トランジスタQ4は電流源回路Ｉからベース
電流が与えられてオンになっているので、第２のAGC増
幅器３は非動作状態になっている。このとき、時定数回
路は抵抗R1とコンデンサＣとからなり、第１のAGC増幅
器２から電流が与えられる。サーチ期間にはスイッチ制
御信号がハイレベルであり、トランジスタQ3,Q5は共に
オンであり、トランジスタQ4はベース電流が与えられず
にオフになっているので、第２のAGC増幅器３は動作状
態になっている。このとき、時定数回路は抵抗R1,R2お
よびコンデンサＣからなり、２個のAGC増幅器2,3から電
流が与えられる。
［発明の効果］ 上述したように本発明のAGC時定数切換回路によれ
ば、集積回路内に時定数切換手段を設けたので、外付け
部品が少なくなり、実装に際して簡単になり、コスト面
および占有スペースの面で有利になる。
ば、集積回路内に時定数切換手段を設けたので、外付け
部品が少なくなり、実装に際して簡単になり、コスト面
および占有スペースの面で有利になる。
第１図は本発明のAMチューナ用AGC時定数切換回路の一
実施例を示す構成説明図、第２図は同じく他の実施例を
示す構成説明図、第３図は第２図のAGC回路の一具体例
を示す回路図、第４図は従来のAMチューナ用AGC時定数
切換回路を示す構成説明図である。 １……集積回路、2,3……AGC増幅器、SW1,SW1′……第
１のスイッチ回路、SW2……第２のスイッチ回路、R1,R2
……抵抗、６……AGC端子、Ｃ……コンデンサ。
実施例を示す構成説明図、第２図は同じく他の実施例を
示す構成説明図、第３図は第２図のAGC回路の一具体例
を示す回路図、第４図は従来のAMチューナ用AGC時定数
切換回路を示す構成説明図である。 １……集積回路、2,3……AGC増幅器、SW1,SW1′……第
１のスイッチ回路、SW2……第２のスイッチ回路、R1,R2
……抵抗、６……AGC端子、Ｃ……コンデンサ。
Claims (1)
- 【請求項１】集積回路の内部に、入力を共通とする第１
のAGC増幅器および第２のAGC増幅器と、上記第１および
第２のAGC増幅器の出力端子間に接続されサーチ動作時
にオン状態になりサーチ動作の終了時にはオフ状態にな
るように制御される第１のトランジスタスイッチ回路
と、上記第１のAGC増幅器の出力端子と接地端との間に
接続された第１の抵抗と、一端が上記第１のAGC増幅器
の出力端子に接続された第２の抵抗と、上記第２の抵抗
の他端と接地端との間に接続されサーチ動作時にオン状
態になりサーチ動作の終了時にはオフ状態になるように
制御される第２のトランジスタスイッチ回路とを設け、
上記第１のAGC増幅器の出力端子をAGC用の外部端子に接
続し、集積回路の外部で上記外部端子と接地端との間に
コンデンサを接続し、上記第１の抵抗とコンデンサと
で、もしくは上記第１、第２の抵抗とコンデンサとで時
定数回路を構成するようにしたことを特徴とするAGC時
定数切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5134987A JP2610258B2 (ja) | 1987-03-06 | 1987-03-06 | Ａｇｃ時定数切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5134987A JP2610258B2 (ja) | 1987-03-06 | 1987-03-06 | Ａｇｃ時定数切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63217808A JPS63217808A (ja) | 1988-09-09 |
| JP2610258B2 true JP2610258B2 (ja) | 1997-05-14 |
Family
ID=12884448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5134987A Expired - Lifetime JP2610258B2 (ja) | 1987-03-06 | 1987-03-06 | Ａｇｃ時定数切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2610258B2 (ja) |
-
1987
- 1987-03-06 JP JP5134987A patent/JP2610258B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63217808A (ja) | 1988-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471665A (en) | Differential DC offset compensation circuit | |
| US5204645A (en) | Circuit configuration for range switching in tuners | |
| JPS6148310B2 (ja) | ||
| US4724405A (en) | Modulator | |
| US5760641A (en) | Controllable filter arrangement | |
| CA1095128A (en) | Integrated front end circuit for vhf receiver | |
| JP2610258B2 (ja) | Ａｇｃ時定数切換回路 | |
| US3555303A (en) | Frequency converter circuit | |
| US4633188A (en) | Mixer/amplifier circuit | |
| EP0291240A2 (en) | Semiconductor integrated circuit with reduced power consumption | |
| JPH0115169B2 (ja) | ||
| JPS5828776B2 (ja) | 出力制御回路 | |
| US5214399A (en) | Circuit configuration for range changing in tuners | |
| US4791325A (en) | Class B clamp circuit | |
| US5229731A (en) | Power amplifying circuit capable of switching amplification mode | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP3806617B2 (ja) | テレビジョンチューナ | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| JP3204270B2 (ja) | チューナ回路及びチューナ用ｉｃ | |
| US6903591B2 (en) | Phase shifter circuit | |
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JPS6123884Y2 (ja) | ||
| JP3185815B2 (ja) | 差動アンプ | |
| JPS5938756Y2 (ja) | 電圧切換回路 | |
| US5377012A (en) | Color signal processing circuit for a video cassette recorder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |