JPS59228431A - 位相同期回路の初期引込時間短縮方式 - Google Patents
位相同期回路の初期引込時間短縮方式Info
- Publication number
- JPS59228431A JPS59228431A JP58103161A JP10316183A JPS59228431A JP S59228431 A JPS59228431 A JP S59228431A JP 58103161 A JP58103161 A JP 58103161A JP 10316183 A JP10316183 A JP 10316183A JP S59228431 A JPS59228431 A JP S59228431A
- Authority
- JP
- Japan
- Prior art keywords
- time
- voltage
- locking
- vco
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000004904 shortening Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 11
- 235000009508 confectionery Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Filters And Equalizers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は位相同期回路（以下ＰＬＬ回路と称す）ｔこ係
りループフィルタの時定数が大きい場合でも電源投入時
、電圧制御発振器の制御電圧を引込み周波数範囲内とす
る初期引込時間を短く出来るＰＬＬ回路の初期引込時間
短縮方式に関する。
りループフィルタの時定数が大きい場合でも電源投入時
、電圧制御発振器の制御電圧を引込み周波数範囲内とす
る初期引込時間を短く出来るＰＬＬ回路の初期引込時間
短縮方式に関する。
（ｂ） 従来技術と問題点
第１図は従来例のＰＬＬ回路のブロック図、第２図は従
来例のループフィルタの回路図、第３図は従来例の電源
投入時の初期引込時間を示す特性図である。
来例のループフィルタの回路図、第３図は従来例の電源
投入時の初期引込時間を示す特性図である。
図中１は位相比較器、２はループフィルタ、３は電圧制
御発振器（以下ｖＣＯと称す）＝ Ｒｔ−Ｒｔは抵抗、
Ｃはコンデンサを示す。
御発振器（以下ｖＣＯと称す）＝ Ｒｔ−Ｒｔは抵抗、
Ｃはコンデンサを示す。
第１図に示すＰＬＬ回路のループフィルタ２にはラグリ
ードフィルタ等が用いられる。このラグリードフィルタ
は第２図に示す如く抵抗Ｒ，，Ｒ。
ードフィルタ等が用いられる。このラグリードフィルタ
は第２図に示す如く抵抗Ｒ，，Ｒ。
コンデンサＣにより構成されており、この時定数（Ｒ＋
＋Ｒｔ）・ＣはＰＬＬ回路の要求特性を満たすため大き
く選ばれる場合がある。この場合はＰＬＬ回路に電源を
投入した時、第１図のＶＣＯ３の制御電圧Ｖｃは、上記
時定数に従って第３図に示す如く除々に大きくなり時間
ｔ、後、ＰＬＬ回路の引込み周波数範囲の電圧Ｖ、に達
する。このように従来のＰＬＬ回路ではループフィルタ
２の時定数が大きい場合は、電諒投人後、引込み周波数
範囲の電圧■、に達する迄の初期引込時間ｔ、が長い欠
点がある。
＋Ｒｔ）・ＣはＰＬＬ回路の要求特性を満たすため大き
く選ばれる場合がある。この場合はＰＬＬ回路に電源を
投入した時、第１図のＶＣＯ３の制御電圧Ｖｃは、上記
時定数に従って第３図に示す如く除々に大きくなり時間
ｔ、後、ＰＬＬ回路の引込み周波数範囲の電圧Ｖ、に達
する。このように従来のＰＬＬ回路ではループフィルタ
２の時定数が大きい場合は、電諒投人後、引込み周波数
範囲の電圧■、に達する迄の初期引込時間ｔ、が長い欠
点がある。
（ｃ） 発明の目的
本発明の目的は上記の欠点に鑑み、ループフィルタの時
定数が大きい場合でも、電源投入時初期引込時間を短く
出来るＰＬＬ回路の初期引込時間短縮方式の提供にある
。
定数が大きい場合でも、電源投入時初期引込時間を短く
出来るＰＬＬ回路の初期引込時間短縮方式の提供にある
。
（ｄ） 発明の構成
本発明は上記の目的を達成するために、電源投入直後、
時定数の非常に短い回路よりｖｃｏの入力に、該ＶＣＯ
の引込み周波数範囲内の電圧を、多くとも該ｖｃｏの初
期引込時間より短い間印加し初期引込時間を短くするよ
うにしたことを特徴とする。
時定数の非常に短い回路よりｖｃｏの入力に、該ＶＣＯ
の引込み周波数範囲内の電圧を、多くとも該ｖｃｏの初
期引込時間より短い間印加し初期引込時間を短くするよ
うにしたことを特徴とする。
（ｅ） 発明の実施例
以下本発明の一実施例につき図に従って説明する。第４
図は本発明の実施例の電源投入時引込周波数範囲の電圧
を印加する回路図、第５図は第４図の回路を用いた場合
の初期引込時間の特性図である。
図は本発明の実施例の電源投入時引込周波数範囲の電圧
を印加する回路図、第５図は第４図の回路を用いた場合
の初期引込時間の特性図である。
第４図中第２図と同一機能のものは同一記号で示す。Ｒ
Ｌはリレー、ｒｔはリレーＲＬの接点、Ｒ８〜Ｒ６は抵
抗＋ＣＩはコンデンサを示す。
Ｌはリレー、ｒｔはリレーＲＬの接点、Ｒ８〜Ｒ６は抵
抗＋ＣＩはコンデンサを示す。
第４回置の回路は、第２図に示すラグリードフィルタの
コンデンサＣを利用し、電源投入時、非常に短時間に第
１図のＶＣＯ３の制御電圧■ｃを引込周波数範囲の電圧
にしている。即ち第４図（刊のリレーＲＬは電源投入時
は育ちには動作せず、接点ｒｔは実線例に接続されたま
まで、コンデンサＣを引込周波数範囲の中心の電圧Ｖ、
で充電する。
コンデンサＣを利用し、電源投入時、非常に短時間に第
１図のＶＣＯ３の制御電圧■ｃを引込周波数範囲の電圧
にしている。即ち第４図（刊のリレーＲＬは電源投入時
は育ちには動作せず、接点ｒｔは実線例に接続されたま
まで、コンデンサＣを引込周波数範囲の中心の電圧Ｖ、
で充電する。
この電圧ｖ３は電圧Ｖを抵抗Ｒ５−Ｒｅで分圧して求め
である。コンデンサＣが充電されコンデンサＣの両端の
電圧がＶ、になるのは抵抗Ｒ４とコンデンサＣとの時定
数で定まり抵抗Ｒ４を少さくしであるので非常に短時間
となる。この時間を第５図ではｔ、で示している。又第
４図０３）のリレーＲＩ。
である。コンデンサＣが充電されコンデンサＣの両端の
電圧がＶ、になるのは抵抗Ｒ４とコンデンサＣとの時定
数で定まり抵抗Ｒ４を少さくしであるので非常に短時間
となる。この時間を第５図ではｔ、で示している。又第
４図０３）のリレーＲＩ。
は、抵抗Ｒ３とコンデンサＣ１の時定数で定まる時間箱
５図ｔ、になると、動作し接点ｒｔは点線側になる。こ
の時間ｔ、は第５図に示す如く通常の場合の初期引込時
間ｔ、より短くしである。接点ｒｔが点線側になるとＰ
ＬＬ回路は直ちに周波数引込状態となり位相同期動作を
行う。従って初期引込時間を従来の時間１．からｔ、に
短縮出来ること３− Ｉこなる。
５図ｔ、になると、動作し接点ｒｔは点線側になる。こ
の時間ｔ、は第５図に示す如く通常の場合の初期引込時
間ｔ、より短くしである。接点ｒｔが点線側になるとＰ
ＬＬ回路は直ちに周波数引込状態となり位相同期動作を
行う。従って初期引込時間を従来の時間１．からｔ、に
短縮出来ること３− Ｉこなる。
（ｆ） 発明の効果
以上詳細に説明せる如く本発明によればループフィルタ
の時定数が大きい場合でも、電源投入時、短時間に■Ｃ
Ｏの制御電圧を引込み周波数範囲内とするので初期引込
時間を短く出来る効果がある。
の時定数が大きい場合でも、電源投入時、短時間に■Ｃ
Ｏの制御電圧を引込み周波数範囲内とするので初期引込
時間を短く出来る効果がある。
第１図は従来例の位相同期回路のブロック図、第２図は
従来例のループフィルタの回路図、第３図は従来例の電
源投入時の初期引込時間を示す特性図、第４図は本発明
の実施例の電源投入時引込周波数範囲の電圧を印加する
回路図、第５図は第４図の回路を用いた場合の初期引込
時間の特性図である。 図中１は位相比較器、２はループフィルタ、３は電圧制
御発振器、Ｒ１〜Ｒ・は抵抗、 Ｃ，Ｃ８はコンデンサ
、ＲＬはリレー、ｒｔはリレーＲＬの接点を示す。 ４− 寥 １ 日 菓 ２ 口 享３ 口 電 源 覗 ｇ−聞
従来例のループフィルタの回路図、第３図は従来例の電
源投入時の初期引込時間を示す特性図、第４図は本発明
の実施例の電源投入時引込周波数範囲の電圧を印加する
回路図、第５図は第４図の回路を用いた場合の初期引込
時間の特性図である。 図中１は位相比較器、２はループフィルタ、３は電圧制
御発振器、Ｒ１〜Ｒ・は抵抗、 Ｃ，Ｃ８はコンデンサ
、ＲＬはリレー、ｒｔはリレーＲＬの接点を示す。 ４− 寥 １ 日 菓 ２ 口 享３ 口 電 源 覗 ｇ−聞
Claims (1)
- 位相同期回路において、電源投入直後、時定数の非常に
短い回路より、電圧制御発振器の入力に該電圧制御発振
器の引込み周波数範囲内の電圧を、多くとも該電圧制御
発振器の初期引込時間より短い間印加することを特徴と
する位相同期回路の初期引込時間短縮方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103161A JPS59228431A (ja) | 1983-06-09 | 1983-06-09 | 位相同期回路の初期引込時間短縮方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103161A JPS59228431A (ja) | 1983-06-09 | 1983-06-09 | 位相同期回路の初期引込時間短縮方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59228431A true JPS59228431A (ja) | 1984-12-21 |
Family
ID=14346776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58103161A Pending JPS59228431A (ja) | 1983-06-09 | 1983-06-09 | 位相同期回路の初期引込時間短縮方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228431A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0418862A2 (en) * | 1989-09-19 | 1991-03-27 | Sanyo Electric Co., Ltd. | Frequency modulation circuit using VCO |
-
1983
- 1983-06-09 JP JP58103161A patent/JPS59228431A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0418862A2 (en) * | 1989-09-19 | 1991-03-27 | Sanyo Electric Co., Ltd. | Frequency modulation circuit using VCO |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6326111A (ja) | フイルタ回路の時定数自動調整回路 | |
| JPH06197014A (ja) | 位相同期回路 | |
| EP0376847B1 (en) | PLL synthesizer | |
| US3993958A (en) | Fast acquisition circuit for a phase locked loop | |
| US4809068A (en) | Clock signal generating circuit for television receiver | |
| JPS59228431A (ja) | 位相同期回路の初期引込時間短縮方式 | |
| US4389621A (en) | Phase locked loop stabilized against temperature and voltage variations | |
| JPS58107727A (ja) | 位相同期回路 | |
| JPH0786930A (ja) | 位相同期回路 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JPS623528A (ja) | Ｐｌｌ発振器 | |
| JPS5930349B2 (ja) | 同期はずれ検出回路 | |
| JPH04342313A (ja) | Ｐｌｌ回路 | |
| JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
| KR930005441Y1 (ko) | 위상동기회로 | |
| JPS6098728A (ja) | 位相制御ル−プ回路 | |
| JP2510130Y2 (ja) | Ｐｌｌ回路 | |
| JPS62286319A (ja) | 位相同期回路 | |
| JPS6326030A (ja) | Ｐｌｌ回路 | |
| JPS5915235B2 (ja) | 位相同期装置 | |
| JPH0865152A (ja) | 位相同期ループ回路 | |
| JPH06314971A (ja) | Ｐｌｌ回路のループフィルタ | |
| JPS5814629A (ja) | 位相同期回路 | |
| JPH07154248A (ja) | 周波数シンセサイザモジュール | |
| JPS6326031A (ja) | 時定数可変フイルタを有するｐｌｌ回路 |