JPS6098728A - 位相制御ル−プ回路 - Google Patents

位相制御ル−プ回路

Info

Publication number
JPS6098728A
JPS6098728A JP58207273A JP20727383A JPS6098728A JP S6098728 A JPS6098728 A JP S6098728A JP 58207273 A JP58207273 A JP 58207273A JP 20727383 A JP20727383 A JP 20727383A JP S6098728 A JPS6098728 A JP S6098728A
Authority
JP
Japan
Prior art keywords
phase
power
vco
circuit
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58207273A
Other languages
English (en)
Inventor
Yasuhiro Fujikura
藤倉　康裕
Takashi Wakabayashi
隆 若林
Tetsuo Murase
村勢　徹郎
Masaaki Iwasaki
岩崎　雅明
Masahiro Shinbashi
新橋　雅宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58207273A priority Critical patent/JPS6098728A/ja
Publication of JPS6098728A publication Critical patent/JPS6098728A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は電源投入時に直ぐ安定動作の可能な位相制御ル
ープ回路に関する。
（２）従来技術と問題点 位相制御ループ回路は入力信号周波数と容易に同期した
周波数を得ることができるため、電子・通信の分野で広
く使用されるようになった。
第１図に示す回路において、電圧制御発振器（以下本明
細書においてＶＣＯと略記する）の出力ＯＵＴが位相比
較回路ＰＤにおいて、人力周波数ＩＮと比較される。比
較の結果周波数差に応した出力信号が増幅器ＡＭＰにお
いて増幅され、ジッタを除去する低域フィルタここては
位相遅延フィルタＰＬＦを経て、ｖＣＯに印加される。
ＶＣＯへの制御は位相比較回路ＰＤの出力が零となるよ
うにするから、ＶＣＯの出力が人力周波数と同期して安
定状態となる。低域フィルタは図示するように抵抗Ｒ１
，Ｒ２とコンデンサ、Ｃを接続し′ζ構成される。時定
数Ｔ＋　＝　（Ｒ１＋Ｒ２）　ＣとＴ２　＝Ｒ２・　Ｃ が比較的大きいと、入力周波数の印加が開始される即ら
動作電源の投入のとき、安定状態に入るまで長時間を要
することになる。第２図に示すように、横軸にＶＣＯの
入力直流電圧Ｖを、紺軸にＶＣＯの発振周波数ｆを取る
と、電源投入のとき入力端子Ｖが零であるから、発振周
波数がｒｌとなっている。したがってＶＣＯの動作中心
周波数ｆＯとする直流電圧■０の状態になるまで、長時
間を要することになる。動作電源投入直後に正規動作を
させることの出来ない欠点があった。
（３）発明の目的 本発明の目的は前述の欠点を改善し、電源投入のときな
ど位相比較回路出力がないときも、直ぐ安定動作をする
位相制御ループ回路を提供することにある。
（４）発明の構成 前述の目的を達成するための本発明の構成は、入力信号
の位相と電圧制御発振器出力の位相とを比較する位相比
較回路と、該位相比較回路出力を低域フィルタを介して
前記電圧制御発振器に印加して構成される位相制御ルー
プ回路において、前記低域フィルタは直流電位源と接地
電位とを接続する素子を含めて構成され、前記位相比較
回路からの入力がないとき電圧制御発振器の定電動作電
圧が印加されることである。
（５）発明の実施例 第３図は本発明の一実施例の構成を示す図で、第１図と
同一符号は同様のものを示している。位相遅延フィルタ
ＰＬＦには、直流電源２Ｖｏと接続される抵抗２Ｒ２と
コンデンサＣ／２の直列接続回路と、接地電位と接続さ
れる同値の抵抗・コンデンサの直列接続回路が含まれる
。各直列接続回路の素子を前述の値としたため、位相比
較回路ＰＤの出力に対し遅延フィルタとなり、ＶＣＯの
交流的動作状況は第１図の場合と同様である。
しかし直流電源と接続された回路を杓するため、電源投
入時に位相比較回路ＰＤ・増１ｔｌｊ、を器ΔＭＰの出
力がないときも、電源重圧２　Ｖ　、、、の発生と同時
に過渡現象のため、ＶＣＯの入力に直流電位かり。
えられる。その値は２Ｖｏと零との間を２分割したＶｏ
であるから、ＶＣＯの動作周波数は初期変動なく直ぐ安
定化する。ＶＣＯの人力電位がＶ・−となる時間はフィ
ルタの時定数に関係がない。
（６）発明の効果 このようにして本発明によると、直ｌＪ！ｌ源と接続さ
れた素子を有するため、Ｖ　ＣＯは電源投入をしたとき
直ちに所定周波数を発振することができ、安定な位相制
御ループ回路を（Ａることができる。
なお、フィルタの特性を変更する必要が住したとき、従
来の構成では素子数が少なくて変更の自由度が小さかっ
たが、本発明によると比較的容易に特性改善などの変更
ができる。
【図面の簡単な説明】
第１図は従来の位相制御ループ回路の構成を示す図、 第２図は第１図中ＶＣＯの動作を説明するための図、 第３図は本発明の一実施例の構成を示す図である。 ｖｃｏ−一電圧制御発振器 ＰＤ−一位相比較回路 ＰＬＦ−−位相遅延フィルタ 特許出願人　富士通株式会社 代理人　弁理士　鈴木栄祐

Claims (1)

    【特許請求の範囲】
  1. 入力信号の位相と電圧制御発振器出力の位相とを比較す
    る位相比較回路と、該位相比較回路出力を低域フィルタ
    を介して前記電圧制御発振器に印加して構成される位相
    制御ループ回路において、前記低域フィルタは直流電位
    源と接地電位とを接続する素子を含めて構成され、前記
    位相比較回路からの人力がないとき電圧制御発振器の定
    當動作電圧が印加されることを特徴とする位相側７ａｌ
    ｌループ回路。
JP58207273A 1983-11-04 1983-11-04 位相制御ル−プ回路 Pending JPS6098728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58207273A JPS6098728A (ja) 1983-11-04 1983-11-04 位相制御ル−プ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58207273A JPS6098728A (ja) 1983-11-04 1983-11-04 位相制御ル−プ回路

Publications (1)

Publication Number Publication Date
JPS6098728A true JPS6098728A (ja) 1985-06-01

Family

ID=16537062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58207273A Pending JPS6098728A (ja) 1983-11-04 1983-11-04 位相制御ル−プ回路

Country Status (1)

Country Link
JP (1) JPS6098728A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133730A (ja) * 1986-11-26 1988-06-06 Canon Inc 通信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133730A (ja) * 1986-11-26 1988-06-06 Canon Inc 通信装置

Similar Documents

Publication Publication Date Title
EP0079446B1 (en) Phase-locked circuits
JPS61258529A (ja) 周波数シンセサイザ
US5994967A (en) Oscillator circuit employing frequency-locked loop feedback topology
KR100906302B1 (ko) 전하 펌프, 이를 포함하는 클록 복구 회로 및 수신기
JPH01157612A (ja) 電圧制御発振回路
JPS6098728A (ja) 位相制御ル−プ回路
US3500226A (en) Apparatus for reducing the static offset in a phase-locked oscillator
JP2644890B2 (ja) 位相同期回路
JPS58107727A (ja) 位相同期回路
JP3712141B2 (ja) 位相同期ループ装置
JP2536018B2 (ja) 周波数シンセサイザ回路
JPS62286319A (ja) 位相同期回路
JP3008938B1 (ja) Ｐｌｌ回路
JP2860177B2 (ja) 位相同期回路
JP2924296B2 (ja) 内部クロック発生回路
JPS623528A (ja) Ｐｌｌ発振器
JPH07288468A (ja) フィードフォワード制御型位相同期回路
JP2927801B2 (ja) Ｐｌｌ回路
JPH03242017A (ja) 高速・安定化電圧制御型発振回路
JP2976630B2 (ja) 周波数シンセサイザ
JPS58215B2 (ja) タイミング抽出用ｐｌｌ回路
JPS63316929A (ja) Ｐｌｌ回路のフリ−ラン周波数調整回路
JPH10322202A (ja) Ｐｌｌ回路
JPS59228431A (ja) 位相同期回路の初期引込時間短縮方式
JPH0244918A (ja) Ｐｌｌ発振器