JP2644890B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2644890B2 JP2644890B2 JP1127232A JP12723289A JP2644890B2 JP 2644890 B2 JP2644890 B2 JP 2644890B2 JP 1127232 A JP1127232 A JP 1127232A JP 12723289 A JP12723289 A JP 12723289A JP 2644890 B2 JP2644890 B2 JP 2644890B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- output
- detection circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は入力信号の位相と発振回路の出力信号の位
相とを位相同期（以下、ロックとする）させる位相同期
回路のロック特性に関するものである。
相とを位相同期（以下、ロックとする）させる位相同期
回路のロック特性に関するものである。
第３図は、従来の位相同期回路の構成を示すブロック
図である。外部から入力端子11に入力された入力信号
と、電圧制御発振回路（以下VCO）とする）１からフィ
ードバックされた出力信号とが位相比較器２に入力され
る。位相比較器２は、この２つの信号の位相差を検出
し、位相差に応じた誤差電圧を出力する。
図である。外部から入力端子11に入力された入力信号
と、電圧制御発振回路（以下VCO）とする）１からフィ
ードバックされた出力信号とが位相比較器２に入力され
る。位相比較器２は、この２つの信号の位相差を検出
し、位相差に応じた誤差電圧を出力する。
誤差電圧は直流増幅器３に入力され増幅された後、低
域濾波器（以下LPFとする）４に入力される。LPF4は誤
差電圧の高周波成分を除去した後、誤差電圧を制御電圧
VRとしてVCO1に与える。VCO1の出力は出力信号として出
力端子12に与えられる。
域濾波器（以下LPFとする）４に入力される。LPF4は誤
差電圧の高周波成分を除去した後、誤差電圧を制御電圧
VRとしてVCO1に与える。VCO1の出力は出力信号として出
力端子12に与えられる。
VCO1,位相比較器2,直流増幅器３およびLPF4は、位相
同期ループを構成しており、入力端子11の入力信号と出
力端子12の出力信号とを位相同期させる。
同期ループを構成しており、入力端子11の入力信号と出
力端子12の出力信号とを位相同期させる。
第４図は第３図のVCO1内の同調回路の構成の一例を示
す回路図であり、第５図は第４図に示す同調回路を用い
たVCOの電圧−周波数変換特性を示すグラフである。
す回路図であり、第５図は第４図に示す同調回路を用い
たVCOの電圧−周波数変換特性を示すグラフである。
第４図において、制御電圧VRが抵抗Ｒを介して、可変
容量ダイオードＤのカソードに、またリアクタンス素子
であるキャパシタC,インダクタンスＬの直列接続に与え
られる。可変容量ダイオードＤのアノードおよびリアク
タンスＬの一端は接地されている。可変容量ダイオード
Ｄのカソードから出力OUTが取り出され、図示しない後
段の回路に与えられる。
容量ダイオードＤのカソードに、またリアクタンス素子
であるキャパシタC,インダクタンスＬの直列接続に与え
られる。可変容量ダイオードＤのアノードおよびリアク
タンスＬの一端は接地されている。可変容量ダイオード
Ｄのカソードから出力OUTが取り出され、図示しない後
段の回路に与えられる。
このような同調回路においては、可変容量ダイオード
Ｄの電圧−容量特性が非線形であるため、電圧−同調周
波数特性も非線形になる。そのため、この同調回路を用
いたVCOの電圧−周波数変換特性も第５図に示すように
非線形になる。なお、第５図において、入力される制御
電圧VRの範囲は、発振回路の電源電圧などによって決定
される最小電圧Vminと最大電圧Vmaxとの間になる。また
最小電圧Vmin,最大電圧Vmaxのそれぞれに対応して、発
振周波数fmin,fmaxが与えられる。また、自走発振周波
数faと対応する電圧Vaも第５図に示される。
Ｄの電圧−容量特性が非線形であるため、電圧−同調周
波数特性も非線形になる。そのため、この同調回路を用
いたVCOの電圧−周波数変換特性も第５図に示すように
非線形になる。なお、第５図において、入力される制御
電圧VRの範囲は、発振回路の電源電圧などによって決定
される最小電圧Vminと最大電圧Vmaxとの間になる。また
最小電圧Vmin,最大電圧Vmaxのそれぞれに対応して、発
振周波数fmin,fmaxが与えられる。また、自走発振周波
数faと対応する電圧Vaも第５図に示される。
第３図に示す位相同期回路において、入力信号の振幅
レベルが所定レベル以下になると、位相比較器２の出力
が不正確となり、ロックはずれを起こす。この時にVCO1
に与えられる制御電圧VRは、第５図に示すように、特定
できない電圧Vbとなる。
レベルが所定レベル以下になると、位相比較器２の出力
が不正確となり、ロックはずれを起こす。この時にVCO1
に与えられる制御電圧VRは、第５図に示すように、特定
できない電圧Vbとなる。
つまり、第５図に示すように、入力信号の振幅レベル
が小さくなり、ロックはずれを起こすと、制御電圧VRと
して電圧Vbが与えられ、対応する発振周波数fbが設定さ
れる。このような状態においては、グラフの非線形特性
からわかるように、周波数差fmax−fbと周波数差fb−f
minとは一般に等しくならない。そのため、再度ロック
状態に引き込む際に、与えられる制御電圧VRが比較的高
く発振周波数fmax側から引き込む上側のロック範囲と、
与えられる制御電圧VRが比較的低く発振周波数fmin側か
ら引き込む下側のロック範囲の広さが異なってしまう。
また、上側および下側のどちらの方向からロックさせる
かに応じてロック特性が大きく異なってしまう。
が小さくなり、ロックはずれを起こすと、制御電圧VRと
して電圧Vbが与えられ、対応する発振周波数fbが設定さ
れる。このような状態においては、グラフの非線形特性
からわかるように、周波数差fmax−fbと周波数差fb−f
minとは一般に等しくならない。そのため、再度ロック
状態に引き込む際に、与えられる制御電圧VRが比較的高
く発振周波数fmax側から引き込む上側のロック範囲と、
与えられる制御電圧VRが比較的低く発振周波数fmin側か
ら引き込む下側のロック範囲の広さが異なってしまう。
また、上側および下側のどちらの方向からロックさせる
かに応じてロック特性が大きく異なってしまう。
さらに、入力信号の振幅レベルの変動が大きく、ロッ
ク限界付近で上下する場合には、制御電圧VRも不安定と
なり、電圧Vbを含む広い範囲で変動してしまう。そのた
め、ロックはずれからの再引き込みに要する時間が非常
に長くなる場合がある。
ク限界付近で上下する場合には、制御電圧VRも不安定と
なり、電圧Vbを含む広い範囲で変動してしまう。そのた
め、ロックはずれからの再引き込みに要する時間が非常
に長くなる場合がある。
従来の位相同期回路は以上のように構成されているの
で、例えば入力信号の振幅レベルが小さくロック外れを
起こした場合において、再引き込みのロック範囲および
特性が上側と下側とで異なるという問題点があった。
で、例えば入力信号の振幅レベルが小さくロック外れを
起こした場合において、再引き込みのロック範囲および
特性が上側と下側とで異なるという問題点があった。
また入力信号の振幅レベルの変動が大きくロック限界
付近で上下する場合などには、ロックはずれからの再引
き込みに要する時間が長くなるという問題点もあった。
付近で上下する場合などには、ロックはずれからの再引
き込みに要する時間が長くなるという問題点もあった。
この発明は上記のような問題点を解消するためになさ
れたもので、再引き込みのロック範囲および再引き込み
特性を上側と下側とで同様にし、ロック外れからの再引
き込み時間を短縮した位相同期回路を得ることを目的と
する。
れたもので、再引き込みのロック範囲および再引き込み
特性を上側と下側とで同様にし、ロック外れからの再引
き込み時間を短縮した位相同期回路を得ることを目的と
する。
請求項１の位相同期回路は、制御電圧を受け、この制
御電圧に基づいた周波数の出力信号を出力する電圧制御
発振器と、前記電圧制御発振器からの出力信号に基づい
た入力信号との位相差に応じた出力を発生する位相比較
器と、前記電圧制御発振器の自走発振周波数に対応した
電圧を発生する電圧源と、前記位相比較器に入力される
前記入力信号の振幅レベルが所定レベル以上であるか否
かを示す信号を出力する検波回路と、前記検波回路から
の出力信号を受け、前記検波回路からの出力信号が前記
入力信号の振幅レベルが所定レベル以上であることを示
すときには前記位相比較器からの出力に応じた電圧を前
記制御電圧として前記電圧制御発振器に与え、前記検波
回路からの出力信号が前記入力信号の振幅レベルが所定
レベル未満であることを示すときには前記電圧源からの
電圧を前記制御電圧として前記電圧制御発振器に与える
スイッチ回路とを備え、前記電圧源は電圧値を変更でき
る可変電圧源であり、前記検波回路はテスト状態を示す
テスト信号が印加されるテスト状態設定端子を有し、こ
のテスト状態設定端子に前記テスト信号が印加されると
前記入力信号の振幅レベルが所定レベル未満であること
を示す信号を出力するものであることを特徴とする。
御電圧に基づいた周波数の出力信号を出力する電圧制御
発振器と、前記電圧制御発振器からの出力信号に基づい
た入力信号との位相差に応じた出力を発生する位相比較
器と、前記電圧制御発振器の自走発振周波数に対応した
電圧を発生する電圧源と、前記位相比較器に入力される
前記入力信号の振幅レベルが所定レベル以上であるか否
かを示す信号を出力する検波回路と、前記検波回路から
の出力信号を受け、前記検波回路からの出力信号が前記
入力信号の振幅レベルが所定レベル以上であることを示
すときには前記位相比較器からの出力に応じた電圧を前
記制御電圧として前記電圧制御発振器に与え、前記検波
回路からの出力信号が前記入力信号の振幅レベルが所定
レベル未満であることを示すときには前記電圧源からの
電圧を前記制御電圧として前記電圧制御発振器に与える
スイッチ回路とを備え、前記電圧源は電圧値を変更でき
る可変電圧源であり、前記検波回路はテスト状態を示す
テスト信号が印加されるテスト状態設定端子を有し、こ
のテスト状態設定端子に前記テスト信号が印加されると
前記入力信号の振幅レベルが所定レベル未満であること
を示す信号を出力するものであることを特徴とする。
請求項２の位相同期回路は、制御電圧を受け、この制
御電圧に基づいた周波数の出力信号を出力する電圧制御
発振器と、前記電圧制御発振器からの出力信号に基づい
た入力信号との位相差に応じた出力を発生する位相比較
器と、比較電圧を発生する電圧源と、前記位相比較器に
入力される前記入力信号の振幅レベルが所定レベル以上
であるか否かを示す信号を出力する検波回路と、非反転
入力端子と前記電圧源からの比較電圧を受ける反転入力
端子とを有する差動入力形式で、前記非反転入力端子と
前記反転入力端子とに差動入力された値に応じて前記電
圧制御発振器の前記制御電圧を出力する出力端子とを有
する増幅回路と、前記検波回路からの出力信号を受け、
前記検波回路からの出力信号が前記入力信号の振幅レベ
ルが所定レベル以上であることを示すときには前記増幅
回路の非反転入力端子に前記位相比較器からの出力に応
じた電圧を与え、前記検波回路からの出力信号が前記入
力信号の振幅レベルが所定レベル未満であることを示す
ときには前記非反転入力端子と前記反転入力端子とを接
続するスイッチ回路とを、備えたものである。
御電圧に基づいた周波数の出力信号を出力する電圧制御
発振器と、前記電圧制御発振器からの出力信号に基づい
た入力信号との位相差に応じた出力を発生する位相比較
器と、比較電圧を発生する電圧源と、前記位相比較器に
入力される前記入力信号の振幅レベルが所定レベル以上
であるか否かを示す信号を出力する検波回路と、非反転
入力端子と前記電圧源からの比較電圧を受ける反転入力
端子とを有する差動入力形式で、前記非反転入力端子と
前記反転入力端子とに差動入力された値に応じて前記電
圧制御発振器の前記制御電圧を出力する出力端子とを有
する増幅回路と、前記検波回路からの出力信号を受け、
前記検波回路からの出力信号が前記入力信号の振幅レベ
ルが所定レベル以上であることを示すときには前記増幅
回路の非反転入力端子に前記位相比較器からの出力に応
じた電圧を与え、前記検波回路からの出力信号が前記入
力信号の振幅レベルが所定レベル未満であることを示す
ときには前記非反転入力端子と前記反転入力端子とを接
続するスイッチ回路とを、備えたものである。
請求項３の位相同期回路は、請求項２記載の位相同期
回路において、前記電圧源を電圧値を変更できる可変電
圧源とし、前記検波回路を、テスト状態を示すテスト信
号が印加されるテスト状態設定端子に有し、このテスト
状態設定端子に前記テスト信号が印加されると前記入力
信号の振幅レベルが所定レベル未満であることを示す信
号を出力するものとしたものである。
回路において、前記電圧源を電圧値を変更できる可変電
圧源とし、前記検波回路を、テスト状態を示すテスト信
号が印加されるテスト状態設定端子に有し、このテスト
状態設定端子に前記テスト信号が印加されると前記入力
信号の振幅レベルが所定レベル未満であることを示す信
号を出力するものとしたものである。
この発明における検波回路は、入力信号の振幅レベル
を検出し、振幅レベルが所定レベル以上の時には、スイ
ッチ回路は位相比較器からの出力に応じた電圧を電圧制
御発振器にその制御電圧として与える一方、振幅レベル
が所定レベル未満であることを示すときには、スイッチ
回路は、電圧制御発振器の自走発振周波数に対応した電
圧を電圧制御発振器にその制御電圧として与える。
を検出し、振幅レベルが所定レベル以上の時には、スイ
ッチ回路は位相比較器からの出力に応じた電圧を電圧制
御発振器にその制御電圧として与える一方、振幅レベル
が所定レベル未満であることを示すときには、スイッチ
回路は、電圧制御発振器の自走発振周波数に対応した電
圧を電圧制御発振器にその制御電圧として与える。
以下、この発明の一実施例を図において説明する。第
１図はこの発明の一実施例による位相同期回路の構成を
示すブロック図である。
１図はこの発明の一実施例による位相同期回路の構成を
示すブロック図である。
図において、入力端子11に入力された入力信号は位相
比較器２と検波回路６とに入力される。検波回路６は入
力信号の振幅レベルを検出し、そのレベルに応じた制御
信号をLPF4とVCO1との間に設けられたスイッチ７に与え
る。スイッチ７は振幅レベルが所定レベル以上であれ
ば、LPF4とVCO1とを接続し、振幅レベルが所定レベル以
下であれば、可変電圧源５とVCO1とを接続するように制
御される。また、検波回路６には可変電圧源５を調整す
る際に用いるテスト状態設定端子13が設けられる。その
他の構成は前述した第３図に示す従来の位相同期回路と
同様である。
比較器２と検波回路６とに入力される。検波回路６は入
力信号の振幅レベルを検出し、そのレベルに応じた制御
信号をLPF4とVCO1との間に設けられたスイッチ７に与え
る。スイッチ７は振幅レベルが所定レベル以上であれ
ば、LPF4とVCO1とを接続し、振幅レベルが所定レベル以
下であれば、可変電圧源５とVCO1とを接続するように制
御される。また、検波回路６には可変電圧源５を調整す
る際に用いるテスト状態設定端子13が設けられる。その
他の構成は前述した第３図に示す従来の位相同期回路と
同様である。
次に動作について説明する。まず通常動作に先立って
以下に示すように可変電圧源５の調整を行い、前述した
第５図に示すVCO1の自走発振周波数faを設定する。ま
ず、入力端子11の入力信号の振幅レベルを減少させる
か、または、テスト状態設定端子13にテスト状態を示す
信号を印加することにより、スイッチ７を強制的に可変
電圧源５側に切り換える。この状態で、VCO1の出力の周
波数を計数しながら、可変電圧源５を調整し、VCO1が自
走発振周波数faで発振する電圧Vaに設定しておく。な
お、テスト状態設定端子13を用いた方が、自走発振周波
数faの設定が容易に行える。
以下に示すように可変電圧源５の調整を行い、前述した
第５図に示すVCO1の自走発振周波数faを設定する。ま
ず、入力端子11の入力信号の振幅レベルを減少させる
か、または、テスト状態設定端子13にテスト状態を示す
信号を印加することにより、スイッチ７を強制的に可変
電圧源５側に切り換える。この状態で、VCO1の出力の周
波数を計数しながら、可変電圧源５を調整し、VCO1が自
走発振周波数faで発振する電圧Vaに設定しておく。な
お、テスト状態設定端子13を用いた方が、自走発振周波
数faの設定が容易に行える。
次に通常動作について説明する。入力信号の振幅レベ
ルが所定レベル以上であれば、スイッチ７はLPF4側を選
択し、前述した第３図に示す従来の位相同期回路と同様
の動作となる。
ルが所定レベル以上であれば、スイッチ７はLPF4側を選
択し、前述した第３図に示す従来の位相同期回路と同様
の動作となる。
入力信号の振幅レベルが所定レベル未満になると、検
波回路６の作用によってスイッチ７は可変電圧源５側を
選択する。そのため、位相比較器２からの不正確な制御
電圧のかわりに電圧VaがVCO1に与えられる。この期間に
おいては、第５図に示すように、VCO1は自走発振周波数
faで発振する。そのため、このロックはずれの期間にお
いては、周波数fmax−faと周波数差fa−fminとがほぼ等
しくなっており、再度ロック状態への引き込みを行うに
際して、上側のロック範囲と下側のロック範囲とがほぼ
等しくなっている。また、上側からの再引き込み特性と
下側からの再引き込み特性とがほぼ同様の特性となる。
波回路６の作用によってスイッチ７は可変電圧源５側を
選択する。そのため、位相比較器２からの不正確な制御
電圧のかわりに電圧VaがVCO1に与えられる。この期間に
おいては、第５図に示すように、VCO1は自走発振周波数
faで発振する。そのため、このロックはずれの期間にお
いては、周波数fmax−faと周波数差fa−fminとがほぼ等
しくなっており、再度ロック状態への引き込みを行うに
際して、上側のロック範囲と下側のロック範囲とがほぼ
等しくなっている。また、上側からの再引き込み特性と
下側からの再引き込み特性とがほぼ同様の特性となる。
また入力信号の振幅レベルの変動が大きく、ロック限
界付近で上下する場合でも、ロックはずれの状態ではVC
O1は自走発振周波数faで発振しており、再引き込みに要
する時間が短くなる。
界付近で上下する場合でも、ロックはずれの状態ではVC
O1は自走発振周波数faで発振しており、再引き込みに要
する時間が短くなる。
以上のように、入力信号の振幅レベルが小さくロック
はずれが起きた時にはVCO1が自走発振周波数faで発振す
るように位相同期回路を構成したので、再引き込みのロ
ック範囲を上側と下側とでほぼ等しくすることができ、
またその特性もほぼ同様の特性とすることができる。
はずれが起きた時にはVCO1が自走発振周波数faで発振す
るように位相同期回路を構成したので、再引き込みのロ
ック範囲を上側と下側とでほぼ等しくすることができ、
またその特性もほぼ同様の特性とすることができる。
さらに入力信号の振幅レベルが不安定な場合において
も再引き込みに要する時間を短くすることができる。
も再引き込みに要する時間を短くすることができる。
第２図はこの発明の他の実施例による位相同期回路の
構成を示すブロック図である。スイッチ７とVCO1との間
に、直流増幅器８が設けられている。スイッチ７の共通
端子が直流増幅器８の正入力端子に、可変電圧源５の正
電位側端子が直流増幅器８の負入力端子に接続される。
スイッチ７と直流増幅器８はスイッチ回路7aを構成して
いる。その他の構成は前述した第１図に示す位相同期回
路と同様である。
構成を示すブロック図である。スイッチ７とVCO1との間
に、直流増幅器８が設けられている。スイッチ７の共通
端子が直流増幅器８の正入力端子に、可変電圧源５の正
電位側端子が直流増幅器８の負入力端子に接続される。
スイッチ７と直流増幅器８はスイッチ回路7aを構成して
いる。その他の構成は前述した第１図に示す位相同期回
路と同様である。
位相同期回路の一部または全体を集積回路化した場合
に、集積回路内部の直流増幅器３の増幅度が固定とな
り、かつ充分でないことがある。そのような場合には、
集積回路外部に第２図に示すような直流増幅器８を追加
する。
に、集積回路内部の直流増幅器３の増幅度が固定とな
り、かつ充分でないことがある。そのような場合には、
集積回路外部に第２図に示すような直流増幅器８を追加
する。
次に動作について説明する。入力信号の振幅レベルが
所定レベル以上の時には、検波回路６はスイッチ７を切
換えてLPF4と直流増幅器８の正入力端子とを接続状態に
する。LPF4の出力は、可変電圧源５の電圧付近で変動す
る。直流増幅器８は差動入力形式となっており、第２図
の位相同期回路においてはVCO1に対して0V付近の出力を
制御電圧として与える。なお、この例においてはVCO1は
0Vの制御電圧を与えられると自走発振するように構成さ
れている。
所定レベル以上の時には、検波回路６はスイッチ７を切
換えてLPF4と直流増幅器８の正入力端子とを接続状態に
する。LPF4の出力は、可変電圧源５の電圧付近で変動す
る。直流増幅器８は差動入力形式となっており、第２図
の位相同期回路においてはVCO1に対して0V付近の出力を
制御電圧として与える。なお、この例においてはVCO1は
0Vの制御電圧を与えられると自走発振するように構成さ
れている。
入力信号の振幅レベルが所定レベル未満になると、検
波回路６はスイッチ７を切り換えて直流増幅器８の正お
よび負入力端子のそれぞれに可変電圧源５を接続する。
直流増幅器８の出力は0Vとなり、VCO1はその自走発振周
波数で発振する。このように、スイッチ７と直流増幅器
８とで構成されるスイッチ回路7aによって、ロックはず
れが起きた時には、VCO1が自走発振周波数で発振するよ
うな制御電圧が与えられる。
波回路６はスイッチ７を切り換えて直流増幅器８の正お
よび負入力端子のそれぞれに可変電圧源５を接続する。
直流増幅器８の出力は0Vとなり、VCO1はその自走発振周
波数で発振する。このように、スイッチ７と直流増幅器
８とで構成されるスイッチ回路7aによって、ロックはず
れが起きた時には、VCO1が自走発振周波数で発振するよ
うな制御電圧が与えられる。
以上のように第２図に示す位相同期回路においても、
検波回路６およびスイッチ回路7aを設けて入力信号の振
幅レベルに応じてVCO1に与える制御電圧を切り換え、第
１図に示す位相同期回路と同様にロックはずれが起きた
時にはVCO1が自走発振周波数で発振するように位相同期
回路を構成したので、再引き込みのロック範囲を上側と
下側とでほぼ等しくすることができ、またその特性もほ
ぼ同様の特性とすることができる。
検波回路６およびスイッチ回路7aを設けて入力信号の振
幅レベルに応じてVCO1に与える制御電圧を切り換え、第
１図に示す位相同期回路と同様にロックはずれが起きた
時にはVCO1が自走発振周波数で発振するように位相同期
回路を構成したので、再引き込みのロック範囲を上側と
下側とでほぼ等しくすることができ、またその特性もほ
ぼ同様の特性とすることができる。
さらに入力信号の振幅レベルが不安定な場合において
も再引き込みに要する時間を短くすることができる。
も再引き込みに要する時間を短くすることができる。
請求項１ないし３記載の各発明によれば、検波回路
は、入力信号の振幅レベルを検出し、振幅レベルが所定
レベル以上の時には、位相比較器からの出力に応じた電
圧が電圧制御発振器の制御電圧となる一方、振幅レベル
が所定レベル未満のときには、自走発振周波数に対応し
た電圧が上記制御電圧となる。
は、入力信号の振幅レベルを検出し、振幅レベルが所定
レベル以上の時には、位相比較器からの出力に応じた電
圧が電圧制御発振器の制御電圧となる一方、振幅レベル
が所定レベル未満のときには、自走発振周波数に対応し
た電圧が上記制御電圧となる。
そのため、再引き込みのロック範囲および再引き込み
特性を上側と下側とで同様にし、ロック外れからの再引
き込み時間を短縮した位相同期回路を得ることができ
る。
特性を上側と下側とで同様にし、ロック外れからの再引
き込み時間を短縮した位相同期回路を得ることができ
る。
第１図はこの発明の一実施例による位相同期回路の構成
を示すブロック図、第２図はこの発明の他の実施例によ
る位相同期回路の構成を示すブロック図、第３図は従来
の位相同期回路の構成を示すブロック図、第４図は第３
図に示す位相同期回路の同調回路の回路図、第５図は第
３図に示す位相同期回路の特性を示すグラフである。 図において、１は電圧制御発振回路、２は位相比較器、
４は低域濾波器、５は可変電圧源、６は検波回路、７は
スイッチ、7aはスイッチ回路、８は直流増幅器、11は入
力端子、12は出力端子である。 なお、各図中同一符号は同一または相当部分を示す。
を示すブロック図、第２図はこの発明の他の実施例によ
る位相同期回路の構成を示すブロック図、第３図は従来
の位相同期回路の構成を示すブロック図、第４図は第３
図に示す位相同期回路の同調回路の回路図、第５図は第
３図に示す位相同期回路の特性を示すグラフである。 図において、１は電圧制御発振回路、２は位相比較器、
４は低域濾波器、５は可変電圧源、６は検波回路、７は
スイッチ、7aはスイッチ回路、８は直流増幅器、11は入
力端子、12は出力端子である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】制御電圧を受け、この制御電圧に基づいた
周波数の出力信号を出力する電圧制御発振器と、 前記電圧制御発振器からの出力信号に基づいた入力信号
との位相差に応じた出力を発生する位相比較器と、 前記電圧制御発振器の自走発振周波数に対応した電圧を
発生する電圧源と、 前記位相比較器に入力される前記入力信号の振幅レベル
が所定レベル以上であるか否かを示す信号を出力する検
波回路と、 前記検波回路からの出力信号を受け、前記検波回路から
の出力信号が前記入力信号の振幅レベルが所定レベル以
上であることを示すときには前記位相比較器からの出力
に応じた電圧を前記制御電圧として前記電圧制御発振器
に与え、前記検波回路からの出力信号が前記入力信号の
振幅レベルが所定レベル未満であることを示すときには
前記電圧源からの電圧を前記制御電圧として前記電圧制
御発振器に与えるスイッチ回路とを備え、 前記電圧源は電圧値を変更できる可変電圧源であり、 前記検波回路はテスト状態を示すテスト信号が印加され
るテスト状態設定端子を有し、このテスト状態設定端子
に前記テスト信号が印加されると前記入力信号の振幅レ
ベルが所定レベル未満であることを示す信号を出力する
ものであることを特徴とする、位相同期回路。 - 【請求項２】制御電圧を受け、この制御電圧に基づいた
周波数の出力信号を出力する電圧制御発振器と、 前記電圧制御発振器からの出力信号に基づいた入力信号
との位相差に応じた出力を発生する位相比較器と、 比較電圧を発生する電圧源と、 前記位相比較器に入力される前記入力信号の振幅レベル
が所定レベル以上であるか否かを示す信号を出力する検
波回路と、 非反転入力端子と前記電圧源からの比較電圧を受ける反
転入力端子とを有する差動入力形式で、前記非反転入力
端子と前記反転入力端子とに差動入力された値に応じて
前記電圧制御発振器の前記制御電圧を出力する出力端子
とを有する増幅回路と、 前記検波回路からの出力信号を受け、前記検波回路から
の出力信号が前記入力信号の振幅レベルが所定レベル以
上であることを示すときには前記増幅回路の非反転入力
端子に前記位相比較器からの出力に応じた電圧を与え、
前記検波回路からの出力信号が前記入力信号の振幅レベ
ルが所定レベル未満であることを示すときには前記非反
転入力端子と前記反転入力端子とを接続するスイッチ回
路とを、備えた位相同期回路。 - 【請求項３】請求項２記載の位相同期回路において、 前記電圧源は電圧値を変更できる可変電圧源であり、 前記検波回路はテスト状態を示すテスト信号が印加され
るテスト状態設定端子を有し、このテスト状態設定端子
に前記テスト信号が印加されると前記入力信号の振幅レ
ベルが所定レベル未満であることを示す信号を出力する
ものであることを特徴とする、位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127232A JP2644890B2 (ja) | 1989-05-18 | 1989-05-18 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127232A JP2644890B2 (ja) | 1989-05-18 | 1989-05-18 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02305024A JPH02305024A (ja) | 1990-12-18 |
| JP2644890B2 true JP2644890B2 (ja) | 1997-08-25 |
Family
ID=14954996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127232A Expired - Lifetime JP2644890B2 (ja) | 1989-05-18 | 1989-05-18 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644890B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4625494B2 (ja) * | 2007-12-25 | 2011-02-02 | 日本電波工業株式会社 | 発振周波数制御回路 |
| JP5521282B2 (ja) * | 2008-05-01 | 2014-06-11 | 富士通株式会社 | 位相比較器、位相同期回路及び位相比較制御方法 |
| JP5145398B2 (ja) * | 2010-11-05 | 2013-02-13 | 日本電波工業株式会社 | 発振周波数制御回路 |
| JP2015154394A (ja) | 2014-02-18 | 2015-08-24 | 株式会社東芝 | Ｖｃｏ回路及び周波数シンセサイザ |
| JP2017183958A (ja) * | 2016-03-30 | 2017-10-05 | Ｎｅｃプラットフォームズ株式会社 | ホールドオーバ制御回路、およびホールドオーバ制御方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967731A (ja) * | 1982-10-12 | 1984-04-17 | Matsushita Electric Ind Co Ltd | 位相ロツクド・ル−プ回路 |
| JPS6348928A (ja) * | 1986-08-18 | 1988-03-01 | Fujitsu Ltd | 網同期用クロツク制御方式 |
| JPH01293727A (ja) * | 1988-05-23 | 1989-11-27 | Matsushita Electric Ind Co Ltd | Ｐｃｍ光伝送装置 |
-
1989
- 1989-05-18 JP JP1127232A patent/JP2644890B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02305024A (ja) | 1990-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101012510B1 (ko) | 자동적인 주파수 동조를 구비한 위상 고정 루프 | |
| JPH03157018A (ja) | 周波数シンセサイザ | |
| WO2004004126A1 (en) | Phase-locked loop with automatic frequency tuning | |
| JP2644890B2 (ja) | 位相同期回路 | |
| US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| JP3585029B2 (ja) | フェーズ・ロックド・ループ回路 | |
| JPH04139917A (ja) | Ｐｌｌ回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| KR100440634B1 (ko) | 연속시간 필터의 자동튜닝장치 | |
| JP3097080B2 (ja) | 位相同期ループ回路 | |
| JP2569508B2 (ja) | Ｐｌｌ回路 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 | |
| JPH0865152A (ja) | 位相同期ループ回路 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JP2000341116A (ja) | 位相同期回路 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JPH1117580A (ja) | アンテナ整合器 | |
| JPH04111532A (ja) | Ｐｌｌ回路 | |
| JPH07273647A (ja) | Ｐｌｌ回路 | |
| JPH10126258A (ja) | Ｐｌｌ回路 | |
| JP2002057573A (ja) | Ｐｌｌ回路 | |
| JPH0638116A (ja) | 位相同期ループ回路 |