JPH07273647A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH07273647A JPH07273647A JP6085402A JP8540294A JPH07273647A JP H07273647 A JPH07273647 A JP H07273647A JP 6085402 A JP6085402 A JP 6085402A JP 8540294 A JP8540294 A JP 8540294A JP H07273647 A JPH07273647 A JP H07273647A
- Authority
- JP
- Japan
- Prior art keywords
- pll circuit
- voltage
- pass filter
- capacitor
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ＰＬＬ回路で出力周波数がロックされる時、
速やかに安定し動作するＰＬＬ回路を提供すること。 【構成】 固定発振器６、電圧制御発振器１、位相比較
器２、チャージポンプ４及びロ−パスフィルタ５を具備
し、位相比較器２で固定発振器６の出力信号と電圧制御
発振器１の出力信号の周波数ならびに位相を比較し、そ
の出力である誤差信号をチャージポンプ４で直流電圧に
変換し、ロ−パスフィルタ５を介して電圧制御発振器１
に制御電圧として入力する構成のＰＬＬ回路において、
ロ−パスフィルタ５のラグリードフィルタを構成し、Ｐ
ＬＬ回路の系の応答特性を決めるコンデンサに複数個の
コンデンサ（コンデンサ５−４１とコンデンサ５−４
２）を並列に接続したものを用いる。
速やかに安定し動作するＰＬＬ回路を提供すること。 【構成】 固定発振器６、電圧制御発振器１、位相比較
器２、チャージポンプ４及びロ−パスフィルタ５を具備
し、位相比較器２で固定発振器６の出力信号と電圧制御
発振器１の出力信号の周波数ならびに位相を比較し、そ
の出力である誤差信号をチャージポンプ４で直流電圧に
変換し、ロ−パスフィルタ５を介して電圧制御発振器１
に制御電圧として入力する構成のＰＬＬ回路において、
ロ−パスフィルタ５のラグリードフィルタを構成し、Ｐ
ＬＬ回路の系の応答特性を決めるコンデンサに複数個の
コンデンサ（コンデンサ５−４１とコンデンサ５−４
２）を並列に接続したものを用いる。
Description
【０００１】
【産業上の利用分野】本発明は、複数個並列に接続した
コンデンサをロ−パスフィルタに使用することによりＰ
ＬＬ（phase locked loop）回路の動作を安定化したＰ
ＬＬ回路に関するものである。
コンデンサをロ−パスフィルタに使用することによりＰ
ＬＬ（phase locked loop）回路の動作を安定化したＰ
ＬＬ回路に関するものである。
【０００２】
【従来技術】図４は従来のＰＬＬ回路の構成例を示す図
である。図示するようにＰＬＬ回路は電圧制御発振器
（ＶＣＯ）１、分周器２、位相比較器３、誤差信号を直
流電圧に変換するチャ−ジポンプ４、ロ−パスフィルタ
５、水晶発振器等の固定発振器６で構成される。ロ−パ
スフィルタ５は抵抗器５−１と抵抗器５−３の接続の接
続点に抵抗器５−２とコンデンサ５−４の直列回路を接
続し、更に抵抗器５−３の他端にコンデンサ５−５を接
続しコンデンサ５−４とコンデンサ５−５の他端をアー
スに接続して構成され、抵抗器５−１、抵抗器５−２と
コンデンサ５−４がラグリードフィルタ、抵抗器５−３
とコンデンサ５−５がラグフィルタをそれぞれ構成す
る。
である。図示するようにＰＬＬ回路は電圧制御発振器
（ＶＣＯ）１、分周器２、位相比較器３、誤差信号を直
流電圧に変換するチャ−ジポンプ４、ロ−パスフィルタ
５、水晶発振器等の固定発振器６で構成される。ロ−パ
スフィルタ５は抵抗器５−１と抵抗器５−３の接続の接
続点に抵抗器５−２とコンデンサ５−４の直列回路を接
続し、更に抵抗器５−３の他端にコンデンサ５−５を接
続しコンデンサ５−４とコンデンサ５−５の他端をアー
スに接続して構成され、抵抗器５−１、抵抗器５−２と
コンデンサ５−４がラグリードフィルタ、抵抗器５−３
とコンデンサ５−５がラグフィルタをそれぞれ構成す
る。
【０００３】上記構成のＰＬＬ回路において、位相比較
器３は固定発振器６の入力される信号の周波数並びに位
相と、電圧制御発振器１から分周器２を介して入力され
る信号の周波数並びに位相とを比較し、誤差信号をチャ
ージポンプ４に出力する。チャ−ジポンプ４はその誤差
信号に比例した平均直流電圧を発生しローパスフィルタ
５に出力する。ロ−パスフィルタ５で高周波成分は除去
され、該誤差信号に比例した直流電圧は電圧制御発振器
１の制御電圧として入力され、前記誤差を低減する方向
に電圧制御発振器１の出力周波数を変化させる。
器３は固定発振器６の入力される信号の周波数並びに位
相と、電圧制御発振器１から分周器２を介して入力され
る信号の周波数並びに位相とを比較し、誤差信号をチャ
ージポンプ４に出力する。チャ−ジポンプ４はその誤差
信号に比例した平均直流電圧を発生しローパスフィルタ
５に出力する。ロ−パスフィルタ５で高周波成分は除去
され、該誤差信号に比例した直流電圧は電圧制御発振器
１の制御電圧として入力され、前記誤差を低減する方向
に電圧制御発振器１の出力周波数を変化させる。
【０００４】電圧制御発振器１の自由発振周波数が分周
器２で分周され、その周波数が固定発振器６と比較さ
れ、電圧制御発振器１の発振周波数は固定発振器６の周
波数精度にロックされる。図６は従来のＰＬＬ回路の出
力周波数がロックされる迄を示す図である。図に示すよ
うに、電圧制御発振器１の出力周波数は振動を繰り返し
ながら（ａの部分）固定発振器６の出力周波数ｆ0に引
き込まれロックされる。上記構成のＰＬＬ回路は無線通
信機の局部発振器等に使用されている。
器２で分周され、その周波数が固定発振器６と比較さ
れ、電圧制御発振器１の発振周波数は固定発振器６の周
波数精度にロックされる。図６は従来のＰＬＬ回路の出
力周波数がロックされる迄を示す図である。図に示すよ
うに、電圧制御発振器１の出力周波数は振動を繰り返し
ながら（ａの部分）固定発振器６の出力周波数ｆ0に引
き込まれロックされる。上記構成のＰＬＬ回路は無線通
信機の局部発振器等に使用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、図６に
示すように従来のＰＬＬ回路では電圧制御発振器１の周
波数が固定発振器６の周波数に引き込まれていったんロ
ックされるが、ロックされてすぐ後に不安定になる場合
があると云う問題がある。
示すように従来のＰＬＬ回路では電圧制御発振器１の周
波数が固定発振器６の周波数に引き込まれていったんロ
ックされるが、ロックされてすぐ後に不安定になる場合
があると云う問題がある。
【０００６】それは図４で示すＰＬＬ回路において、チ
ャ−ジポンプ４の内部抵抗が小さく、かつ、ラグフィル
タを構成する抵抗器５−１の抵抗値が低い場合、また抵
抗器５−１の抵抗値が高いため抵抗器５−１に並列にコ
ンデンサやダイオード等を接続して位相誤差の大きいと
きに収束を早める処理をする場合等、図６のｂに示すよ
うにＰＬＬ回路の出力周波数がｆ0にロックされた後に
再び周波数がずれる事がある。
ャ−ジポンプ４の内部抵抗が小さく、かつ、ラグフィル
タを構成する抵抗器５−１の抵抗値が低い場合、また抵
抗器５−１の抵抗値が高いため抵抗器５−１に並列にコ
ンデンサやダイオード等を接続して位相誤差の大きいと
きに収束を早める処理をする場合等、図６のｂに示すよ
うにＰＬＬ回路の出力周波数がｆ0にロックされた後に
再び周波数がずれる事がある。
【０００７】この原因はロ−パスフィルタ５に使用され
るコンデンサ５−４の等価直列抵抗の値がロックの前後
で変化する為と考えられる。図５はコンデンサの等価回
路と周波数特性を示す図であり、同図（ａ）はコンデン
サの等価回路、同図（ｂ）は等価直列抵抗の周波数特性
を示す図である。
るコンデンサ５−４の等価直列抵抗の値がロックの前後
で変化する為と考えられる。図５はコンデンサの等価回
路と周波数特性を示す図であり、同図（ａ）はコンデン
サの等価回路、同図（ｂ）は等価直列抵抗の周波数特性
を示す図である。
【０００８】ロ−パスフィルタ５のコンデンサ５−４
は、ＰＬＬ回路の系の応答特性を決めるが、その等価直
列抵抗はＰＬＬ回路の出力周波数がロックされる前はチ
ャ−ジポンプ４の出力電圧が変動するのでコンデンサ５
−４にかかる電圧の周波数が高くなり、コンデンサ５−
４の等価直列抵抗Ｒが低くなる。ＰＬＬ回路の出力周波
数がロックされた後はチャ−ジポンプ４の出力電圧が変
化しないのでコンデンサ５−４にかかる電圧の周波数が
低くなり、等価直列抵抗Ｒが高くなる。即ち、ＰＬＬ回
路の出力周波数がロックされた後にロ−パスフィルタ５
のコンデンサ５−４の等価直列抵抗Ｒの値が高くなるこ
とにより、電圧制御発振器１への制御電圧が変化し図６
のｂに示すようにＰＬＬ回路の出力周波数が再び変化す
ると考えられる。
は、ＰＬＬ回路の系の応答特性を決めるが、その等価直
列抵抗はＰＬＬ回路の出力周波数がロックされる前はチ
ャ−ジポンプ４の出力電圧が変動するのでコンデンサ５
−４にかかる電圧の周波数が高くなり、コンデンサ５−
４の等価直列抵抗Ｒが低くなる。ＰＬＬ回路の出力周波
数がロックされた後はチャ−ジポンプ４の出力電圧が変
化しないのでコンデンサ５−４にかかる電圧の周波数が
低くなり、等価直列抵抗Ｒが高くなる。即ち、ＰＬＬ回
路の出力周波数がロックされた後にロ−パスフィルタ５
のコンデンサ５−４の等価直列抵抗Ｒの値が高くなるこ
とにより、電圧制御発振器１への制御電圧が変化し図６
のｂに示すようにＰＬＬ回路の出力周波数が再び変化す
ると考えられる。
【０００９】本発明は上述の点に鑑みてなされたもの
で、上記問題点を除去し、出力周波数がロック時に速や
かに安定し動作するＰＬＬ回路を提供することを目的と
する。
で、上記問題点を除去し、出力周波数がロック時に速や
かに安定し動作するＰＬＬ回路を提供することを目的と
する。
【００１０】
【課題を解決するための手段】上記課題を解決するため
本発明は、図１に示すように、固定発振器６、電圧制御
発振器１、位相比較器２、チャージポンプ４及びロ−パ
スフィルタ５として少なくともラグリードフィルタを具
備し、位相比較器２で固定発振器６の出力信号と電圧制
御発振器１の出力信号の周波数ならびに位相を比較し、
その出力である誤差信号をチャージポンプ４で直流電圧
に変換し、ロ−パスフィルタ５を介して電圧制御発振器
１に制御電圧として入力する構成のＰＬＬ回路におい
て、ラグリードフィルタを構成し、系の応答特性を決め
るコンデンサに複数個のコンデンサ（コンデンサ５−４
１とコンデンサ５−４２）を並列に接続したものを用い
ることを特徴とする。
本発明は、図１に示すように、固定発振器６、電圧制御
発振器１、位相比較器２、チャージポンプ４及びロ−パ
スフィルタ５として少なくともラグリードフィルタを具
備し、位相比較器２で固定発振器６の出力信号と電圧制
御発振器１の出力信号の周波数ならびに位相を比較し、
その出力である誤差信号をチャージポンプ４で直流電圧
に変換し、ロ−パスフィルタ５を介して電圧制御発振器
１に制御電圧として入力する構成のＰＬＬ回路におい
て、ラグリードフィルタを構成し、系の応答特性を決め
るコンデンサに複数個のコンデンサ（コンデンサ５−４
１とコンデンサ５−４２）を並列に接続したものを用い
ることを特徴とする。
【００１１】
【作用】本発明は上記のようにロ−パスフィルタ５のラ
グリードフィルタを構成し、系の応答特性を決めるコン
デンサに複数個のコンデンサを並列に接続したのでコン
デンサの等価直列抵抗は低減される。図２はコンデンサ
等価回路を示す図であり、同図（ａ）は１個のコンデン
サ等価回路、同図（ｂ）は２個のコンデンサを並列に接
続した等価回路を示す。
グリードフィルタを構成し、系の応答特性を決めるコン
デンサに複数個のコンデンサを並列に接続したのでコン
デンサの等価直列抵抗は低減される。図２はコンデンサ
等価回路を示す図であり、同図（ａ）は１個のコンデン
サ等価回路、同図（ｂ）は２個のコンデンサを並列に接
続した等価回路を示す。
【００１２】従来のロ−パスフィルタ５は図２（ａ）の
等価回路に示すように所定の静電容量Ｃ、等価直列抵抗
Ｒのコンデンサを１個使用しているのに対して、本発明
では図２（ｂ）の等価回路に示すように所定の静電容量
Ｃの１／２の静電容量、等価直列抵抗Ｒの値をもつコン
デンサ２個を並列に接続するので、２個並列に接続され
たコンデンサの静電容量は略所定の静電容量Ｃに等しく
等価直列抵抗は１／２に低減される。従って、ロ−パス
フィルタ５の回路定数はＰＬＬ回路の出力周波数がロッ
クされる前も後も変化が少なく安定して動作する。
等価回路に示すように所定の静電容量Ｃ、等価直列抵抗
Ｒのコンデンサを１個使用しているのに対して、本発明
では図２（ｂ）の等価回路に示すように所定の静電容量
Ｃの１／２の静電容量、等価直列抵抗Ｒの値をもつコン
デンサ２個を並列に接続するので、２個並列に接続され
たコンデンサの静電容量は略所定の静電容量Ｃに等しく
等価直列抵抗は１／２に低減される。従って、ロ−パス
フィルタ５の回路定数はＰＬＬ回路の出力周波数がロッ
クされる前も後も変化が少なく安定して動作する。
【００１３】
【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図１は本発明のＰＬＬ回路の構成例を示す
図である。図示するように本発明のＰＬＬ回路は電圧制
御発振器１、分周器２、位相比較器３、誤差信号を直流
変換するチャ−ジポンプ４、ロ−パスフィルタ５、固定
発振器６で構成される点は従来と同じである。
に説明する。図１は本発明のＰＬＬ回路の構成例を示す
図である。図示するように本発明のＰＬＬ回路は電圧制
御発振器１、分周器２、位相比較器３、誤差信号を直流
変換するチャ−ジポンプ４、ロ−パスフィルタ５、固定
発振器６で構成される点は従来と同じである。
【００１４】本発明はロ−パスフィルタ５の構成が図４
のローパスフィルタ５の構成と異なる点は、抵抗器５−
１と抵抗器５−３の接続点に抵抗器５−２の一端を接続
し、該抵抗器５−２の他端にコンデンサ５−４１とコン
デンサ５−４２の並列回路を接続したことにある。即
ち、ラグリードフィルタを抵抗器５−１、抵抗器５−２
とコンデンサ５−４１、コンデンサ５−４２で構成し、
コンデンサ５−４１、コンデンサ５−４２をそれぞれ抵
抗器５−２の一端に接続して構成する。
のローパスフィルタ５の構成と異なる点は、抵抗器５−
１と抵抗器５−３の接続点に抵抗器５−２の一端を接続
し、該抵抗器５−２の他端にコンデンサ５−４１とコン
デンサ５−４２の並列回路を接続したことにある。即
ち、ラグリードフィルタを抵抗器５−１、抵抗器５−２
とコンデンサ５−４１、コンデンサ５−４２で構成し、
コンデンサ５−４１、コンデンサ５−４２をそれぞれ抵
抗器５−２の一端に接続して構成する。
【００１５】ＰＬＬ回路の動作は図４に示す従来のそれ
と同様であるので省略する。本発明のＰＬＬ回路ではロ
−パスフィルタ５のラグリードフィルタを構成し、系の
応答特性を決める為のコンデンサに複数個（図では２
個）のコンデンサ５−４１、コンデンサ５−４２を並列
に接続した。図２（ｂ）に示すように所定の静電容量Ｃ
の１／２の静電容量、等価直列抵抗Ｒの値をもつコンデ
ンサ２個を並列に接続するので２個並列に接続されたコ
ンデンサの静電容量は略所定の静電容量Ｃに等しく等価
直列抵抗は１／２に低減される。従って、ロ−パスフィ
ルタ５の回路定数はＰＬＬ回路の出力周波数がロックさ
れる前も後も変化が少なく安定して動作する。
と同様であるので省略する。本発明のＰＬＬ回路ではロ
−パスフィルタ５のラグリードフィルタを構成し、系の
応答特性を決める為のコンデンサに複数個（図では２
個）のコンデンサ５−４１、コンデンサ５−４２を並列
に接続した。図２（ｂ）に示すように所定の静電容量Ｃ
の１／２の静電容量、等価直列抵抗Ｒの値をもつコンデ
ンサ２個を並列に接続するので２個並列に接続されたコ
ンデンサの静電容量は略所定の静電容量Ｃに等しく等価
直列抵抗は１／２に低減される。従って、ロ−パスフィ
ルタ５の回路定数はＰＬＬ回路の出力周波数がロックさ
れる前も後も変化が少なく安定して動作する。
【００１６】従って、図３に示すようにＰＬＬ回路の出
力周波数は速やかにロックされ、その後は安定して動作
する。なお、上記実施例では２個のコンデンサを並列に
接続しているが、より多数のコンデンサを並列に接続し
てもよいことは当然である。また、上記実施例ではロー
パスフィルタをラグリードフィルタとラグフィルタとで
構成したが、ラグリードフィルタのみで構成してもよ
い。
力周波数は速やかにロックされ、その後は安定して動作
する。なお、上記実施例では２個のコンデンサを並列に
接続しているが、より多数のコンデンサを並列に接続し
てもよいことは当然である。また、上記実施例ではロー
パスフィルタをラグリードフィルタとラグフィルタとで
構成したが、ラグリードフィルタのみで構成してもよ
い。
【００１７】
【発明の効果】以上、詳細に説明したように本発明によ
れば、ラグリードフィルタを構成し、ＰＬＬ回路の系の
応答特性を決めるコンデンサに複数個のコンデンサを並
列に接続したものを用いるので、下記のような優れた効
果が期待できる。
れば、ラグリードフィルタを構成し、ＰＬＬ回路の系の
応答特性を決めるコンデンサに複数個のコンデンサを並
列に接続したものを用いるので、下記のような優れた効
果が期待できる。
【００１８】（１）従来のロ−パスフィルタは所定の静
電容量Ｃ、等価直列抵抗Ｒのコンデンサを１個使用して
いたので等価直列抵抗Ｒの値は周波数の影響を受け易い
が、本発明では複数個のコンデンサを並列に接続したの
で等価直列抵抗の値は低減され、ロ−パスフィルタの回
路定数はＰＬＬ回路の出力周波数がロックされる前も後
も変化が少なく安定して動作する。
電容量Ｃ、等価直列抵抗Ｒのコンデンサを１個使用して
いたので等価直列抵抗Ｒの値は周波数の影響を受け易い
が、本発明では複数個のコンデンサを並列に接続したの
で等価直列抵抗の値は低減され、ロ−パスフィルタの回
路定数はＰＬＬ回路の出力周波数がロックされる前も後
も変化が少なく安定して動作する。
【００１９】（２）周波数変化に対するコンデンサの等
価直列抵抗の値の変化を考慮する必要が無くなるので回
路設計が簡易化され容易になる。
価直列抵抗の値の変化を考慮する必要が無くなるので回
路設計が簡易化され容易になる。
【図１】本発明のＰＬＬ回路の構成例を示す図である。
【図２】コンデンサの等価回路を示す図で、同図（ａ）
は１個のコンデンサの場合、同図（ｂ）は２個並列接続
のコンデンサの場合を示す。
は１個のコンデンサの場合、同図（ｂ）は２個並列接続
のコンデンサの場合を示す。
【図３】本発明のＰＬＬ回路の出力周波数がロックされ
る迄を示す図である。
る迄を示す図である。
【図４】従来のＰＬＬ回路の構成例を示す図である。
【図５】図５（ａ）はコンデンサ等価回路を示す図、図
５（ｂ）は等価直列抵抗の周波数特性を示す図である。
５（ｂ）は等価直列抵抗の周波数特性を示す図である。
【図６】従来のＰＬＬ回路の出力周波数がロックされる
迄を示す図である。
迄を示す図である。
１ 電圧制御発振器 ２ 分周器 ３ 位相比較器 ４ チャ−ジポンプ ５ ロ−パスフィルタ ５−１ 抵抗器 ５−２ 抵抗器 ５−３ 抵抗器 ５−４１ コンデンサ ５−４２ コンデンサ ５−５ コンデンサ ６ 固定発振器
Claims (1)
- 【請求項１】 固定発振器、電圧制御発振器、位相比較
器、チャージポンプ及びロ−パスフィルタとして少なく
ともラグリードフィルタを具備し、前記位相比較器で固
定発振器の出力信号と電圧制御発振器の出力信号の周波
数ならびに位相を比較し、その出力である誤差信号を前
記チャージポンプで直流電圧に変換し、前記ロ−パスフ
ィルタを介して前記電圧制御発振器に制御電圧として入
力する構成のＰＬＬ回路において、 前記ラグリードフィルタを構成し、系の応答特性を決め
るコンデンサに複数個のコンデンサを並列に接続したも
のを用いることを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6085402A JPH07273647A (ja) | 1994-03-31 | 1994-03-31 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6085402A JPH07273647A (ja) | 1994-03-31 | 1994-03-31 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273647A true JPH07273647A (ja) | 1995-10-20 |
Family
ID=13857799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6085402A Pending JPH07273647A (ja) | 1994-03-31 | 1994-03-31 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111900978A (zh) * | 2020-08-07 | 2020-11-06 | 上海橙群微电子有限公司 | 锁相环电路、发射机和无线收发系统 |
-
1994
- 1994-03-31 JP JP6085402A patent/JPH07273647A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111900978A (zh) * | 2020-08-07 | 2020-11-06 | 上海橙群微电子有限公司 | 锁相环电路、发射机和无线收发系统 |
| CN111900978B (zh) * | 2020-08-07 | 2021-11-23 | 上海橙群微电子有限公司 | 锁相环电路、发射机和无线收发系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100574980B1 (ko) | 빠른 주파수 락을 위한 위상 동기 루프 | |
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| JP2002158538A (ja) | 電圧制御発振器およびその方法 | |
| CA1289632C (en) | Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop | |
| JPH07273647A (ja) | Ｐｌｌ回路 | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| JP2644890B2 (ja) | 位相同期回路 | |
| JP3250484B2 (ja) | 電圧制御発振回路 | |
| JPH10271001A (ja) | 発振制御装置 | |
| JPH0718188Y2 (ja) | 位相同期ループ回路 | |
| KR100499276B1 (ko) | 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JP2759976B2 (ja) | Ｐｌｌ回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2000307422A (ja) | Ｐｌｌ用ローパスフィルタ回路 | |
| JPH10215168A (ja) | Ｖｃｘｏを用いたｐｌｌ発振器 | |
| JPH11103250A (ja) | Ｐｌｌ回路 | |
| JP3163808B2 (ja) | 二重ループ構造を持つｐｌｌ回路 | |
| JPS62286319A (ja) | 位相同期回路 | |
| JPH07147538A (ja) | Ｐｌｌ回路 | |
| JP2924296B2 (ja) | 内部クロック発生回路 | |
| JPH0865152A (ja) | 位相同期ループ回路 | |
| JPH09130239A (ja) | フェーズロックドループ回路装置 | |
| JPH06112816A (ja) | 位相ロックループ回路 |