CN111900978A - 锁相环电路、发射机和无线收发系统 - Google Patents

锁相环电路、发射机和无线收发系统 Download PDF

Info

Publication number
CN111900978A
CN111900978A CN202010790202.6A CN202010790202A CN111900978A CN 111900978 A CN111900978 A CN 111900978A CN 202010790202 A CN202010790202 A CN 202010790202A CN 111900978 A CN111900978 A CN 111900978A
Authority
CN
China
Prior art keywords
signal
frequency
voltage
phase
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010790202.6A
Other languages
English (en)
Other versions
CN111900978B (zh
Inventor
罗素·莫恩
刘瑞峰
顾永如
汤钧
吴群
喻士楷
胡祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yingpu Lai Usa Co ltd
Original Assignee
Shanghai Orange Group Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Orange Group Microelectronics Co ltd filed Critical Shanghai Orange Group Microelectronics Co ltd
Priority to CN202010790202.6A priority Critical patent/CN111900978B/zh
Publication of CN111900978A publication Critical patent/CN111900978A/zh
Application granted granted Critical
Publication of CN111900978B publication Critical patent/CN111900978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开了一种无线收发系统，包括发射机、接收机、电压转换器、线性稳压器和电池。所述电池用于提供电池电压，所述电压转换器用于将所述电池电压转换为工作电压。所述发射机包括压控振荡器，所述工作电压直接为所述接收机和所述发射机除开所述压控振荡器之外的电路供电，所述线性稳压器用于接收所述工作电压并过滤纹波后输出至所述压控振荡器。本申请还公开了一种发射机和锁相环电路。本申请能够提高电池利用率，节省功耗。

Description

锁相环电路、发射机和无线收发系统
技术领域
本申请涉及电学领域，具体而言，涉及一种锁相环电路、发射机和无线收发系统。
背景技术
随着科技进步和生活水平提高，便携式电子产品在人们的日常生活中具有广泛应用。通常地，便携式电子产品工作时需要电池来提供电能。一般的电池可以提供3.0V或1.5V的输出电压。而在集成电路中，例如使用无线发射的发射机中，主要使用1.2V或更小的电压作为工作电压。因此，需要设计电压转换电路，以将电池的电压转换为集成电路所述需要的工作电压。一种常见的实现方式是使用开关模式的电压转换器(DC-DC Converter)，该电压转换器能够将一定范围内电池电压转换为电路的工作电压。该电压转换器的效率较高，通常可以达到80％的转换效率，但是该电压转换器的输出会产生较大的纹波电压，从而影响无线发射的性能。另外，线性稳压器(LDO)用于提供低电压时具有较好的纹波抑制效果，但是LDO本身的转换效率较低，例如，由3.0V电池供电产生1.2V的LDO的效率只有40％。为了避免纹波电压的不良影响，可以在电压转换器的输出端使用多个单独的LDO来过滤纹波。例如，在一个锁相环(PLL)电路中可以设置多个LDO，其中一个LDO用于压控振荡器(VCO)，另一个用于电荷泵(CP)，还有一个LDO用于鉴频鉴相器(PFD)和多模分频器(MMD)。然而，上述每个LDO都会导致系统功耗增大和芯片面积增大。
发明内容
有鉴于此，本申请提供一种能够克服或改善现有技术问题的锁相环电路、发射机和无线收发系统，其具体内容如下：
本申请的一个方面提供一种锁相环电路，包括：
分频器，所述分频器接收第一调制信号并输出相应的反馈信号；
频率相位比较器，接收反馈和基准频率信号并输出检测信号；
滤波器，用于过滤所述检测信号并输出滤波信号；
压控振荡器，用于根据所述滤波信号在第一频率范围内调整输出的振荡信号的频率，以及，根据第二调制信号在第二频率范围内调整输出的振荡信号的频率；其中，所述第一频率范围内的频率小于所述第二频率范围内的频率。
某些实施例中，所述锁相环电路还包括第一加法器、调制器和延迟器，所述第一加法器用于接收所述第一调制信号和频道信号并进行加法运算得到第一分数信号和第一整数信号，所述调制器用于接收并将第一分数信号进行调制后生成第一控制信号，所述延迟器用于接收所述第一整数信号并进行延迟处理后，输出一个第二控制信号。
某些实施例中，所述锁相环电路还包括第二加法器，所述第二加法器用于将所述第一控制信号和所述第二控制信号进行加法运算，以获得一个分频信号，并将所述分频信号输出至所述分频器。
某些实施例中，所述分频器接收所述压控振荡器输出的振荡信号和所述分频信号，所述分频器根据所述分频信号将所述振荡信号进行分频处理后得到反馈信号并输出所述反馈信号至所述频率相位比较器。
某些实施例中，所述频率相位比较器接收一个基准频率信号产生模块提供的基准频率信号和来自分频器的反馈信号，进行比较后输出相应的检测信号至所述滤波器。
某些实施例中，所述滤波器接收所述检测信号并将其进行低通滤波后生成滤波信号。
某些实施例中，所述压控振荡器根据所述滤波信号在第一频率范围内调整输出的振荡信号的频率，所述压控振荡器接收所述第二调制信号，并在所述第二调制信号控制下改变电容大小，从而在第二频率范围内调整输出的振荡信号的频率。
某些实施例中，所述第一频率范围为大于0且小于或等于所述锁相环电路的环路带宽，所述第二频率范围为大于所述锁相环电路的环路带宽且小于或等于所述第一调制信号和所述第二调制信号的带宽。
本申请的一个方面提供一种发射机，其特征在于，包括上述的锁相环电路，以及基准频率信号产生模块、功率放大器和天线，所述基准频率产生模块连接所述锁相环电路，所述锁相环电路连接所述功率放大器，所述功率放大器连接所述天线，所述基准频率产生模块用于产生基准频率信号，所述锁相环电路用于接收频道信号、第一调制信号、第二调制信号和所述基准频率信号，并输出经过频率调制的振荡信号至所述功率放大器，所述功率放大器将所述振荡信号放大后提供至所述天线以进行远距离传输。
本申请的一个方面提供一种无线收发系统，包括：上述的发射机，用于发射无线信号；接收机，用于接收无线信号；电池，用于提供电池电压；电压转换器，用于将所述电池电压转换为工作电压，所述工作电压用于为所述发射机和接收机供电。
某些实施例中，所述发射机包括压控振荡器，所述工作电压直接为所述接收机和所述发射机除开所述压控振荡器之外的电路供电，所述无线收发系统还包括一个线性稳压器，其用于接收所述工作电压并过滤纹波后输出至所述压控振荡器以为所述压控振荡器供电。
某些实施例中，所述电压转换器是开关模式的DC-DC转换器，其转换效率大于或等于80％。
相较于现有技术，本申请的锁相环电路和发射机能够突破现有技术环路电路的带宽限制，并且能够在低频和高频范围内精确调制输出信号的频率。此外，本申请的无线收发系统直接使用开关模式的电压转换器将电池电压进行转换后给发射机和接收机供电，仅发射机中的压控振荡器使用线性稳压器供电。在保护压控振荡器的同时，能够节省功耗，提高电池电能利用率。
附图说明
图1为本申请的无线收发系统的一个实施例中的供电架构示意图；
图2为图1所示无线收发系统的发射机的方框结构示意图；
图3为图2所示第一加法器的加法运算示意图；
图4为本申请的调制方法的一个实施例中的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
请参阅图1，是本申请无线收发系统的供电架构示意图。所述无线收发系统1包括用于发射无线信号的发射机10、用于接收无线信号的接收机20、线性稳压器(LDO)30、电压转换器40和电池50。所述电池50用于提供电池电压VBAT，所述电压转换器40用于将所述电池电压VBAT转换为工作电压VDD。
可选地，所述电压转换器40可以为开关模式直流-直流转换器(DC-DCConverter)。
可选地，所述电池电压VBAT可以为1.5V或3.0V，所述工作电压VDD可以为1.2V或更低的电压。
可选地，所述发射机可以是GFSK(高斯频移键控)无线发射机。
请一并参阅图2，是所述发射机10的方框结构示意图。所述发射机10包括锁相环电路100，所述锁相环电路100包括压控振荡器130。所述线性稳压器30用于将所述工作电压VDD进行纹波过滤后提供给所述压控振荡器130。所述工作电压VDD用于直接为所述发射机10的其余电路以及所述接收机20供电。所述电压转换器40的效率较高(例如：所述电压转换器40的转换效率可以大于等于80％或85％)，使用所述电压转换器40输出的工作电压VDD作为芯片工作电压能够节省电池50的电量消耗。此外，由于压控振荡器130属于电压敏感器件，使用所述线性稳压器30对工作电压VDD进行纹波过滤后再提供给所述压控振荡器130，可以较好的保护压控振荡器130。
当然，本申请实施例并不以此为限定。其他或变更实施例中，所述压控振荡器130可以直接使用所述电压转换器40输出的工作电压VDD，而不需要设置线性稳压器。
所述无线收发系统1的上述供电架构中，所述无线收发系统1可以仅包括一个线性稳压器30或者不包括线性稳压器30，以有效节省功耗，提高电池电能利用率。
请再次参阅图2，所述发射机1还包括基准频率信号产生模块200、功率放大器300和天线400。所述基准频率产生模块200连接所述锁相环电路100，所述锁相环电路100连接所述功率放大器300，所述功率放大器300连接所述天线400。所述基准频率产生模块200用于产生基准频率信号FREF，所述锁相环电路100用于接收频道信号NF、第一调制信号LP、第二调制信号HP和所述基准频率信号FREF，并输出经过频率调制的振荡信号至所述功率放大器300，所述功率放大器300将所述振荡信号放大后提供至所述天线400，以实现远距离无线传输。
所述锁相环电路100包括频率相位比较器110、滤波器120、压控振荡器130、第一加法器140、调制器150、延迟器160、第二加法器170和分频器180。
所述第一加法器140用于接收所述第一调制信号LP和频道信号NF并进行加法运算得到第一分数信号F1和第一整数信号N1。可选地，所述第一分数信号F1可以表示所述第一加法器140的运算结果的分数部分，所述第一整数信号N1可以表示所述第一加法器140的运算结果的整数部分。需要说明的是，所述频道信号NF包括整数部分信号N和分数部分信号F，所以频道信号NF用于控制调制后的振荡信号的频率范围。
所述调制器150用于接收并将第一分数信号F1进行调制后生成第一控制信号M。所述调制器150输出所述第一控制信号M至所述第二加法器170。可选地，所述调制器150可以为三角积分调制器(Sigma-Delta Modulator，SDM)，所述第一分数信号F1被所述调制器150进行三角积分调制后输出。
所述延迟器160用于接收所述第一整数信号N1并进行延迟处理后，输出一个第二控制信号N2到所述第二加法器170。
请一并参阅图3，示出所述第一调制信号LP与频道信号NF的加法运算的一个实施例。由于基准频率信号FREF为32MHz，所以频道信号NF的整数部分N的最低有效位(LSB)可以表示32MHz的变化。加法操作的位对齐对所需的频率变化具有重要影响。如果所需的频率变化是在所述第一调制信号所对应数据的全刻度变化上的0.996MHz，第一调制信号LP的最高有效位(MSB)可以和所述分数部分F的表示0.5MHz的位对齐。
所述第一调制信号LP可以包括8位有符号的数据(8b s)，所述整数部分N可以包括9位无符号数据(9b u)，所述分数部分F可以包括19位无符号数据(19b u)。所述第一调制信号LP的有符号值和所述分数部分F的无符号值进行加法运算时，其结果可能溢出至第一整数信号N1上。因此，在所述第一调制信号LP和所述频道信号NF进行加法运算时，如果没有产生溢出，那么所述第一整数信号N1可以等于所述频道信号的整数部分N；而如果产生溢出，则第一整数信号N1不等于所述整数部分N。本领域技术人员可以理解，本申请实施例不再赘述。
可选地，所述延迟器160将所述第一加法器140的运算结果取9个最高有效位，并将其延迟n个时钟周期(这里所述的时钟周期可以由所述基准频率产生模块200预先设定)后输出。所述调制器150将所述第一加法器140的运算结果取19个最低有效位，并进行三角积分后输出。其中，所述n个时钟周期满足和所述调制器150的等效延迟相匹配，例如但不限于，所述延迟器160进行3个时钟周期的延迟。
所述调制器150可以将相对较低的带宽的高分辨率数据转换为基准频率下过采样的较低分辨率的信号。例如但不限于，所述第一分数信号F1可以为具有较低的带宽和较高的分辨率的数据信号，所述第一控制信号M可以为具有较高频率和较低的分辨率的数据信号。例如但不限于，所述第一参考信号的带宽为1MHz，分辨率为19b(可以理解为精确到小数点后19位)。所述第一控制信号的带宽为32MHz，分辨率为4b(可以理解为精确到小数点后4位)。所述第一控制信号M的平均值可以精确表示F/219的分数值。其中，大于或小于所述第一控制信号M的平均值的偏移值可以精确表示所述第一调制信号LP。
所述第二加法器170用于将所述第一控制信号M和所述第二控制信号N2进行加法运算，以获得一个分频信号D。所述分频信号D的值是根据所述第一调制信号LP变化。
所述分频器180接收所述压控振荡器130输出的振荡信号VO和所述分频信号D，所述分频器180根据所述分频信号D将所述振荡信号V进行分频处理后得到反馈信号FB，所述分频器180输出所述反馈信号FB至所述频率相位比较器110。例如但不限于，所述分频器180可以为多模分频器(Multi-Mode Divider，MMD)。所述分频器180可以将所述振荡信号VO的频率除以分频信号D的当前值作为反馈信号FB的频率。所述分频信号D的当前值可以看作所述分频器180的当前分频比。
所述频率相位比较器110接收基准频率信号产生模块200提供的基准频率信号FREF和来自分频器180的反馈信号FB，进行比较后输出相应的检测信号V1至所述滤波器120。所述滤波器120接收所述检测信号V1并将其进行低通滤波后生成滤波信号V2。所述滤波信号V2被输出至所述压控振荡器130。所述压控振荡器130根据所述滤波信号V2和所述第二调制信号HP输出相应的振荡信号VO。
由此可知，所述第一调制信号LP可以用于调整所述分频器180的分频比值，从而调整所述压控振荡器130输出的振荡信号VO的频率。所述第二调制信号HP可以通过改变所述压控振荡器130的电容从而来直接改变所述压控振荡器130的输出信号VO的频率。
定义所述第一调制信号LP和第二调制信号HP的带宽为BW1，所述第一调制信号LP和所述第二调制信号HP的频率范围为0～BW1。定义所述锁相环电路100的环路带宽为BW2，所述锁相环电路100的环路带宽BW2通常小于第一调制信号LP和第二调制信号HP的带宽BW1。所述分频器180的环路传输函数具有低通特性，其环路响应时间决定于环路带宽，其允许频率低于其环路带宽的调制信号通过，例如，频率为0～BW2的调制信号可以通过。对于频率高于环路带宽的部分调制信号，所述锁相环电路100无法及时响应，相当于这部分数据信息被过滤掉。
所述压控振荡器130的环路传输函数具有高通特性，允许频率高于环路带宽的调制信号通过。通过所述第二调制信号HP直接改变压控振荡器130的电容阵列，可以使得频率高于锁相环电路100的环路带宽的调制信号通过，例如频率为BW2～BW1之间的数据信息。从而，通过所述第一调制信号LP和所述第二调制信号HP对应的两个调制通路联合起来，所述锁相环电路100可以通过频率范围为0～BW1之间的所有调制信号来调整所述压控振荡器130的输出频率。因此，所述锁相环电路100能够在0～BW1的频率范围内精确调制所述振荡信号VO的输出频率。
请参阅图4，是本申请的一种调制方法的一个实施例的流程示意图。所述调制方法可以用于所述锁相环电路100或其变更实施例。所述调制方法包括：
步骤S1，提供一锁相环电路，所述锁相环电路用于输出经过调制的振荡信号；
步骤S2，所述锁相环电路根据第一调制信号在第一频率范围内调整输出信号的频率；
步骤S3，所述锁相环电路根据第二调制信号在第二频率范围内调整输出信号的频率，所述第二频率范围内的频率大于所述第一频率范围内的频率。
具体地，所述锁相环电路包括分频器、频率相位比较器、滤波器和压控振荡器。所述分频器根据所述第一调制信号输出相应的反馈信号，所述反馈信号和基准频率信号同时输入到所述频率相位比较器进行比较后，输出相应的检测信号至所述滤波器，所述检测信号经过滤波后输出滤波信号至所述压控振荡器，所述压控振荡器根据所述滤波信号在第一频率范围内精确调整输出的振荡信号的频率。所述第一频率范围例如但不限于为大于0且小于或等于所述锁相环电路的环路带宽。所述压控振荡器接收所述第二调制信号，并在所述第二调制信号控制下改变电容大小，从而在第二频率范围内精确调整输出的振荡信号的频率。所述第二频率范围例如但不限于为大于所述锁相环电路的环路带宽且小于或等于所述第一调制信号和所述第二调制信号的带宽。
相较于现有技术，本申请的调制方法、锁相环电路能够突破现有技术环路电路的带宽限制，并且能够在低频和高频范围内精确调制输出信号的频率。
尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。进一步地，应当理解的是，在本文中提及的“多个”是指两个或两个以上。对于本文中提及的步骤，其通过数字后缀仅仅是为了清晰表述实施例，便于理解，并不完全代表步骤执行的先后顺序，应当以逻辑关系的先后设定为思考
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (12)

1.一种锁相环电路，其特征在于，包括：
分频器，所述分频器接收第一调制信号并输出相应的反馈信号；
频率相位比较器，接收反馈和基准频率信号并输出检测信号；
滤波器，用于过滤所述检测信号并输出滤波信号；
压控振荡器，用于根据所述滤波信号在第一频率范围内调整输出的振荡信号的频率，以及，根据第二调制信号在第二频率范围内调整输出的振荡信号的频率；其中，所述第一频率范围内的频率小于所述第二频率范围内的频率。
2.根据权利要求1所述的锁相环电路，其特征在于，所述锁相环电路还包括第一加法器、调制器和延迟器，所述第一加法器用于接收所述第一调制信号和频道信号并进行加法运算得到第一分数信号和第一整数信号，所述调制器用于接收并将第一分数信号进行调制后生成第一控制信号，所述延迟器用于接收所述第一整数信号并进行延迟处理后，输出一个第二控制信号。
3.根据权利要求2所述的锁相环电路，其特征在于，所述锁相环电路还包括第二加法器，所述第二加法器用于将所述第一控制信号和所述第二控制信号进行加法运算，以获得一个分频信号，并将所述分频信号输出至所述分频器。
4.根据权利要求2所述的锁相环电路，其特征在于，所述分频器接收所述压控振荡器输出的振荡信号和所述分频信号，所述分频器根据所述分频信号将所述振荡信号进行分频处理后得到反馈信号并输出所述反馈信号至所述频率相位比较器。
5.根据权利要求4所述的锁相环电路，其特征在于，所述频率相位比较器接收一个基准频率信号产生模块提供的基准频率信号和来自分频器的反馈信号，进行比较后输出相应的检测信号至所述滤波器。
6.根据权利要求5所述的锁相环电路，其特征在于，所述滤波器接收所述检测信号并将其进行低通滤波后生成滤波信号。
7.根据权利要求6所述的锁相环电路，其特征在于，所述压控振荡器根据所述滤波信号在第一频率范围内调整输出的振荡信号的频率，所述压控振荡器接收所述第二调制信号，并在所述第二调制信号控制下改变电容大小，从而在第二频率范围内调整输出的振荡信号的频率。
8.根据权利要求1所述的锁相环电路，其特征在于，所述第一频率范围为大于0且小于或等于所述锁相环电路的环路带宽，所述第二频率范围为大于所述锁相环电路的环路带宽且小于或等于所述第一调制信号和所述第二调制信号的带宽。
9.一种发射机，其特征在于，包括权利要求1至8中任意一项所述的锁相环电路，以及基准频率信号产生模块、功率放大器和天线，所述基准频率产生模块连接所述锁相环电路，所述锁相环电路连接所述功率放大器，所述功率放大器连接所述天线，所述基准频率产生模块用于产生基准频率信号，所述锁相环电路用于接收频道信号、第一调制信号、第二调制信号和所述基准频率信号，并输出经过频率调制的振荡信号至所述功率放大器，所述功率放大器将所述振荡信号放大后提供至所述天线以进行远距离传输。
10.一种无线收发系统，其特征在于，包括：
权利要求9所述的发射机，用于发射无线信号；
接收机，用于接收无线信号；
电池，用于提供电池电压；
电压转换器，用于将所述电池电压转换为工作电压，所述工作电压用于为所述发射机和接收机供电。
11.根据权利要求10所述的无线收发系统，其特征在于，所述发射机包括压控振荡器，所述工作电压直接为所述接收机和所述发射机除开所述压控振荡器之外的电路供电，所述无线收发系统还包括一个线性稳压器，其用于接收所述工作电压并过滤纹波后输出至所述压控振荡器以为所述压控振荡器供电。
12.根据权利要求11所述的无线收发系统，其特征在于，所述电压转换器是开关电源DC-DC转换器，其转换效率大于或等于80％。
CN202010790202.6A 2020-08-07 2020-08-07 锁相环电路、发射机和无线收发系统 Active CN111900978B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010790202.6A CN111900978B (zh) 2020-08-07 2020-08-07 锁相环电路、发射机和无线收发系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010790202.6A CN111900978B (zh) 2020-08-07 2020-08-07 锁相环电路、发射机和无线收发系统

Publications (2)

Publication Number Publication Date
CN111900978A true CN111900978A (zh) 2020-11-06
CN111900978B CN111900978B (zh) 2021-11-23

Family

ID=73246844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010790202.6A Active CN111900978B (zh) 2020-08-07 2020-08-07 锁相环电路、发射机和无线收发系统

Country Status (1)

Country Link
CN (1) CN111900978B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273647A (ja) * 1994-03-31 1995-10-20 Kyocera Corp Ｐｌｌ回路
US20040090909A1 (en) * 2000-08-04 2004-05-13 Nadim Khlat Frequency modulator using a waveform generator
US20060135089A1 (en) * 2004-11-24 2006-06-22 Puma Giuseppe L Polar modulator and a use thereof
US20080048791A1 (en) * 2006-08-10 2008-02-28 Amr Fahim Low-power, low-jitter, fractional-n all-digital phase-locked loop (pll)
CN102571084A (zh) * 2011-12-20 2012-07-11 上海贝岭股份有限公司 一种低噪声锁相环电路
US20130033293A1 (en) * 2011-08-05 2013-02-07 Qualcomm Incorporated Phase locked loop with phase correction in the feedback loop
US20130113535A1 (en) * 2011-11-04 2013-05-09 Broadcom Corporation Apparatus and Method for Fast Phase Locked Loop (PLL) Settling for Cellular Time-Division Duplex (TDD) Communications Systems
CN103348644A (zh) * 2011-02-08 2013-10-09 高通股份有限公司 两点调制数字锁相环
US20130278303A1 (en) * 2012-04-20 2013-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
CN105897256A (zh) * 2016-04-20 2016-08-24 佛山臻智微芯科技有限公司 一种实现锁相环快速锁定的结构和方法
CN105915212A (zh) * 2015-02-25 2016-08-31 飞思卡尔半导体公司 具有分数vco调制的锁相环
US20180145695A1 (en) * 2016-11-18 2018-05-24 Stmicroelectronics International N.V. Phase Locked Loops Having Decoupled Integral and Proportional Paths
US20180145696A1 (en) * 2016-11-22 2018-05-24 Silicon Laboratories Inc. Digital Fast Lock For Phase-Locked Loops
US10090845B1 (en) * 2017-03-28 2018-10-02 Stmicroelectronics International N.V. Fraction-N digital PLL capable of canceling quantization noise from sigma-delta modulator
CN111490782A (zh) * 2020-04-02 2020-08-04 北京智芯微电子科技有限公司 直接上变频发射机的上变频器及上变频方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273647A (ja) * 1994-03-31 1995-10-20 Kyocera Corp Ｐｌｌ回路
US20040090909A1 (en) * 2000-08-04 2004-05-13 Nadim Khlat Frequency modulator using a waveform generator
US20060135089A1 (en) * 2004-11-24 2006-06-22 Puma Giuseppe L Polar modulator and a use thereof
US20080048791A1 (en) * 2006-08-10 2008-02-28 Amr Fahim Low-power, low-jitter, fractional-n all-digital phase-locked loop (pll)
CN103348644A (zh) * 2011-02-08 2013-10-09 高通股份有限公司 两点调制数字锁相环
US20130033293A1 (en) * 2011-08-05 2013-02-07 Qualcomm Incorporated Phase locked loop with phase correction in the feedback loop
US20130113535A1 (en) * 2011-11-04 2013-05-09 Broadcom Corporation Apparatus and Method for Fast Phase Locked Loop (PLL) Settling for Cellular Time-Division Duplex (TDD) Communications Systems
CN102571084A (zh) * 2011-12-20 2012-07-11 上海贝岭股份有限公司 一种低噪声锁相环电路
US20130278303A1 (en) * 2012-04-20 2013-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
CN105915212A (zh) * 2015-02-25 2016-08-31 飞思卡尔半导体公司 具有分数vco调制的锁相环
CN105897256A (zh) * 2016-04-20 2016-08-24 佛山臻智微芯科技有限公司 一种实现锁相环快速锁定的结构和方法
US20180145695A1 (en) * 2016-11-18 2018-05-24 Stmicroelectronics International N.V. Phase Locked Loops Having Decoupled Integral and Proportional Paths
US20180145696A1 (en) * 2016-11-22 2018-05-24 Silicon Laboratories Inc. Digital Fast Lock For Phase-Locked Loops
US10090845B1 (en) * 2017-03-28 2018-10-02 Stmicroelectronics International N.V. Fraction-N digital PLL capable of canceling quantization noise from sigma-delta modulator
CN111490782A (zh) * 2020-04-02 2020-08-04 北京智芯微电子科技有限公司 直接上变频发射机的上变频器及上变频方法

Also Published As

Publication number Publication date
CN111900978B (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
US11175633B2 (en) System and method for fast-converging digital-to-time converter (DTC) gain calibration for DTC-based analog fractional-N phase lock loop (PLL)
EP1609243B1 (en) Method and system of jitter compensation
US7432750B1 (en) Methods and apparatus for frequency synthesis with feedback interpolation
EP1689088B1 (en) Spread spectrum clock generation circuit and a method of controlling thereof
KR20070100350A (ko) 위상동기루프용 디지털 위상 검출기
US11804847B2 (en) Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock
KR20100077548A (ko) 위상동기회로
Perrott et al. A 27 mW CMOS fractional-N synthesizer/modulator IC
US7974333B2 (en) Semiconductor apparatus and radio circuit apparatus using the same
CN116318122A (zh) 一种超宽带小型化便携式信号源
US7508276B2 (en) Frequency modulator
KR960016812B1 (ko) 하이브리드 주파수 합성기(Hybrid Frequency Synthesizer)
KR100997491B1 (ko) 오프셋 위상동기루프를 사용하는 통신 송신기
CN111900978B (zh) 锁相环电路、发射机和无线收发系统
KR101002244B1 (ko) 듀얼 델타-시그마 모듈레이터를 이용한 허쉬-키스 변조 파형의 대역 확산 클록 발생기
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
US10756739B1 (en) Charge pump and active loop filter with shared unity gain buffer
US10715156B1 (en) PLL for continuous-time delta-sigma modulator based ADCs
CN111030683A (zh) 低通滤波器、锁相环以及雷达系统
EP2659590A1 (en) Transceiver with sub - sampling based frequency synthesizer
US9496907B2 (en) Circuit arrangement for processing a radio-frequency signal
CN214101326U (zh) 基于峰值检测的时钟电路和芯片
CN214101352U (zh) 无参考时钟的时钟电路和芯片
CN114024547B (zh) 一种线性调频连续波锁相环的数字电路系统及锁相环
CN114726365B (zh) 一种低噪声锁相环控制电路、装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240521

Address after: Suite J728, 1 Tech Road, Irvine, California, USA

Patentee after: Yingpu Lai USA Co.,Ltd.

Country or region after: U.S.A.

Address before: Room 733, building a, 888 Huanhu West 2nd Road, Nanhui new town, Pudong New Area, Shanghai, 201306

Patentee before: Shanghai orange group Microelectronics Co.,Ltd.

Country or region before: China