CN105915212A - 具有分数vco调制的锁相环 - Google Patents

具有分数vco调制的锁相环 Download PDF

Info

Publication number
CN105915212A
CN105915212A CN201610056780.0A CN201610056780A CN105915212A CN 105915212 A CN105915212 A CN 105915212A CN 201610056780 A CN201610056780 A CN 201610056780A CN 105915212 A CN105915212 A CN 105915212A
Authority
CN
China
Prior art keywords
signal
port
high port
modulated signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610056780.0A
Other languages
English (en)
Other versions
CN105915212B (zh
Inventor
K·瓦赫迪
K·B·泰勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN105915212A publication Critical patent/CN105915212A/zh
Application granted granted Critical
Publication of CN105915212B publication Critical patent/CN105915212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H03M7/165—Conversion to or from thermometric code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及具有分数VCO调制的锁相环。集成电路包括双端口调制器和压控振荡器(VCO)。所述双端口调制器具有用于接收发射器调制信号的第一输入，用于提供高端口调制信号的分数部分的第一输出，用于提供所述高端口调制信号的整数部分的第二输出，以及用于提供低端口调制信号的第三输出。所述VCO耦合于所述双端口调制器并且具有用于接收所述高端口调制信号的所述分数部分的第一输入，用于接收所述高端口调制信号的所述整数部分的第二输入，用于基于接收低端口调制信号接收调谐信号的第三输入，以及用于输出RF信号的第一输出。所述双端口调制器提供了有符号的单个位信号以用于生成所述高端口调制信号的所述分数部分。

Description

具有分数VCO调制的锁相环
技术领域
本公开通常涉及锁相环，更确切地说涉及具有分数压控振荡器(VCO)调制的锁相环。
背景技术
射频(RF)收发器可以在具有嵌入式控制器或处理器以及其它外围设备的芯片上系统(SoC)上集成。SoC可以用于在细分市场有时被称为物联网(IOT)的智能家居、生活、传感器等等。有各种各样的发射器和接收器体系结构用于RF收发器。RF收发器可以包括PLL(锁相环)。此外，收发器的操作可能需要对PLL进行调制。一种调制PLL的技术通称为双端口调制。在双端口调制中，输入信号被分成低端口调制和高端口调制。低端口调制被提供给PLL的环路滤波器而高端口调制被应用到在VCO储能电路内使用的变抗器组(bankof varactors)。变抗器组可以被实现为一组精细量化的数字切换电容器(变抗器)，或者受控于数-模拟转换器(DAC)的变抗器。
变抗器组可以包括多个相同大小的可切换电容器。此外，变抗器组可以包括多个不同大小的可切换电容器，其中，每个电容器的大小(size)对应于电容器的位的位置。此外，变抗器可以包括相同大小和不同大小的可切换电容器的组合。混合/分段变抗器组也可以使用。高端口调制的振幅可以针对最低有效位(LSB)大小的变抗器而被缩放。为了实现针对高端口调制的更精细调制保真度，使用Σ-Δ调制器的分数调制技术来控制LSB大小的变抗器。然而，用于控制多个变抗器的常规技术会导致多个Σ-Δ调制调谐位之间的大小不匹配、延迟失配以及上升下降定时歪斜。此外，低功耗、低成本、例如蓝牙LE、ANT和自定义FSK/GFSK、GMSK模式的连接标准不强加调制数据白化(whitening)要求，这可能潜在地导致1和0长序列的传送。对于在内插频率上执行的PLL高端口Σ-Δ调制器来说，这意味着在延长时间周期上有DC刺激，从而在Σ-Δ调制器的输出上产生空闲音，这就会导致不希望的调制的RF输出/杂散。因此，需要有一种PLL来解决上述问题。
附图说明
本发明通过举例的方式说明并没有被附图所限制，在附图中类似的附图标记表示类似的元素。附图中的元素示出是为了简便以及清晰，不一定按比例绘制。
图1根据一个实施例，以方框图的形式示出了PLL。
图2示出了用于图1的双端口调制器的低端口和高端口传递函数的波形图。
图3以方框图的形式更详细示出了图1的双端口调制器的高端口调制部分。
图4以方框图的形式更详细示出了图3的高端口分数调制器。
图5以方框图的形式更详细示出了提供给图1的压控振荡器的各种信号。
图6示出了用于将有符号的高端口分数调制器值映射到离散的一组LSB变抗器的测温码(thermometric codes)表。
具体实施方式
本发明总体上提供了具有双端口调制的PLL。在双端口调制中，输入调制信号被分成高端口调制部分和低端口调制部分。高端口调制具有高端口整数部分和高端口调制分数部分。高端口分数调制器包括Σ-Δ调制器以用于提供高端口分数部分。Σ-Δ调制器具有单个有符号位输出。单个有符号位输出耦合于二进制-测温(binary-to-thermometric)转换器。二进制-测温转换器用于调谐PLL的VCO内的变抗器组。通过使用具有耦合于二进制-测温转换器的有符号位输出的Σ-Δ调制器减少了由于VCO变抗器组和信号路由失配的寄生含量。另外，如果长串的1或0被调制，为了减轻在调制中可能发生的空闲音，可以使用Σ-Δ调制器来实现抖动电路。
在一个实施例中，提供了一种集成电路，其包括：双端口调制器，双端口调制器具有用于接收发射器调制信号的第一输入，用于提供高端口调制信号的分数部分的第一输出，用于提供高端口调制信号的整数部分的第二输出，以及用于提供低端口调制信号的第三输出；耦合于双端口调制器的压控振荡器(VCO)，VCO具有用于接收高端口调制信号的分数部分的第一输入，用于接收高端口调制信号的整数部分的第二输入，用于基于低端口调制信号接收调谐信号的第三输入，以及用于输出RF信号的第一输出；并且其中有符号的单个位信号被用于生成高端口调制信号的分数部分。高端口调制信号的分数部分以高于高端口调制信号的整数部分的时钟率(clock rate)被施加到VCO。双端口调制器可以包括高端口分数调制器以用于产生用于生成高端口调制信号的分数部分的有符号的单个位信号。双端口调制器还可以包括整数分数分离器电路，用于接收高端口调制信号，用于给高端口分数调制器提供第一信号以生成高端口调制信号的分数部分，以及提供用于生成高端口调制信号的整数部分的第二信号。双端口调制器还可以包括二进制-测温转换器，二进制-测温转换器耦合于高端口分数调制器以用于将有符号的单个位信号转换成测温(thermometric)数字码以用于产生高端口调制信号。高端口分数调制器可以包括二阶或更高的Σ-Δ调制器。高端口分数调制器还可以包括耦合于二阶或更高的Σ-Δ调制器的量化器以用于产生有符号的单个位信号。集成电路还可以包括耦合于二阶或更高的Σ-Δ调制器的零均值抖动电路以用于减轻调制中的空闲音。量化器的有符号的单个位信号可以提供映射到VCO内的两个测温变抗器的三个有符号状态。
在另一个实施例中，提供了一种调制方法，包括：在压控振荡器(VCO)的第一输入处接收高端口调制信号的分数部分，高端口调制信号的分数部分基于有符号的单个位信号；在VCO的第二输入处接收高端口调制信号的整数部分；在VCO的第三输入处接收VCO调谐信号；以及在VCO的输出处生成RF信号。方法还可以包括在双端口调制器的第一输出处生成高端口调制信号的分数部分以及在双端口调制器的第二输出处生成高端口调制信号的整数部分。方法还可以包括利用接收高端口调制信号的整数分数分离器而基于高端口调制信号生成第一输出信号和第二输出信号。方法还可以包括在高端口分数调制器处接收第一输出信号，高端口分数调制器生成有符号的单个位信号。方法还可以包括在二进制-测温码转换器处接收有符号的单个位信号，以及将有符号的单个位信号转换成测温码化(thermometric coded)信号，测温码化信号被认为是高端口调制信号的分数部分并且被提供给VCO的第一输入。方法还可以包括通过将发射器调制信号与校准信号进行混合生成高端口调制信号。方法还可以包括通过延迟第二输出信号生成高端口调制信号的整数部分，使得高端口调制信号的整数部分与高端口调制信号的分数部分对准。在高端口分数调制器处接收第一输出信号的步骤可以包括抖动第一输出信号。方法还可以包括以Σ-Δ调制器生成低端口调制信号，Σ-Δ调制器接收信号包括将目标频率信号与双端口调制器的第三输出处输出的低端口调制信号混合，调谐信号基于低端口调制信号。
在另一个实施例中，提供了一种集成电路，包括：用于生成RF信号的压控振荡器(VCO)，VCO具有用于接收高端口调制信号的分数部分的第一输入，用于接收高端口调制信号的整数部分的第二输入，用于接收调谐信号的第三输入；以及耦合于VCO的双端口调制器，双端口调制器用于接收发射器调制信号以及用于给VCO提供调制信号，双端口调制器在第一输入处接收发射器调制信号，在第一输出处基于有符号的单个位信号提供高端口调制信号的分数部分，在第二输出处提供高端口调制信号的整数部分，以及在第三输出处提供低端口调制信号；并且其中高端口调制信号的分数部分基于有符号的单个位信号。调谐信号可以基于低端口调制信号。
图1根据一个实施例，以方框图的形式示出了PLL 10。PLL 10包括相位检测器12、环路滤波器14、压控振荡器(VCO)16、粗调块17、分数分频器18、加法器20、Σ-Δ调制器22以及双端口调制器24。相位检测器12具有用于接收标记为“基准”的基准时钟信号的第一输入，用于从分数分频器18接收反馈信号的第二输入，以及耦合于环路滤波器14的输入的输出。压控振荡器16具有耦合于环路滤波器14的输出以用于接收标记为“VTUNE”的VCO调谐信号的第一输入，耦合于双端口调制器24的输出以用于接收标记为“HIGH PORT”的高端口调制调谐信号的第二输入，以及用于提供标记为“RF输出”的RF输出信号的输出。分数分频器18具有耦合于VCO 16的输出的输入，以及耦合于相位检测器12的第二输入的输出。加法器20具有被耦合以接收标记为“目标频率”的频带选择信号的第一输入，耦合于双端口调制器24的输出的第二输入，以及耦合于Σ-Δ调制器22的输入的输出。Σ-Δ调制器22具有耦合于分数分频器18的输入的输出。双端口调制器24具有被耦合以接收标记为“TX调制”的发射调制信号的输入。注意，图1提供了构成PLL 10的电路块的简化视图。关于VCO 16，附加信号将在图5示出而没有在图1显示。
在所示的实施例中，PLL 10包括数字和模拟电路。在其它实施例中，PLL 10的特征可以是模拟PLL或数字PLL，而且本发明所讨论的概念将同样地适用于两者。通常，PLL 10作为常规PLL操作。即，将反馈信号和相位检波器12内的基准频率信号进行比较。作为响应，相位检测器12提供了控制电压以用于在被环路滤波器14过滤之后以及由环路滤波器14提供为VCO调谐信号“VTUNE”之后调节VCO 16的输出频率。来自粗调块17的VCO频带选择信号被提供为单独的输入，其被施加到开环VCO以驱动RF输出频率接近“目标频率”的(数兆赫之内)。压控振荡器16还从双端口调制器24接收调谐信号“高端口”。此外，双端口调制器24给加法器20提供调谐信号“低端口”。加法器20将信号“低端口”和由“目标频率”给出的所需PLL频率结合，并且提供所得到的输出以针对所选择的频带来调节Σ-Δ调制器22。Σ-Δ调制器22针对所选择的频带提供信号来设置分数分频器18。信号“VTUNE”和“高端口”的一起调谐调节了输出信号“RF输出”的输出频率。调节后的输出信号“RF输出”通过分数分频器18被反馈给相位检测器12。在一个实施例中，分数分频器18是由Σ-Δ调制器22控制的可编程多模分频器。使用分数分频值以更高的解析度来提供PLL。在一个实施例中，Σ-Δ调制器的特征是三阶Σ-Δ调制器。在其它实施例中，Σ-Δ调制器22可以是不同类型的分数调制器。
在一个实施例中，压控振荡器16可以被实现为常规的负互导金属氧化物半导体(MOS)电感-电容(LC)振荡器电路。LC振荡器包括一个或多个变抗器(可变电抗器)组或阵列以用于相对于频率调谐VCO 16(未显示)。在一个实施例中，变抗器组中的变抗器被实现为电容器和开关。在另一个实施例中，变抗器的可变电容利用控制电压来控制。或者，变抗器可以以不同方式实现。根据所描述的实施例，变抗器组中的每个变抗器的大小或电容值是基于二进制加权，或在组中的位(bit)位置。例如，最低有效位(LSB)位置将有较小的或最小的大小的电容器，而最高有效位(MSB)位置将有较大的或最大的大小的电容器。在另一个实施例中，组中的所有变抗器可以有同样大小。在另一个实施例中，电容的变化依据提供给单个变抗器的控制电压的变化而变化。
图2示出了用于图1的双端口调制器的低端口和高端口传递函数的波形图。波形示出了幅度相对于频率关系的传递函数。在图2中，高端口传递函数用单虚线表示。低端口传递函数用实线表示。由于采样频率造成的频率调制限制用双虚线表示。合成调制传递函数是低端口传递函数和高端口传递函数的复合并且被示出为水平直线。
图3以方框图的形式更详细示出了图1的双端口调制器的高端口调制部分。双端口调制器24包括乘法器30、PLL校准块32、整数分数分离器34、高端口分数调制器36、延迟38以及二进制-测温转换器40。乘法器30具有用于接收输入信号“TX调制”的第一输入，用于接收标记为“高端口缩放”的缩放(scaling)信号的第二输入，以及用于提供标记为“高端口调制”的高端口调制信号的输出。图3中的散列连接(hashed connection)表示在块之间传导的值有多个位。箭头表示值被传输的方向。散列标示(hash mark)“s”表示值有符号，散列标示“u”表示值无符号。另外，变量“p”表示传导的值有p个整数位，而变量“Q”表示传导的值有q个分数位。例如，标有“sp.q”的连接标示具有p个整数位和q个分数位的有符号值。整数分数分离器34具有用于接收“高端口调制”信号的输入，耦合于高端口分数调制器36的输入的第一输出，以及耦合于延迟38的输入的第二输出。延迟38具有用于提供标记为“高端口整数”的“高端口调制”信号的整数部分的输出。二进制-测温转换器40具有耦合于高端口分数调制器36的输出的输入，以及用于提供标记为“高端口分数”的“高端口调制”信号的分数部分的输出。高端口分数调制器36使用数字二阶多位MASHΣ-Δ调制器(其将多位二进制分数部分转换为三个有符号的单个位状态(-1,0，+1))来执行分数调制。这些有符号的状态被映射到两个测温LSB变抗器(未显示)。图6示出了对应于有符号的一位高端口分数调制器输入值的无符号2位测温输出代码表。一起地，由延迟38提供的“高端口整数”值和由转换器42提供的“高端口分数”值构成图1所示的完整“高端口”信号。在替代结构中，如果高端口整数组已经使用混合的或分段体系结构实现，“高端口整数”信号的有符号的P位(Sp)可能需要通过编码级进行处理。
“高端口分数”值被用于驱动图1的VCO 16内的高端口调制变抗器组，正如上面参照具有变抗器组的LC振荡所描述的。在一个实施例中，变抗器的高端口组是多个非常精细量化的数字可切换变抗器，具有以阿托法拉(atto-Farads)为单位的电容和以千赫兹为单位的频率解析度。高端口调制包括整数组(或者是测温的、二进制可寻址的，或者是分段的)和用于Σ-Δ调制的一组LSB(最低有效位)电抗器(未显示)。例如，通过变量p的整数调制在由基准时钟确定的采样输入时间周期内接通了相等数量的LSB变抗器。分数调制以高时钟率被施加并且在基准时钟时间周期的一部分内接通了LSB大小变抗器，使得在基准时钟周期上的时间平均等于分数值。在一个实施例中，更高的分数调制时钟率是基准时钟率的两倍高。
图4以方框图的形式更详细示出了图3的高端口分数调制器36。高端口分数调制器36包括抖动电路48和二阶Σ-Δ调制器49。高端口分数调制向PLL频率调制命令应用缩放(scaling)，并将具有低端口调制Σ-ΔLSB解析度的瞬时数字频率调制命令映射到高端口调制变抗器组LSB大小。抖动电路48包括映射电路52、线性反馈移位寄存器(LFSR)50、缩放电路54和求和电路56。在抖动电路48中，LFSR50具有耦合于映射电路52的输入的输出。映射电路52具有耦合于缩放电路54的输入的输出。映射电路52向来自LFSR 50的输出提供单极-双极转换。缩放电路54具有耦合于求和电路56的输入的输出以提供与来自整数分数分离器34(图3)的信号进行求和的抖动分量以改善分数调制器36的光谱特性。如果被启用，则抖动被连续地施加，不论调制数据是否是改变的或由字符串0或字符串1组成。抖动是通过将长LFSR序列(例如17位或更多位，作为抖动时钟(未显示)和一组变化的或重复的调制符号的函数来选择)加到Σ-Δ调制的输入来完成的。使用基于Σ-Δ抖动的LFSR实质上给Σ-Δ输入引入了附加的随机的不显著的幅度调制。由于通过引入被加到Σ-Δ调制器49的随机抖动而被传输的相同调制符号串，抖动避免了调制路径空闲音。抖动不显著到足以不引起PLL调制的频谱降极。其它实施例可以不包括由抖动电路48提供的抖动。
调制器36包括累加器58和60、求和电路62，64和70、缩放电路66，68，72和74以及量化器76。累加器58具有耦合于求和电路56的输出的第一输入，第二输入，和输出。累加器60具有耦合于累加器58的输出的第一输入，第二输入，和输出。求和电路62具有耦合于累加器58的输出的第一输入，第二输入，和耦合于累加器58的第二输入的输出。求和电路64具有耦合于累加器60的输出的第一输入，第二输入，和耦合于累加器60的第二输入的输出。缩放电路66具有耦合于量化器76的输出的输入，和耦合于求和电路62的第二输入的输出。缩放电路68具有耦合于量化器76的输出的输入，和耦合于求和电路64的第二输入的输出。缩放电路66和68代表了调制器36的输入可接收的最大值。缩放电路72具有耦合于累加器58的输出的输入，和输出。缩放电路74具有耦合于累加器60的输出的输入，和输出。在所示的实施例中，缩放电路72和74具有1/2的比例因子。在其它实施例中，比例因子可以不同。另外，在其它实施例中，比例因子可以是固定的或者可以是可编程的。改变比例因子值类似于改变Σ-Δ调制器分辨率的解析度。求和电路70具有耦合于缩放电路72的输出的第一输入，耦合于缩放电路74的输出的第二输入，和输出。求和电路70的输出具有多个位。量化器76具有耦合于求和电路70的输出的输入，以及耦合于二进制-测温转换器40(图3)的输入的输出。量化器76将来自求和电路70的多位输出信号转换为单个有符号值。在所示的实施例中，量化器76的输出可以是-1,0或+1。对于大多数时间，量化器76的输出改变了1状态或更少，这消除了大小、延迟歪斜和由多位Σ-Δ输出间的上升时间和下降时间之间的可能的失配造成的一些物理Σ-Δ实现假象。Σ-Δ输出范围是对称的，并且没有引入抖动的分数值的偏移。注意，虽然描述了二阶Σ-Δ调制器，本领域技术人员将能够将所描述方案扩展到更高阶Σ-Δ调制器。
图5以方框图的形式示出了提供给图1的压控振荡器的各种信号。VCO 16具有用于接收标记为“VTUNE”的VCO调谐信号的输入，用于接收标记为“粗调谐”的粗调谐信号的输入，和用于从图3所示的延迟38接收“高端口整数”值的输入，以及用于接收图3所示的“高端口分数”值的输入，以及标记为“RF输出”的输出。VCO 16包括一组或多组变抗器17。
图6示出了用于将有符号的高端口分数调制器值映射到离散的一组LSB变抗器的测温码表。高端口分数调制器输出由VCO频率确定并且可以变化以响应当VCO例如被锁定时的频率变化。在没有调制情况下，在PLL唤醒和操作期间，分数调制器输出为0，其被映射为使得一个LSB变容器永久启用。当高端口调制器组的分数调制被启用时，分数调制器可以具有三个有符号的状态，其中频率可以上升、保持相同或下降。例如，如果VCO频率没有正在变化，高端口分数调制器输出提供固定的有符号的单个位的值，例如0，并且二进制-测温转换器会将0转换为无符号的2位值01(或10)，如图6表的第二行所示。如果调制将VCO频率减小了一个LSB频率步的分数量，那么输出可以是-1，具有对应的测温码00(第一行)。如果调制将VCO频率变化增加了一个LSB频率步的分数量，那么分数调制器输出可以是+1，具有对应的测温码11(即，如第三行所示的两个LSB频率步)。在其它实施例中，表中的值可以不同并且可以依据具体的VCO实现而变换。也就是说，映射可能取决于所使用的设备类型和构成调制组电路的设备如何被连接到一起。例如，二进制-测温转换器可能将-1转换为无符号的2位值11，0可以转换为01或10，以及+1可以转换为00。注意，有符号的单个位信号等同于无符号的2位信号，并且在这种情况下，有三种状态(-1，0，+1)。
使用如上所述的具有耦合于二进制-测温转换器的单一有符号的位输出的Σ-Δ调制器减少了由于VCO变抗器和信号路由失配的寄生含量。
由于实施本发明的装置大部分是由本领域所属技术人员所熟知的电子元件以及电路组成，为了对本发明基本概念的理解以及认识以及为了不混淆或偏离本发明所教导之内容，电路的细节不会在比上述所说明的认为有必要的程度大的任何程度上进行解释。
虽然本发明的描述参照具体实施例，正如随附的权利要求所陈述的，在不脱离本发明范围的情况下，可以进行各种修改以及变化。因此，说明书以及附图被认为是说明性而不是限制性的，并且所有这些修改是为了列入本发明范围内。本发明相对于具体实施例所描述的任何好处、优点或解决方案不旨在被解释为任何或所有保护范围的关键的、必需的、或必不可少的技术特征或元素。
本发明所用的术语“耦合”不旨在限定为直接耦合或机械耦合。
此外，本文所用的词语“a”或“an”(“一”或“一个”)被限定为一个或多于一个。并且，在权利要求书中所用的导入词组如“至少一个”和“一个或多个”不应被解释为暗示通过不定冠词“a”或“an”(“一”或“一个”)引入的其它要求保护的元素限制含有该引入的要求保护的元素任何特定权利要求公开了仅含有一个这样的元素，即使当同一权利要求中包括导入词组“一个或多个”或“至少一个”和不定冠词例如“a”或“an”(“一”或“一个”)。定冠词的使用也是如此。
除非另有说明，术语如“第一”以及“第二”被用于任意区分这些术语描述的元素。因此，这些术语不一定表示时间或这些元素的其它级别排序。

Claims (20)

1.一种集成电路，包括：
双端口调制器，具有用于接收发射器调制信号的第一输入、用于提供高端口调制信号的分数部分的第一输出、用于提供所述高端口调制信号的整数部分的第二输出、以及用于提供低端口调制信号的第三输出；
耦合于所述双端口调制器的压控振荡器VCO，所述VCO具有用于接收所述高端口调制信号的所述分数部分的第一输入、用于接收所述高端口调制信号的所述整数部分的第二输入、用于基于所述低端口调制信号接收调谐信号的第三输入、以及用于输出RF信号的第一输出；并且
其中有符号的单个位信号被用于生成所述高端口调制信号的所述分数部分。
2.根据权利要求1所述的集成电路，其中所述高端口调制信号的所述分数部分以高于所述高端口调制信号的所述整数部分的时钟率被施加到所述VCO。
3.根据权利要求1所述的集成电路，其中所述双端口调制器包括高端口分数调制器，用于产生用于生成所述高端口调制信号的所述分数部分的所述有符号的单个位信号。
4.根据权利要求3所述的集成电路，其中所述双端口调制器还包括整数分数分离器电路，用于接收所述高端口调制信号、用于给所述高端口分数调制器提供第一信号以生成所述高端口调制信号的所述分数部分、以及用于提供第二信号以生成所述高端口调制信号的所述整数部分。
5.根据权利要求3所述的集成电路，其中所述双端口调制器还包括二进制-测温转换器，所述二进制-测温转换器耦合于所述高端口分数调制器以用于将所述有符号的单个位信号转换成测温数字码以用于产生所述高端口调制信号。
6.根据权利要求3所述的集成电路，其中所述高端口分数调制器包括二阶或更高的Σ-Δ调制器。
7.根据权利要求6所述的集成电路，其中所述高端口分数调制器还包括耦合于所述二阶或更高的Σ-Δ调制器以用于产生所述有符号的单个位信号的量化器。
8.根据权利要求6所述的集成电路，还包括耦合于所述二阶或更高的Σ-Δ调制器以用于减轻调制中的空闲音的零均值抖动电路。
9.根据权利要求7所述的集成电路，其中所述量化器的所述有符号的单个位信号提供映射到所述VCO中的两个测温变抗器的三个有符号状态。
10.一种调制方法，包括：
在压控振荡器VCO的第一输入处接收高端口调制信号的分数部分，所述高端口调制信号的所述分数部分基于有符号的单个位信号；
在所述VCO的第二输入处接收所述高端口调制信号的整数部分；
在所述VCO的第三输入处接收VCO调谐信号；以及
在所述VCO的输出处生成RF信号。
11.根据权利要求10所述的方法，还包括：在双端口调制器的第一输出处生成高端口调制信号的所述分数部分，以及在所述双端口调制器的第二输出处生成所述高端口调制信号的所述整数部分。
12.根据权利要求11所述的方法，还包括：以接收所述高端口调制信号的整数分数分离器，基于所述高端口调制信号，生成第一输出信号和第二输出信号。
13.根据权利要求12所述的方法，还包括：在高端口分数调制器处接收所述第一输出信号，所述高端口分数调制器生成所述有符号的单个位信号。
14.根据权利要求13所述的方法，还包括：在二进制-测温码转换器处接收所述有符号的单个位信号，以及将所述有符号的单个位信号转换成测温码化信号，所述测温码化信号被表征为所述高端口调制信号的所述分数部分并且被提供给所述VCO的所述第一输入。
15.根据权利要求12所述的方法，还包括：通过将发射器调制信号与校准信号混合生成所述高端口调制信号。
16.根据权利要求12所述的方法，还包括：通过延迟所述第二输出信号使得所述高端口调制信号的所述整数部分与所述高端口调制信号的所述分数部分对准来生成所述高端口调制信号的所述整数部分。
17.根据权利要求13所述的半导体器件，其中在高端口分数调制器处接收所述第一输出信号包括：抖动所述第一输出信号。
18.根据权利要求10所述的方法，还包括：以Σ-Δ调制器生成低端口调制信号，所述Σ-Δ调制器接收包括将目标频率信号与所述双端口调制器的第三输出处输出的低端口信号混合的信号，所述调谐信号基于所述低端口调制信号。
19.一种集成电路，包括：
用于生成RF信号的压控振荡器VCO，所述VCO具有用于接收高端口调制信号的分数部分的第一输入，用于接收所述高端口调制信号的整数部分的第二输入，用于接收调谐信号的第三输入；以及
耦合于所述VCO的双端口调制器，所述双端口调制器用于接收发射器调制信号以及用于给所述VCO提供调制信号，所述双端口调制器在第一输入处接收所述发射器调制信号、在第一输出处基于有符号的单个位信号提供所述高端口调制信号的所述分数部分、在第二输出处提供所述高端口调制信号的所述整数部分、以及在第三输出处提供低端口调制信号；并且
其中所述高端口调制信号的所述分数部分基于有符号的单个位信号。
20.根据权利要求19所述的方法，其中所述调谐信号基于低端口调制信号。
CN201610056780.0A 2015-02-25 2016-01-28 具有分数vco调制的锁相环 Active CN105915212B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/631,305 2015-02-25
US14/631,305 US9484936B2 (en) 2015-02-25 2015-02-25 Phase locked loop having fractional VCO modulation

Publications (2)

Publication Number Publication Date
CN105915212A true CN105915212A (zh) 2016-08-31
CN105915212B CN105915212B (zh) 2020-11-06

Family

ID=55345741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610056780.0A Active CN105915212B (zh) 2015-02-25 2016-01-28 具有分数vco调制的锁相环

Country Status (3)

Country Link
US (1) US9484936B2 (zh)
EP (1) EP3062444B1 (zh)
CN (1) CN105915212B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900978A (zh) * 2020-08-07 2020-11-06 上海橙群微电子有限公司 锁相环电路、发射机和无线收发系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10623008B2 (en) * 2015-04-30 2020-04-14 Xilinx, Inc. Reconfigurable fractional-N frequency generation for a phase-locked loop
EP3343773B1 (en) * 2016-12-29 2022-06-01 Nxp B.V. Chirp generator using a pll
US10236899B1 (en) * 2018-02-22 2019-03-19 Allegro Microsystems, Llc Tunable fractional phase locked loop
US10715151B2 (en) 2018-03-22 2020-07-14 Qualcomm Incorporated Fast coarse tuning for frequency synthesizer
US10348310B1 (en) * 2018-05-30 2019-07-09 Xilinx, Inc. Programmable digital sigma delta modulator
CN111010173B (zh) * 2019-12-20 2023-05-23 湖北大学 一种自适应的小数频率合成器毛刺移除系统及方法
EP4064568A1 (en) * 2021-03-23 2022-09-28 Nxp B.V. Type-i plls for phase-controlled applications

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294936B1 (en) 1998-09-28 2001-09-25 American Microsystems, Inc. Spread-spectrum modulation methods and circuit for clock generator phase-locked loop
US7046098B2 (en) 2001-11-27 2006-05-16 Texas Instruments Incorporated All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
US6823033B2 (en) 2002-03-12 2004-11-23 Qualcomm Inc. ΣΔdelta modulator controlled phase locked loop with a noise shaped dither
US6856791B2 (en) 2002-03-14 2005-02-15 Ericsson Inc. Direct automatic frequency control method and apparatus
US7113052B2 (en) 2005-01-28 2006-09-26 Qualcomm, Incorporated Coarse frequency tuning in a voltage controlled oscillator
US7289004B2 (en) * 2005-08-15 2007-10-30 Motorola, Inc. Dual port modulator
US7439817B2 (en) 2006-02-16 2008-10-21 Texas Instruments Incorporated Frequency tuning range extension and modulation resolution enhancement of a digitally controlled oscillator
US7570182B2 (en) 2006-09-15 2009-08-04 Texas Instruments Incorporated Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering
US8045670B2 (en) 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
US8045669B2 (en) * 2007-11-29 2011-10-25 Qualcomm Incorporated Digital phase-locked loop operating based on fractional input and output phases
US7843730B2 (en) 2008-01-16 2010-11-30 Freescale Semiconductor, Inc. Non-volatile memory with reduced charge fluence
US7579887B1 (en) 2008-02-01 2009-08-25 International Bsuiness Machines Corporation Technique for efficiently managing both short-term and long-term frequency adjustments of an electronic circuit clock signal
US7772900B2 (en) 2008-07-15 2010-08-10 International Business Machines Corporation Phase-locked loop circuits and methods implementing pulsewidth modulation for fine tuning control of digitally controlled oscillators
EP2396887A4 (en) * 2009-02-13 2012-08-29 Freescale Semiconductor Inc INTEGRATED CIRCUIT COMPRISING A FREQUENCY GENERATION CIRCUITRY FOR CONTROLLING A FREQUENCY SOURCE
US8378751B2 (en) * 2009-02-13 2013-02-19 Qualcomm Incorporated Frequency synthesizer with multiple tuning loops
US8031025B2 (en) * 2009-03-16 2011-10-04 Mediatek Inc. Mixed-mode PLL
US8536916B1 (en) 2011-09-12 2013-09-17 Entropic Communications, Inc. Digitally controlled oscillator with thermometer sigma delta encoded frequency control word

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900978A (zh) * 2020-08-07 2020-11-06 上海橙群微电子有限公司 锁相环电路、发射机和无线收发系统

Also Published As

Publication number Publication date
EP3062444B1 (en) 2018-07-04
US20160248430A1 (en) 2016-08-25
CN105915212B (zh) 2020-11-06
EP3062444A1 (en) 2016-08-31
US9484936B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
CN105915212A (zh) 具有分数vco调制的锁相环
EP0961412B1 (en) Frequency synthesiser
US7432750B1 (en) Methods and apparatus for frequency synthesis with feedback interpolation
US9331878B2 (en) Frequency shift keying transmitter
US20030043950A1 (en) Phase-locked loop frequency synthesizer with two-point modulation
US11804847B2 (en) Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock
CN108028659B (zh) 混合式频率合成器及方法
CN101404569B (zh) 对参考时钟信号进行展频的装置和方法
EP1609243A1 (en) Method and system of jitter compensation
US9876631B2 (en) Digital synchronizer
CN107634757B (zh) 在锁相环路中使用参考时钟抖动来降低突波
US20040001600A1 (en) Phase locked loop circuit for reducing electromagnetic interference and contorl method thereof
KR20010080055A (ko) 프랙셔널 ν주파수 합성기
KR20100077548A (ko) 위상동기회로
US7508276B2 (en) Frequency modulator
US7495520B2 (en) Modulation device using frequency-shift keying
CN1679239B (zh) 包括锁相环路的设备和用于校准锁相环路的方法
CN1255950C (zh) ∑－δ编程装置、包含它的装置和使用它的编程方法
CN100539435C (zh) 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法
WO2012173573A1 (en) Frequency shift keying transmitter
KR0149126B1 (ko) 혼합형 주파수 합성기
CN111900978B (zh) 锁相环电路、发射机和无线收发系统
US20110274143A1 (en) Spread spectrum clock signal generator method and system
Lee et al. A fractional-N frequency synthesizer with a 3-bit 4 th order Σ-Δ modulator
KR20110014769A (ko) 스프레드 스펙트럼 클럭 발생기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant