CN111010173B - 一种自适应的小数频率合成器毛刺移除系统及方法 - Google Patents
一种自适应的小数频率合成器毛刺移除系统及方法 Download PDFInfo
- Publication number
- CN111010173B CN111010173B CN201911326076.2A CN201911326076A CN111010173B CN 111010173 B CN111010173 B CN 111010173B CN 201911326076 A CN201911326076 A CN 201911326076A CN 111010173 B CN111010173 B CN 111010173B
- Authority
- CN
- China
- Prior art keywords
- pulse
- ref
- period
- fixed
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000003044 adaptive effect Effects 0.000 title claims description 27
- 230000001052 transient effect Effects 0.000 claims abstract description 25
- 230000000694 effects Effects 0.000 claims abstract description 13
- 239000013256 coordination polymer Substances 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000007599 discharging Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 5
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 claims description 4
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 claims description 4
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 claims description 4
- 230000008029 eradication Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 101150075070 PFD1 gene Proteins 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明属于数模混合集成电路电子电路技术领域，公开了一种自适应的小数频率合成器毛刺移除系统及方法，自适应的小数频率合成器毛刺移除系统包括鉴频鉴相器PFD、锁定检测器LD、固定宽度固定位置可变周期脉冲发生器FFVPG、可变幅度电荷泵VACP、环路滤波器LF、压控振荡器VCO、多模分频器MMD、Delta‑Sigma调制器DSM。本发明使小数频率合成器的环路电流脉冲不仅具有固定位置、固定宽带和可变幅度，而且在瞬态时的周期为TREF，在锁定时的周期为N倍TREF，用于移除脉冲位置调制效应和脉冲宽度调制效应，根除参考毛刺和减小分数毛刺。
Description
技术领域
本发明属于数模混合集成电路电子电路技术领域，尤其涉及一种自适应的小数频率合成器毛刺移除系统及方法。
背景技术
目前，最接近的现有技术：小数频率合成器是一种输出频率的器件，具有分辨率高、相位噪声低和锁定时间快的性能，广泛应用在现代无线通信、雷达和电子对抗等系统，输出频率毛刺的大小是衡量小数频率合成器性能的一个重要指标，例如在无线通信系统中，小数频率合成器的毛刺越小，带内和带外噪声耦合到带内的噪声越小，无线通信系统的灵敏度越高。
现有技术通过高性能的电荷泵、新型结构的鉴频鉴相器、低量化噪声的Delta-Sigma调制器，或通过采样保持、模拟和数字校准、离散环路滤波器、脉冲位置调制和重现等技术降低毛刺的大小。但是，以上技术存在脉冲位置调制和脉冲宽度调制效应，不能从根源上移除毛刺。一种基于固定宽度可变幅度电荷泵的小数频率合成器，可以消除脉冲位置调制效应和脉冲宽度调制效应，但该方案只能根除参考毛刺。根据以上分析，目前仍缺乏根除小数频率合成器整数毛刺和分数毛刺的相关技术。
综上所述，现有技术存在的问题是：现有技术频率合成器毛刺移出方法不能从根源上移出毛刺，目前缺乏根除小数频率合成器整数毛刺和分数毛刺的相关技术。
解决上述技术问题的意义：根除了参考毛刺和减小分数毛刺，使小数频率合成器的输出频率具有更高的频谱纯度，用于无线收发器时可减小带内噪声和带外耦合到带内的噪声。
发明内容
针对现有技术存在的问题，本发明提供了一种自适应小数频率合成器毛刺移除系统及方法。本发明不仅可以根除参考毛刺而且可以减小分数毛刺。
本发明是这样实现的，一种自适应的小数频率合成器毛刺移除系统，包括：
鉴频鉴相器PFD：用于检测参考频率fREF和反馈频率fDIV的相位误差θerror,用脉冲UP和DN表示；当fREF超前fDIV时，UP输出有效电平；当fREF滞后fDIV时，DN输出有效电平；
锁定检测器LD：用于检测fREF和fDIV的相位误差θerror，当θerror大于阈值相位误差θ0，小数频率合成器处于瞬态，Lock信号为低电平；当θerror小于阈值相位误差θ0，小数频率合成器处于锁定状态，Lock信号为高电平；
固定宽度固定位置可变周期脉冲发生器FFVPG：包括延迟单元TD、RS触发器、分频器DIV、与门、或门，用于产生固定宽度、固定位置和可变周期的数字脉冲；
可变幅度电荷泵VACP：包括或门、D触发器、固定电流I1、电容C、充电电流IUP、放电电流IDN，充电电流IUP和放电电流IDN的幅度可变，大小与电容C上的电压V1成K倍正比例关系，FFVPG驱动VACP产生固定宽度、固定位置、可变幅度和可变周期的环路电流ICP；
环路滤波器LF：采用无源高阶低通滤波器，输入为环路电流ICP，输出为调谐电压Vtune；
压控振荡器VCO：采用电感电容型压控振荡器，输入为调谐电压Vtune，输出为谐振频率fVCO；
多模分频器MMD：由2/3分频器单元组成，输入为fVCO，输出为fDIV；
Delta-Sigma调制器DSM：采用mesh 1-1-1型结构,输入为小数控制字0.F，输出为多模分频器MMD的分频比控制字NMMD。
进一步，所述固定宽度固定位置可变周期脉冲发生器FFVPG用于产生固定宽度、固定位置和可变周期的数字脉冲；所述可变幅度电荷泵VACP用于产生幅度可变的充电电流IUP和放电电流IDN；
所述固定位置为参考频率fREF的下降沿，固定宽度为TD，瞬态时脉冲周期为TREF，锁定时脉冲周期为N×TREF，且锁定时环路电流脉冲的幅度之和为0。
本发明的另一目的在于提供一种自适应的小数频率合成器毛刺移除方法包括：
通过固定宽度、固定位置和可变周期的脉冲发生器和可变幅度的电荷泵，使小数频率合成器的环路电流具有固定宽度、固定位置和可变幅度且锁定时幅度和为0。同时周期可变，瞬态时的周期为TREF，锁定时的周期为N×TRE，移除脉冲宽度调制效应和脉冲位置调制效应，根除参考毛刺和减小分数毛刺。
进一步，根除参考毛刺方法包括：脉冲宽度固定为TD，脉冲间隔固定为TS，脉冲周期为TREF，完成一次小数分频的脉冲个数为p，对应的周期为TREF0，则TREF0＝p×TREF。a1，a2，…和ap为脉冲的幅度，大小与fREF和fDIV的相位误差成正比；
将TD和TS时间内的脉冲幅度分别用ω个和z个离散值表示，则脉冲周期TREF内的样本点数r为：r＝ω+z，一次小数分频周期TREF0内的样本点数m为：m＝p×r；ICP(t)被离散化为ICP(n)，其中n＝1，2，…，m；
ICP(n)＝{a1a1...a100..00a2a2...a200..00apap...ap00..00}；
设小数频率合成器在频率
的毛刺为ck，利用傅里叶变换得到ck为：
当k＝p，此时为参考毛刺cp，大小为
因为r表示一个脉冲周期TREF，等式中括号内的值相等，为X,则
当小数频率合成器处于锁定状态，一个小数分频周期内的相位误差为0，所以a1+a2+...ap＝0，参考毛刺cp为0，根除参考毛刺。
进一步，根除减小分数毛刺的方法包括：锁定时脉冲周期被调整为N×TREF，此周期内的样本点r增加为N×(w+z)，一个小数分频周期内样本点m增加为p×N×(w+z)；根据等式
ck的值较脉冲周期为TREF时更小，减小分数毛刺。
进一步，所述自适应的小数频率合成器毛刺移除方法包括以下步骤：
步骤一，利用鉴频鉴相器检测参考频率fREF和反馈频率fDIV的相位误差θerror,用脉冲UP和DN表示；当fREF超前fDIV时，UP输出有效电平；当fREF滞后fDIV时，DN输出有效电平；
步骤二，利用锁定检测器检测fREF和fDIV的相位误差θerror，当θerror大于阈值相位误差θ0，小数频率合成器处于瞬态，Lock信号为低电平；当θerror小于阈值相位误差θ0，小数频率合成器处于锁定状态，Lock信号为高电平；
步骤三，利用固定宽度固定位置可变周期脉冲发生器产生固定宽度、固定位置和可变周期的数字脉冲，利用可变幅度电荷泵产生可变幅度的充电电流和放电电流；
步骤四，利用固定宽度固定位置可变周期脉冲发生器驱动可变幅度电荷泵，产生固定宽度、固定位置、可变幅度和可变周期的环路电流脉冲，根除参考毛刺和减小分数毛刺。
进一步，步骤三中，所述利用固定宽度固定位置可变周期脉冲发生器产生固定宽度、固定位置和可变周期的数字脉冲，包括：
参考信号fREF通过延迟单元TD和RS触发器时产生Pulse0；fREF通过分频器DIV产生fREF1，然后通过延迟单元TD和RS触发器产生Pulse1；Pulse0和UP(DN)连接到RS触发器，产生UP_T(DN_T)，用于确定环路电流为充电(放电)；UP_T(DN_T)和Pulse0连接到与门产生Pulse_UP0(Pulse_DN0)；Pulse_UP0(Pulse_DN0)、Lock和
通过与门和或门产生Pulse_UP1(Pulse_DN1)；
当fREF超前fDIV，且设定分频器DIV的分频比为3，UP和UP_T输出有效电平，脉冲Pulse_UP0和脉冲Pulse0相等；当θerror>θ0，环路处于瞬态，Lock输出低电平，此时Pulse_UP1和Pulse_UP0相等，宽度固定为TD，位置为fREF的下降沿，周期为TREF；当θerror<θ0，环路锁定，Lock输出高电平，Pulse_UP1为Pulse1与Pulse_UP0的乘积，宽度仍固定为TD，位置为fREF的下降沿，周期为3×TREF。
进一步，步骤三，所述利用可变幅度电荷泵产生可变幅度的充电电流和放电电流，包括：
UP和DN通过或门转换为充电信号Charge，并驱动电流对电容充电到电压V1；充电前，Pulse0通过D触发器使CL变为高电平，将电容上的电压置零；当VACP开始工作时，UP和DN通过或门将CL置为低电平；电压V1与相位误差θerror成正比；充电电流IUP和放电电流IDN为K×V1，其中K是电压到电流的转换因子，为固定常数；VACP的充电电流IUP的幅度和放电电流IDN的幅度可变并且与相位误差θerror成正比。
本发明的另一目的在于提供一种搭载所述自适应的小数频率合成器毛刺移除系统的无线通信小数频率合成器。
综上所述，本发明的优点及积极效果为：本发明提供一种自适应的小数频率合成器毛刺移除系统及方法，鉴频鉴相器PFD用于检测参考频率fREF和fDIV的相位误差θerror；当fREF超前fDIV时，UP输出有效电平；当fREF滞后fDIV时，DN输出有效电平；锁定检测器LD用于检测fREF和fDIV的相位误差θerror，当θerror大于阈值相位误差θ0，小数频率合成器处于瞬态，Lock信号为低电平；当θerror小于阈值相位误差θ0，小数频率合成器处于锁定状态，Lock信号为高电平；固定宽度固定位置可变周期脉冲发生器FFVPG用于产生固定宽度、固定位置和可变周期的数字脉冲；可变幅度电荷泵VACP用于产生可变幅度的充电电流和放电电流脉冲；固定宽度固定位置可变周期脉冲发生器FFVPG驱动可变幅度电荷泵VACP，生成固定宽度、固定位置、可变幅度和可变周期的环路电流。本发明可根除参考毛刺和减小分数毛刺。
相比于现有技术，本发明的优点进一步包括：本发明提出一种自适应毛刺移除技术。通过一种固定位置、固定宽度和可变周期脉冲发生器和一种可变幅度电荷泵，使环路电流脉冲不仅有固定宽度、固定位置、可变幅度和可变周期，且锁定时电流脉冲幅度之和为0。环路电流脉冲的固定宽度、固定位置和可变幅度特性用于移除整数毛刺；环路电流脉冲的可变周期特性用于移除分数毛刺。
本发明通过设计可变幅度的电荷泵和固定位置、固定宽度和可变周期脉冲发生器，使小数频率合成器的环路电流脉冲不仅具有固定位置、固定宽带和可变幅度，而且在瞬态时的周期为TREF，在锁定时的周期为N倍TREF，用于移除脉冲位置调制效应和脉冲宽度调制效应，根除参考毛刺和减小分数毛刺。
附图说明
图1是本发明实施例提供的自适应的小数频率合成器毛刺移除系统结构示意图。
图中：1、鉴频鉴相器PFD；2、锁定检测器LD；3、固定宽度固定位置可变周期脉冲发生器FFVPG；4、可变幅度电荷泵VACP；5、环路滤波器LF；6、压控振荡器VCO；7、多模分频器MMD；8、Delta-Sigma调制器DSM。
图2是本发明实施例提供的自适应的小数频率合成器毛刺移除系统原理图。
图3是本发明实施例提供的FFVPG电路图。
图4是本发明实施例提供的VACP电路图。
图5是本发明实施例提供的自适应小数频率合成器毛刺移除方法流程图。
图6是本发明实施例提供的FFVPG的时序图。
图7是本发明实施例提供的VACP的时序图。
图8是本发明实施例提供的FFVPG驱动VACP下的环路电流脉冲示意图。
图9是本发明实施例提供的环路电流脉冲示意图。
图10是本发明与传统小数频率合成器和一种基于固定宽度可变幅度电荷泵(FWVA-CP)的小数频率合成器的性能比较图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
现有技术频率合成器毛刺移出方法不能从根源上移出毛刺，目前缺乏根除小数频率合成器整数毛刺和分数毛刺的相关技术。
针对现有技术存在的问题，本发明提供了一种自适应小数频率合成器毛刺移除系统及方法，下面结合附图对本发明作详细的描述。
如图1至图4所示，本发明实施例提供的自适应小数频率合成器系统包括：
包括鉴频鉴相器PFD 1、锁定检测器LD 2、固定宽度固定位置可变周期脉冲发生器FFVPG 3、可变幅度电荷泵VACP 4、环路滤波器LF 5、压控振荡器VCO6、多模分频器MMD 7、Delta-Sigma调制器DSM 8，其中参考频率为fREF，参考周期为TREF。
鉴频鉴相器PFD 1：用于检测参考频率fREF和fDIV的相位误差θerror,用脉冲UP和DN表示；当fREF超前fDIV时，UP输出有效电平；当fREF滞后fDIV时，DN输出有效电平。
锁定检测器LD 2：用于检测fREF和fDIV的相位误差θerror，当θerror大于阈值相位误差θ0，小数频率合成器处于瞬态，Lock信号为低电平；当θerror小于阈值相位误差θ0，小数频率合成器处于锁定状态，Lock信号为高电平。
固定宽度固定位置可变周期脉冲发生器FFVPG 3：包括延迟单元TD 3.1、RS触发器3.2、分频器DIV3.3、与门3.4、或门3.5，用于产生固定宽度、固定位置和可变周期的数字脉冲。
可变幅度电荷泵VACP 4：包括或门4.1、D触发器4.2、驱动电流4.3、电容4.4、充电电流IUP4.5、放电电流IDN4.6，用于产生可变幅度的充电电流IUP和放电电流。
如图3所示，本发明实施例提供的固定宽度固定位置可变周期脉冲发生器FFVPG 3用于产生固定位置、固定宽度和可变周期的数字脉冲，可变幅度电荷泵VACP 4用于产生可变幅度的充电电流IUP3.5和放电电流IDN3.6。
所述固定位置为参考频率fREF的下降沿，固定宽度为TD，瞬态时脉冲周期为TREF，锁定时脉冲周期为N×TREF，且锁定时环路电流脉冲的幅度之和为0。
本发明实施例提供自适应小数频率合成器毛刺移除方法包括：
通过设计固定宽度、固定位置和可变周期的脉冲发生器和可变幅度电荷泵，使小数频率合成器的环路电流脉冲具有固定宽度、固定位置、可变幅度且锁定时环路电流脉冲幅度之和为0，同时，周期可变，在瞬态时的周期为TREF，在锁定时的周期为N倍TREF，移除脉冲位置调制效应和脉冲宽度调制效应，根除参考毛刺和减小分数毛刺。
如图5所示，本发明实施例提供的自适应的自适应的小数频率合成器毛刺移除方法包括以下步骤：
S101，利用鉴频鉴相器检测参考频率fREF和fDIV的相位误差θerror,用脉冲UP和DN表示；当fREF超前fDIV时，UP输出高电平；当fREF滞后fDIV时，DN输出高电平。
S102，利用锁定检测器检测fREF和fDIV的相位误差θerror，当θerror大于阈值相位误差θ0，小数频率合成器处于瞬态，Lock信号为低电平；当θerror小于阈值相位误差θ0，小数频率合成器处于锁定状态，Lock信号为高电平。
S103，利用固定宽度固定位置可变周期脉冲发生器产生固定位置、固定宽度和可变周期的数字脉冲，利用可变幅度电荷泵产生可变幅度的充电电流和放电电流。
S104，利用固定宽度固定位置可变周期脉冲发生器驱动可变幅度电荷泵的充电电流和放电电流，产生固定宽度、固定位置、可变幅度和可变周期的环路电流脉冲，根除参数毛刺和减小分数毛刺。
步骤S103中，本发明实施例提供的利用固定宽度固定位置可变周期脉冲发生器产生固定位置、固定宽度和可变周期的数字脉冲包括：
参考信号fREF通过延迟单元TD和RS触发器时产生Pulse0；fREF通过分频器DIV产生fREF1，然后通过延迟单元TD和RS触发器产生Pulse1；Pulse0和UP(DN)连接到RS触发器，产生UP_T(DN_T)，用于确定环路电流为充电(放电)；UP_T(DN_T)和Pulse0连接到与门产生Pulse_UP0(Pulse_DN0)；Pulse_UP0(Pulse_DN0)、Lock和
通过与门和或门产生Pulse_UP1(Pulse_DN1)。
当fREF超前fDIV，且分频器DIV的分频比为3，UP和UP_T输出有效电平，脉冲Pulse_UP0和脉冲Pulse0相等；当θerror>θ0，环路处于瞬态，Lock输出低电平，此时Pulse_UP1和Pulse_UP0相等，宽度固定为TD，位置为fREF的下降沿，周期为TREF；当θerror<θ0，环路锁定，Lock输出高电平，此时Pulse_UP1为Pulse1与Pulse_UP0的乘积，宽度仍固定为TD，位置仍为fREF的下降沿，周期变为3×TREF。
步骤S103中，本发明实施例提供的利用可变幅度电荷泵产生可变幅度的充电电流和放电电流包括：
UP和DN通过或门转换为充电信号Charge，并驱动电流对电容充电到电压V1；充电前，Pulse0通过D触发器使CL变为高电平，将电容上的电压置零；当VACP开始工作时，UP和DN通过或门将CL置为低电平；电压V1与相位误差θerror成正比；充电电流IUP和放电电流IDN为K×V1，其中K是电压到电流的转换因子，为固定常数；VACP的充电电流IUP 4.5的幅度和放电电流IDN 4.6的幅度可变并且与相位误差θerror成正比。
下面结合具体实施例对本发明作进一步说明。
实施例1：
如图2所示的小数频率合成器，主要通过PFD 1、LD 2、FFVPG 3和VACP 4等四个模块产生环路电流脉冲。FFVPG 3产生固定位置、固定宽度和可变周期的数字脉冲，VACP 4产生可变幅度的充电电流和放电电流。FFVPG 3驱动VACP 4产生图2所示的环路电流脉冲，其中固定位置为fREF的下降沿，固定宽度为TD，瞬态时脉冲周期为TREF，锁定时脉冲周期为N×TREF，且锁定时环路电流脉冲的幅度之和为0。
PFD 1检测fREF和fDIV的相位误差θerror,用脉冲UP和DN表示。当fREF超前fDIV时，UP输出有效电平；当fREF滞后fDIV时，DN输出有效电平。
LD 2检测fREF和fDIV的相位误差θerror，当θerror大于阈值相位误差θ0，小数频率合成器处于瞬态，Lock信号为低电平。当θerror小于阈值相位误差θ0，小数频率合成器处于锁定状态，Lock信号为高电平。
FFVPG 3如图3。参考信号fREF通过延迟单元TD 3.1和RS触发器3.2时产生Pulse0。fREF通过分频器DIV 3.3产生fREF1，然后通过延迟单元TD 3.1和RS触发器3.2产生Pulse1。Pulse0和UP(DN)连接到RS触发器3.2，产生UP_T(DN_T)，用于确定环路电流为充电(放电)。UP_T(DN_T)和Pulse0连接到与门3.4产生Pulse_UP0(Pulse_DN0)。Pulse_UP0(Pulse_DN0)、Lock和
通过与门3.4和或门3.5产生Pulse_UP1(Pulse_DN1)。
当fREF超前fDIV，且分频器DIV 3.3的分频比为3，FFVPG 3的时序如图6，UP和UP_T输出有效电平，脉冲Pulse_UP0和脉冲Pulse0相等。当θerror>θ0，环路处于瞬态，Lock输出低电平，此时Pulse_UP1和Pulse_UP0相等，宽度固定为TD，位置为fREF的下降沿，周期为TREF。当θerror<θ0，环路锁定，Lock输出高电平，此时Pulse_UP1为Pulse1与Pulse_UP0的乘积，宽度仍固定为TD，位置仍为fREF的下降沿，但是周期变为3×TREF。
VACP 4如图4，结合它的时序图图7，VACP的功能解释如下。UP和DN通过或门4.1转换为充电信号Charge，并驱动电流4.3对电容4.4充电到电压V1。每次充电前，Pulse0通过D触发器4.2使CL变为高电平，将电容4.4上的电压置零。当VACP开始工作时，UP和DN通过或门将CL置为低电平。因此，电压V1与相位误差θerror成正比。充电电流IUP 4.5和放电电流IDN 4.6为K×V1，其中K是电压到电流的转换因子，为固定常数。所以，VACP的充电电流IUP 4.5的幅度和放电电流IDN 4.6的幅度可变并且与相位误差θerror成正比。
FFVPG 3驱动VACP 4，环路电流脉冲ICP的时序如图8。当环路处于瞬态时，Pulse_UP0作用，环路电流脉冲ICP的周期为TREF；当环路处于瞬态时，Pulse_UP1作用，每3个TREF采集一个充电电流IUP，所以环路电流脉冲ICP的周期为3×TREF。
综上所述，利用图2所示的小数频率合成器结构，利用图3所示的FFVPG和图4所示的VACP可以产生图9所示的环路电流脉冲，实现根除整数毛刺和减小分数毛刺的目的。
实施例2：
图2所示小数频率合成器的环路电流脉冲ICP(t)的波形如图9，瞬态时环路电流脉冲的周期为TREF，锁定时环路电流脉冲的周期为N×TREF。
以瞬态时的电流脉冲波形为例，其特性如下：脉冲宽度固定为TD，脉冲间隔固定为TS，脉冲周期为TREF，完成一次小数分频的脉冲个数为p，对应的周期为TREF0，则TREF0＝p×TREF。a1，a2，…和ap为脉冲的幅度，其大小与fREF和fDIV的相位误差成正比。
将TD和TS时间内的脉冲幅度分别用ω个和z个离散值表示，则脉冲周期TREF内的样本点数r为：r＝ω+z，一次小数分频周期TREF0内的样本点数m为：m＝p×r。此时，ICP(t)被离散化为ICP(n)，其中n＝1，2，…，m。
ICP(n)＝{a1a1...a100..00a2a2...a200..00apap...ap00..00} (1)
设小数频率合成器在频率
处的毛刺为ck，利用离散傅里叶变换得到ck为：
当k＝p，此时为参考毛刺cp，大小为
因为r表示一个脉冲周期TREF，则等式(3)中括号内的值相等，令其为X,则
当小数频率合成器处于锁定状态，一个小数分频周期内的相位误差为0，所以a1+a2+...ap＝0，根据等式(4)参考毛刺cp为0，即该技术可以根除参考毛刺。
此外，因为锁定时脉冲周期被调整为N×TREF，此周期内的样本点r增加为N×(w+z)，一个小数分频周期内样本点m增加为p×N×(w+z)。根据等式(2)，ck的值较脉冲周期为TREF时更小，因此减小了分数毛刺。
下面结合具体实验对本发明作进一步描述。
图10为基于图2的小数频率合成器，选取MMD的整数值为120，小数值0.F为0.13,表征0.F的二进制位数为19位，参考频率为20MHz时调谐电压Vtune的频谱，根据图10得到，推荐的小数频率合成器FN-PLL与传统的FN-PLL和一种固定宽度可变幅度电荷泵：FWVA-CP的FN-PLL的性能比较。根据结果得到，推荐的小数频率合成器和基于FWVA-CP的FN-PLL一样没有参考毛刺，但是分数毛刺远小于基于FWVA-CP的FN-PLL。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种自适应的小数频率合成器毛刺移除系统，其特征在于，所述自适应的小数频率合成器毛刺移除系统包括：
鉴频鉴相器PFD：用于检测参考频率fREF和反馈频率fDIV的相位误差θerror,用脉冲UP和DN表示；当fREF超前fDIV时，UP输出有效电平；当fREF滞后fDIV时，DN输出有效电平；
锁定检测器LD：用于检测fREF和fDIV的相位误差θerror，当θerror大于阈值相位误差θ0，小数频率合成器处于瞬态，Lock信号为低电平；当θerror小于阈值相位误差θ0，小数频率合成器处于锁定状态，Lock信号为高电平；
固定宽度固定位置可变周期脉冲发生器FFVPG：与锁定检测器LD、鉴频鉴相器PFD及可变幅度电荷泵VACP连接，包括延迟单元TD、RS触发器、分频器DIV、与门、或门，产生固定宽度、固定位置和可变周期的数字脉冲；
可变幅度电荷泵VACP：包括或门、D触发器、固定电流I1、电容C、充电电流IUP、放电电流IDN，充电电流IUP和放电电流IDN的幅度可变，大小与电容C上的电压V1成K倍正比例关系，FFVPG驱动VACP产生固定宽度、固定位置、可变幅度和可变周期的环路电流ICP；
环路滤波器LF：采用无源高阶低通滤波器，输入为环路电流ICP，输出为调谐电压Vtune；
压控振荡器VCO：采用电感电容型压控振荡器，输入为调谐电压Vtune，输出为谐振频率fVCO；
多模分频器MMD：由2/3分频器单元组成，输入为fVCO，输出为fDIV；
Delta-Sigma调制器DSM：采用mesh 1-1-1型结构,输入为小数控制字0.F，输出为多模分频器MMD的分频比控制字NMMD；
所述固定宽度固定位置可变周期脉冲发生器FFVPG产生固定宽度、固定位置和可变周期的数字脉冲；所述可变幅度电荷泵VACP用于产生幅度可变的充电电流IUP和放电电流IDN；
所述固定位置为参考频率fREF的下降沿，固定宽度为TD，瞬态时脉冲周期为TREF，锁定时脉冲周期为N×TREF，且锁定时环路电流脉冲的幅度之和为0。
2.一种如权利要求1所述自适应的小数频率合成器毛刺移除系统的自适应的小数频率合成器毛刺移除方法，其特征在于，所述自适应的小数频率合成器毛刺移除方法包括：
通过固定宽度、固定位置和可变周期的脉冲发生器和可变幅度的电荷泵，使小数频率合成器的环路电流具有固定宽度、固定位置和可变幅度且锁定时幅度和为0；同时周期可变，瞬态时的周期为TREF，锁定时的周期为N×TREF，移除脉冲宽度调制效应和脉冲位置调制效应，根除参考毛刺和减小分数毛刺。
3.如权利要求2所述自适应的小数频率合成器毛刺移除方法，其特征在于，根除参考毛刺方法包括：脉冲宽度固定为TD，脉冲间隔固定为TS，脉冲周期为TREF，完成一次小数分频的脉冲个数为p，对应的周期为TREF0，则TREF0＝p×TREF；a1，a2，…和ap为脉冲的幅度，大小与fREF和fDIV的相位误差成正比；
将TD和TS时间内的脉冲幅度分别用ω个和z个离散值表示，则脉冲周期TREF内的样本点数r为：r＝ω+z，一次小数分频周期TREF0内的样本点数m为：m＝p×r；ICP(t)被离散化为ICP(n)，其中n＝1，2，…，m；
ICP(n)＝{a1a1...a100..00a2a2...a200..00apap...ap00..00}；
设小数频率合成器在频率
的毛刺为ck，利用傅里叶变换得到ck为：
当k＝p，此时为参考毛刺cp，大小为
因为r表示一个脉冲周期TREF，等式中括号内的值相等，为X,则
当小数频率合成器处于锁定状态，一个小数分频周期内的相位误差为0，所以a1+a2+...ap＝0，参考毛刺cp为0，根除参考毛刺。
4.如权利要求3所述自适应的小数频率合成器毛刺移除方法，其特征在于，根除减小分数毛刺的方法包括：锁定时脉冲周期被调整为N×TREF，此周期内的样本点r增加为N×(w+z)，一个小数分频周期内样本点m增加为p×N×(w+z)；根据等式
ck的值较脉冲周期为TREF时更小，减小分数毛刺。
5.如权利要求2所述自适应的小数频率合成器毛刺移除方法，其特征在于，所述自适应的小数频率合成器毛刺移除方法包括以下步骤：
步骤一，利用鉴频鉴相器检测参考频率fREF和反馈频率fDIV的相位误差θerror,用脉冲UP和DN表示；当fREF超前fDIV时，UP输出有效电平；当fREF滞后fDIV时，DN输出有效电平；
步骤二，利用锁定检测器检测fREF和fDIV的相位误差θerror，当θerror大于阈值相位误差θ0，小数频率合成器处于瞬态，Lock信号为低电平；当θerror小于阈值相位误差θ0，小数频率合成器处于锁定状态，Lock信号为高电平；
步骤三，利用固定宽度固定位置可变周期脉冲发生器产生固定宽度、固定位置和可变周期的数字脉冲，利用可变幅度电荷泵产生可变幅度的充电电流和放电电流；
步骤四，利用固定宽度固定位置可变周期脉冲发生器驱动可变幅度电荷泵，产生固定宽度、固定位置、可变幅度和可变周期的环路电流脉冲，根除参考毛刺和减小分数毛刺。
6.如权利要求5所述自适应的小数频率合成器毛刺移除方法，其特征在于，步骤三中，所述利用固定宽度固定位置可变周期脉冲发生器产生固定宽度、固定位置和可变周期的数字脉冲，包括：
参考信号fREF通过延迟单元TD和RS触发器时产生Pulse0；fREF通过分频器DIV产生fREF1，然后通过延迟单元TD和RS触发器产生Pulse1；Pulse0和UP或DN连接到RS触发器，产生UP_T或DN_T，用于确定环路电流为充电或放电；UP_T或DN_T和Pulse0连接到与门产生Pulse_UP0或Pulse_DN0；Pulse_UP0或Pulse_DN0、Lock和
通过与门和或门产生Pulse_UP1或Pulse_DN1。
7.如权利要求6所述自适应的小数频率合成器毛刺移除方法，其特征在于，当fREF超前fDIV，且设定分频器DIV的分频比为3，UP和UP_T输出有效电平，脉冲Pulse_UP0和脉冲Pulse0相等；当θerror>θ0，环路处于瞬态，Lock输出低电平，此时Pulse_UP1和Pulse_UP0相等，宽度固定为TD，位置为fREF的下降沿，周期为TREF；当θerror<θ0，环路锁定，Lock输出高电平，Pulse_UP1为Pulse1与Pulse_UP0的乘积，宽度仍固定为TD，位置为fREF的下降沿，周期为3×TREF。
8.如权利要求5所述自适应的小数频率合成器毛刺移除方法，其特征在于，步骤三，所述利用可变幅度电荷泵产生可变幅度的充电电流和放电电流，包括：
UP和DN通过或门转换为充电信号Charge，并驱动电流对电容充电到电压V1；充电前，Pulse0通过D触发器使CL变为高电平，将电容上的电压置零；当VACP开始工作时，UP和DN通过或门将CL置为低电平；电压V1与相位误差θerror成正比；充电电流IUP和放电电流IDN为K×V1，其中K是电压到电流的转换因子，为固定常数；VACP的充电电流IUP的幅度和放电电流IDN的幅度可变并且与相位误差θerror成正比。
9.一种搭载权利要求1所述自适应的小数频率合成器毛刺移除系统的无线通信小数频率合成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911326076.2A CN111010173B (zh) | 2019-12-20 | 2019-12-20 | 一种自适应的小数频率合成器毛刺移除系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911326076.2A CN111010173B (zh) | 2019-12-20 | 2019-12-20 | 一种自适应的小数频率合成器毛刺移除系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111010173A CN111010173A (zh) | 2020-04-14 |
| CN111010173B true CN111010173B (zh) | 2023-05-23 |
Family
ID=70117271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911326076.2A Active CN111010173B (zh) | 2019-12-20 | 2019-12-20 | 一种自适应的小数频率合成器毛刺移除系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111010173B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472820A (en) * | 1981-04-06 | 1984-09-18 | Motorola, Inc. | Program swallow counting device using a single synchronous counter for frequency synthesizing |
| US5260979A (en) * | 1991-05-28 | 1993-11-09 | Codex Corp. | Circuit and method of switching between redundant clocks for a phase lock loop |
| JP2005260866A (ja) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Works Ltd | フラクショナルｎ周波数シンセサイザ装置 |
| WO2007030358A2 (en) * | 2005-09-08 | 2007-03-15 | Motorola Inc. | Rf synthesizer and rf transmitter or receiver incorporating the synthesizer |
| CN101977053A (zh) * | 2010-11-19 | 2011-02-16 | 长沙景嘉微电子有限公司 | 应用于动态可重配分频比的pll的锁定检测电路 |
| JP2013223075A (ja) * | 2012-04-16 | 2013-10-28 | Lapis Semiconductor Co Ltd | Ｐｌｌ周波数シンセサイザ、半導体集積装置及び無線通信機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3073132B2 (ja) * | 1994-07-20 | 2000-08-07 | シャープ株式会社 | 平面光源装置 |
| US20080111633A1 (en) * | 2006-11-09 | 2008-05-15 | International Business Machines Corporation | Systems and Arrangements for Controlling Phase Locked Loop |
| US8045669B2 (en) * | 2007-11-29 | 2011-10-25 | Qualcomm Incorporated | Digital phase-locked loop operating based on fractional input and output phases |
| US7928779B2 (en) * | 2009-06-17 | 2011-04-19 | Integrated Device Technology, Inc. | Methods and apparatuses for incremental bandwidth changes responsive to frequency changes of a phase-locked loop |
| US9432030B2 (en) * | 2013-12-05 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and operating method of PLL |
| US9484936B2 (en) * | 2015-02-25 | 2016-11-01 | Freescale Semiconductor, Inc. | Phase locked loop having fractional VCO modulation |
-
2019
- 2019-12-20 CN CN201911326076.2A patent/CN111010173B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472820A (en) * | 1981-04-06 | 1984-09-18 | Motorola, Inc. | Program swallow counting device using a single synchronous counter for frequency synthesizing |
| US5260979A (en) * | 1991-05-28 | 1993-11-09 | Codex Corp. | Circuit and method of switching between redundant clocks for a phase lock loop |
| JP2005260866A (ja) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Works Ltd | フラクショナルｎ周波数シンセサイザ装置 |
| WO2007030358A2 (en) * | 2005-09-08 | 2007-03-15 | Motorola Inc. | Rf synthesizer and rf transmitter or receiver incorporating the synthesizer |
| CN101977053A (zh) * | 2010-11-19 | 2011-02-16 | 长沙景嘉微电子有限公司 | 应用于动态可重配分频比的pll的锁定检测电路 |
| JP2013223075A (ja) * | 2012-04-16 | 2013-10-28 | Lapis Semiconductor Co Ltd | Ｐｌｌ周波数シンセサイザ、半導体集積装置及び無線通信機器 |
Non-Patent Citations (3)
| Title |
|---|
| Katumba, Rachel N..A Technique for Reference Spur Eradication in Fractional-N Frequency Synthesis.Carleton University.2016,第-卷(第-期),全文. * |
| S. Pellerano, S. Levantino, C. Samori and A. L. Lacaita.A dual-band frequency synthesizer for 802.11a/b/g with fractional-spur averaging technique.ISSCC. 2005 IEEE International Digest of Technical Papers. Solid-State Circuits Conference.2005,第-卷(第-期),全文. * |
| 林鑫. 基于小数N分频的电荷泵锁相环研究与设计.知网.2017,第-卷(第-期),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111010173A (zh) | 2020-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8699650B2 (en) | Fractional type phase-locked loop circuit with compensation of phase errors | |
| US8433024B2 (en) | Spread spectrum clock generator and method for adjusting spread amount | |
| US8653869B2 (en) | Segmented fractional-N PLL | |
| US4546331A (en) | Frequency modulation in a phase-locked loop | |
| US9397675B1 (en) | Hybrid frequency synthesizer and method | |
| US9246499B2 (en) | Digital phase lock loop circuit including finite impulse response filtering to reduce aliasing of quantization noise | |
| EP1458100A1 (en) | Phase-error compensation in a fractional-N PLL frequency synthesizer | |
| US8866519B1 (en) | System and method for reducing spectral pollution in a signal | |
| JP2001117662A (ja) | 自己変調型クロック発生回路 | |
| JP4275502B2 (ja) | フラクショナルｎ周波数シンセサイザ及びフラクショナルｎ周波数シンセサイズ方法 | |
| JP4469628B2 (ja) | 分散変調型クロック発生回路 | |
| CN112134558A (zh) | 具有锁频环的全数字锁相环（adpll） | |
| US7642861B2 (en) | Locked loop system | |
| Galton | Delta-sigma fractional-N phase-locked loops | |
| CN111010173B (zh) | 一种自适应的小数频率合成器毛刺移除系统及方法 | |
| Riley et al. | A hybrid/spl Delta//spl Sigma/fractional-N frequency synthesizer | |
| Zarkeshvari et al. | PLL-based fractional-N frequency synthesizers | |
| KR101898585B1 (ko) | 디지털 제어 발진기 기반 확산 스펙트럼 클럭 발생 장치 | |
| Reddy | Noise shaping with sigma delta modulators in fractional-N synthesizers | |
| US11658666B1 (en) | Fractional-N ADPLL with reference dithering | |
| JP4037212B2 (ja) | 半導体装置 | |
| Kennedy et al. | Nonlinearity-induced spurs in fractional-N frequency synthesizers | |
| KR20150130644A (ko) | 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법 | |
| US11909409B1 (en) | Low jitter PLL | |
| US20140184274A1 (en) | Fractional-n frequency synthesizer with low quantization noise |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231225 Address after: 430070, 4th Floor, Building C, Huace Space Time Intelligent Science and Technology Innovation Park, No. 6 Huanglong East Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province Patentee after: WUHAN LIYAN CONTROL TECHNOLOGY CO.,LTD. Address before: 430062 368 Friendship Avenue, Wuchang District, Wuhan, Hubei. Patentee before: Hubei University |
|
| TR01 | Transfer of patent right |