KR20150130644A - 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법 - Google Patents

디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법 Download PDF

Info

Publication number
KR20150130644A
KR20150130644A KR1020140057366A KR20140057366A KR20150130644A KR 20150130644 A KR20150130644 A KR 20150130644A KR 1020140057366 A KR1020140057366 A KR 1020140057366A KR 20140057366 A KR20140057366 A KR 20140057366A KR 20150130644 A KR20150130644 A KR 20150130644A
Authority
KR
South Korea
Prior art keywords
frequency
value
profile
phase locked
locked loop
Prior art date
Application number
KR1020140057366A
Other languages
English (en)
Other versions
KR101601023B1 (ko
Inventor
김철우
배상근
송준영
황세욱
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020140057366A priority Critical patent/KR101601023B1/ko
Publication of KR20150130644A publication Critical patent/KR20150130644A/ko
Application granted granted Critical
Publication of KR101601023B1 publication Critical patent/KR101601023B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Abstract

스프레드 스펙트럼 클럭 생성기가 개시된다. 본 발명의 일 실시예에 따른 스프레드 스펙트럼 클럭 생성기는 출력 주파수를 분주하여 피드백하기 위한 주파수 분주기를 포함하고, 미리 설정된 루프 대역폭에 의해 저역 필터링을 수행함으로써 주파수원의 위상을 고정하는 위상 고정 루프; 상기 주파수 분주기의 분주값을 동적으로 변화시켜 출력하는 시그마-델타 변조기; 상기 위상 고정 루프에 의하여 저역 필터링된 프로파일을 출력하는 프로파일 생성기; 상기 프로파일 생성기로부터 입력된 프로파일에 적용된 상기 저역필터링 처리를 보상하여 상기 시그마-델타 변조기로 출력하는 디지털 보상기; 및 상기 디지털 보상기를 구성하는 탭들 각각의 증폭도를 선택하여 상기 위상 고정 루프의 루프 대역폭에 가장 근접한 주파수를 영점으로 자동 설정하는 영점 조정기를 포함한다.

Description

디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법{SPREAD SPECTRUM CLOCK GENERATOR WITH DIGITAL COMPENSATOR AND METHOD FOR GENERATING CLOCK USING THE SAME}
본 발명은 클록 생성기 및 클록 생성 방법에 관한 것으로서, 보다 상세하게는 고속의 유선 전송 인터페이스에서 전자 방해 잡음(EMI: Electro Magnetic Interference)을 줄일 수 있는 시그마-델타 변조기(SDM: Sigma-Delta Modulator)를 이용한 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록 생성 방법에 관한 것이다.
각종 휴대용 기기 이용과 수요의 증가로 인하여, 포터블 기기의 각 구성품들 간의 전자 방해 잡음(일명, 전자파 장애)(Electro Magnetic Interference, 이하, 'EMI'라 칭함) 문제가 점점 증가하고 있다. 전자 방해 잡음(EMI)으로 인한 문제는 단순한 일시적인 비디오나 오디오 자료의 일그러짐일 수도 있지만, 심각한 경우 구성품들의 오작동을 유발하게 된다. 휴대용 기기들이 점차 소형화, 집적화됨에 따라서 전자파 장애(EMI)의 대처 방안에 대한 논의가 활발해 지고 있다. 앞으로의 제품은 현재보다 집적화, 소형화와 더불어 고속 동작이 예상되기 때문에 전자파 장애를 방지하기 위한 기술에 대한 수요는 더욱 증가할 것으로 예상된다.
상기 EMI를 줄이기 위해 문제가 되는 반도체 혹은 부품을 차폐(shielding)할 수도 있지만, 이 경우 그 차지하는 면적이 매우 넓을 뿐만 아니라 비용이 많이 들기 때문에 비현실적이다.
특히나, 이러한 EMI는 전송 데이터의 대역폭이 클수록, 그리고 출력되는 신호의 전력 최고치가 높을수록 크다고 알려져 있는데, 최근 늘어나는 데이터 전송량으로 예측해 볼 때 대역폭의 증가는 불가피하다. 따라서 출력 신호의 전력 최고치를 낮출 수 있는 스프레드 스펙트럼 클록 생성기(Spread Spectrum Clock Generator, 이하, 'SSCG'라 칭함)가 EMI를 줄이기 위한 가장 효과적이며 가격 경쟁력이 있는 해결법으로 거론되고 있다.
스프레드 스펙트럼 기술은 정주기 클록(Regular Clock)의 주기 또는 주파수를 변조(Modulation)하여 특정 주파수에 몰려 있는 에너지를 보다 넓은 대역에 걸쳐 골고루 분포하도록 하는 기술로서, 기존의 클록 구동 방식과 호환되고, 사용 가능한 주파수도 수백 MHz ~ 수 GHz 영역까지 확장할 수 있다. 예를 들어, 스프레드 스펙트럼 기술을 이용하면, 2.7GHz 인 출력 주파수를 이의 0.005%인 13.5MHz 만큼씩 전력을 분배하여 출력함으로써 한 주파수에 전력이 집중되는 것을 방지할 수 있다.
이러한 스프레드 스펙트럼 클록 생성기(SSCG)는 인쇄 회로 기판(PCB)이 별도로 추가거나 조립과정에서 추가적인 비용이 들지 않으므로 선호된다. 또한, 클록 생성기의 출력 주파수를 변조할 수 있는 프로파일(profile)을 위상고정루프(Phase Locked Loop, 이하 'PLL'이라 칭함)의 어느 부분에서 입력하느냐에 따라 그 방식이 그 다양하다.
본 발명은 삼각 프로파일 생성기, 시그마-델타 변조기(Sigma-Delta Modulator, 이하, 'SDM'이라 칭함) 및 주파수 분주기를 연결하여, 분주비에 변화를 주는 방식에 관한 것으로서, 이러한 구조를 갖는 종래의 SSCG의 구성 예가 도 1에 예시되어 있다. 도 1을 참조하면, 종래의 SSCG(10)는 위상 주파수 비교기(11), 전하펌프(12), 루프필터(13), 전압제어 발진기(14) 및 주파수 분주기(17)를 포함하는 일반적인 PLL 구조에 삼각프로파일 생성기(15)와 시그마-델타 변조기(SDM)(16)가 연결된 구조를 갖는다. 이러한 구조는 주파수를 미세하고 정확히 변경할 수 있기 때문에 가장 많이 사용되고 있다.
하지만, 이러한 종래의 SSCG(10)는 또 다른 EMI 증가 요소를 포함하고 있다.
즉, SDM(16)은 디지털 신호를 아날로그로 변환하는 과정에서 양자화 잡음을 발생시키는데, 이러한 양자화 잡음을 제거하기 위해 PLL의 루프 대역폭을 낮은 주파수로 설정할 경우 삼각 프로파일 생성기(15)에서 생성된 삼각 프로파일이 왜곡되는 정도가 더 커져 EMI가 크게 증가하게 되는 문제가 있었다. 다시 말해, 삼각 프로파일 생성기(15)에서 생성된 삼각 프로파일은 그 최고와 최저 주파수에서 고주파 하모닉 성분이 발생되며, 이 고주파 하모닉 성분이 PLL의 루프 대역폭에 의해 저역 필터링됨으로써 삼각 프로파일 자체가 왜곡되고, 이로 인해 출력 주파수의 출력 파워 피크점이 높아져 EMI 발생이 커지게 되는데, PLL의 루프 대역폭이 낮아지면 상기 삼각 프로파일이 왜곡되는 정도가 더 커지고 결과적으로 EMI이 증가하는 단점이 있다.
반면, 삼각 프로파일의 왜곡을 줄이기 위해 PLL의 루프 대역폭을 높은 주파수로 설정할 경우 SDM(16)의 양자화 잡음에 의한 지터(jitter)가 커지게 되어 클록으로서 그 성능이 열화된다.
따라서 종래에는 SSCG(10) 설계시 양자화 잡음 제거 특성을 극대화하면서 삼각 프로파일의 왜곡을 최소화하는 루프 대역폭을 설정하기 위해 어려움을 겪어야 했다.
따라서 본 발명은 상기 문제를 해결하기 위해, 양자화 잡음 제거 특성을 극대화하면서 프로파일의 왜곡을 최소화함으로서 EMI 특성을 향상시킨 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록 생성 방법을 제공하고자 한다.
또한, 본 발명은 위상 고정 루프의 루프 대역폭에 의한 저역 필터링을 보상함으로써, 위상 고정 루프의 루프 대역폭을 양자화 잡음을 최소화하기 위한 주파수로 설정하더라도 프로파일이 그 루프 대역폭에 의해 저역 필터링 되지 않도록 하는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록 생성 방법을 제공하고자 한다.
또한, 본 발명은 예측이 어려운 위상 고정 루프의 루프 대역폭에 의한 저역 필터링을 실시간으로 분석하여 그 보상폭을 자동으로 결정하도록 하는 스프레드 스페트럼 클록 생성기 및 이를 이용한 클록 생성 방법을 제공하고자 한다.
상기 목적을 달성하기 위해, 본 발명에서 제공하는 스프레드 스펙트럼 클록 생성기는 출력 주파수를 분주하여 피드백하기 위한 주파수 분주기를 포함하고, 미리 설정된 루프 대역폭에 의해 저역 필터링을 수행함으로써 주파수원의 위상을 고정하는 위상 고정 루프; 상기 주파수 분주기의 분주값을 동적으로 변화시켜 출력하는 시그마-델타 변조기; 상기 위상 고정 루프에 의하여 저역 필터링된 프로파일을 출력하는 프로파일 생성기; 및 상기 프로파일 생성기로부터 입력된 프로파일에 적용된 상기 저역필터링 처리를 보상하여 상기 시그마-델타 변조기로 출력하는 디지털 보상기를 포함한다.
이 때, 상기 디지털 보상기는 다수의 탭(예컨대, 5개의 탭)을 갖는 유한 임펄스 응답(Finite Impulse Response) 필터 구조를 가지며, 각 탭의 증폭도의 합이 '0'인 것이 바람직하다.
또한, 상기 스프레드 스펙트럼 클록 생성기는 상기 디지털 보상기를 구성하는 탭들 각각의 증폭도를 선택하여 상기 위상 고정 루프의 루프 대역폭에 가장 근접한 주파수를 영점으로 자동 설정하는 영점 조정기를 더 포함할 수 있으며, 상기 영점 조정기는 영점 조정을 위해 임시로 주파수 분주비값을 고정함으로써 상기 위상 고정 루프의 목표 주파수를 임시로 설정하는 주파수 설정부; 상기 위상 고정 루프로 인가되는 기준 클록 신호와 상기 주파수 분주기의 출력 신호와의 위상차에 의거하여 상기 위상 고정 루프가 상기 목표 주파수로 고정되었는지 여부를 결정하는 고정 검출기; 상기 위상 고정 루프가 상기 목표 주파수로 고정되는 데에 소요된 시간을 카운트하는 카운터; 및 상기 카운트값에 의거하여 상기 디지털 보상기의 증폭도를 결정하는 증폭도 결정부를 포함하는 것이 바람직하다.
한편, 상기 목적을 달성하기 위해, 본 발명에서 제공하는 스프레드 스펙트럼클럭 생성 방법은 위상 고정 루프, 시그마-델타 변조기, 프로파일 생성기를 포함하는 스프레드 스펙트럼 클록 생성기를 이용하여 스프레드 스펙트럼 클록 생성하되, 미리 설정된 상기 위상 고정 루프의 루프 대역폭에 의해 저역 필터링을 수행하는 단계; 상기 프로파일 생성기에서 저역 필터링된 프로파일을 출력하는 단계; 상기 프로파일에서 저역 필터링 처리를 보상하는 단계; 상기 보상된 프로파일을 상기 시그마-델타 변조기에 적용하여 주파수 분주값을 결정하는 단계; 및 상기 주파수 분주값에 의해 분주된 클럭을 출력하는 단계를 포함한다.
상기 저역 필터링 처리 보상 단계는 상기 저역 필터링시 적용된 루프 대역폭을 검출하는 단계; 및 상기 루프 대역폭을 영점으로 설정한 후, 상기 영점을 상기 프로파일에 적용하는 단계를 포함할 수 있으며, 상기 루프 대역폭 검출 단계는 주파수 분주비값을 제1값으로 설정하고 상기 제1값에 의해 위상 고정 루프의 목표 주파수를 고정시키는 단계; 상기 주파수 분주비값을 제2값으로 변경 설정하고 상기 제2값에 의해 위상 고정루프의 목표 주파수를 고정시키면서 소요시간을 카운트 하는 단계; 상기 주파수 분주비값을 다시 제1값으로 변경 설정하고 상기 카운트값에 의거하여 고정 시간을 산출하는 단계; 및 상기 고정시간을 하기의 (수학식1)에 적용하여 루프 대역폭을 검출하는 단계를 포함하는 것이 바람직하다.
(수학식1)
Figure pat00001
이 때,
Figure pat00002
은 고정시간,
Figure pat00003
는 루프 대역폭이다.
본 발명은 위상 고정 루프의 루프 대역폭에 의한 저역 필터링을 보상하는 디지털 보상기를 포함함으로써 양자화 잡음을 최소화하기 위해 루프 대역폭을 낮은 주파수로 설정하더라도, 그 루프 대역폭에 무관하게 프로파일의 왜곡은 최소화할 수 있게 되는 효과가 있다. 결과적으로 양자화 잡음 제거 특성을 극대화하면서 프로파일의 왜곡을 최소화함으로써 EMI 특성을 향상시킨 스프레드 스펙트럼 클록을 생성시키는 효과가 있다.
도 1은 종래의 일 실시 예에 따른 SSCG의 개략적인 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 SSCG의 개략적인 블록도이다.
도 3은 도 2에 포함된 디지털 보상기에 대한 개략적인 블록도이다.
도 4 및 도 5는 도 3에 예시된 디지털 보상기의 동작 특성을 설명하기 위한 도면들이다.
도 6은 본 발명의 다른 실시 예에 따른 SSCG의 개략적인 블록도이다.
도 7은 도 6에 포함된 영점 조정기에 대한 개략적인 블록도이다.
도 8은 도 7에 예시된 영점 조정기의 동작 특성을 설명하기 위한 타이밍도이다.
도 9는 본 발명의 일 실시예에 따른 카운트-증폭도-영점 정보를 설명하기 위하여 도시한 도면이다.
도 10은 종래의 일 실시 예에 따른 SSCG에 의해 생성된 삼각 프로파일 및 클럭을 도시한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 SSCG에 의해 생성된 삼각 프로파일 및 클럭을 도시한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 스프레드 스펙트럼 클록 발생 과정에 대한 개략적인 처리 흐름도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 설명하되, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 한편 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한 상세한 설명을 생략하여도 본 기술 분야의 당업자가 쉽게 이해할 수 있는 부분의 설명은 생략하였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
도 2는 본 발명의 일 실시 예에 따른 SSCG의 개략적인 블록도이다. 도 2를 참조하면, 본 발명의 일 실시 예에 따른 SSCG(100)는 위상 주파수 비교기(110), 전하 펌프(120), 루프 필터(130), 전압제어 발진기(140), 삼각 프로파일 생성부(150), 시그마-델타 변조기(Sigma Delta Modulator, 이하 'SDM'이라 칭함)(160), 주파수 분주기(170) 및 디지털 보상기(200)를 포함한다.
이 때, 위상 주파수 비교기(110), 전하 펌프(120), 루프 필터(130), 전압제어 발진기(140) 및 주파수 분주기(170)는 일반적인 위상 고정 루프(Phase Locked Loop, 이하 'PLL'이라 칭함)의 구성요소들로서, PLL은 주파수원의 위상을 고정하기 위해 미리 설정된 루프 대역폭에 의해 저역 필터링을 수행하며, 이를 위해, 이들 각각은 다음과 같이 동작한다.
위상 주파수 비교기(110)는 기준 클럭 주파수(Fref)와 피드백 클럭 주파수(즉, 주파수 분주기(170)에서 분주된 주파수)(Fdiv)의 위상을 비교하여 두 클럭이 위상차와 같은 위상차이 업다운(up/dn) 펄스를 출력하고, 전하 펌프(120)는 상기 업다운(up/dn) 펄스를 입력으로 하여 위상차에 해당하는 시간동안 소정의 전류를 출력한다. 이 때, 소정의 전류는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 필요로 하는 제어 전압의 크기 및 형태 등을 고려하여 설정할 수 있는 크기 및 형태의 전류이다. 루프 필터(130)는 전하 펌프(120)에서 출력된 소정의 전류를 입력으로 하여 전압 제어 발진기(140)이 제어전압을 출력한다. 이 때 제어전압은 상기 소정의 전류에 크기 또는 주기가 대응된다. 전압 제어 발진기(140)는 상기 제어전압을 입력으로 하여 제어전압 레벨에 대응되는 주파수의 다중 위상 클럭을 제어한다.
주파수 분주기(170)는 전압 제어 발진기(140)의 출력인 클럭신호(CKout)를 소정의 분주값으로 분주하여 위상 주파수 비교기(110) 입력신호(Fdiv)으로 피드백한다.
일반적으로 주파수 분주방식은 정수값(integer)으로 분주하는 방식인 정수 분주 방식(integer-N)과, 분수값(fraction)으로 분주하는 방식인 프랙셔널 분주 방식(fractional-N)이 있다. 일반적으로 프랙셔널 분주 방식은 대역내 노이즈(in-band noise)나 고정 시간(lock time), 기준 주파수 스푸리어스(reference spurious 또는 reference spur) 측면에서 정수 분주 방식에 비해 더 유리하다.
따라서 본 발명의 주파수 분주기(170)도 프랙셔널 분주 방식을 채택하는 것이 바람직하며, 이를 위해 SDM(170)에서 주파수 분주기의 분주값을 동적으로 변화시켜 주파수 분주기(170)로 제공한다.
삼각 프로파일 생성기(150)는 위상 고정 루프에 의하여 저역 필터링된 프로파일을 출력한다. 특히 삼각 프로파일 생성기(150)는 가장 높은 EMI 감소 성능을 지닌 삼각 프로파일을 디지털 방식으로 생성한다. 이 때, 많은 표준들은 삼각 프로파일의 주파수를 30~33kHz로 정하고 있다.
디지털 보상기(200)는 삼각 프로파일 생성기(150)로부터 입력된 프로파일(Tin)에 적용된 상기 저역필터링 처리를 보상하여 SDM(160)으로 출력한다. 즉 디지털 보상기(200)는 위상 고정 루프의 루프 대역폭에 상응하는 영점을 설정하고, 그 영점을 상기 프로파일에 적용하여 상기 저역 필터링 처리를 보상한다.
이러한 디지털 보상기(200)에 대한 개략적인 블록이 도 3에 예시되어 있다. 도 3을 참조하면, 디지털 보상기(200)는 다수의 탭을 갖는 유한 임펄스 응답(Finite Impulse Response, 이하, 'FIR'이라 칭함) 필터 구조로 구현할 수 있다. 즉, 디지털 보상기(200)는 다수의 지연회로들(211, 212, 213, 214, 215)과 다수의 증폭기들(221, 222, 223, 224, 225)이 각각 하나씩 쌍을 이루어 하나의 탭을 구성하며, 가산기(230)에서 산출된 각 탭의 증폭도의 합은 '0'이다. 한편, 도 3의 예에서는 디지털 보상기(200)가 FIR 필터 구조로 구현된 경우의 예를 도시하고 있지만, 디지털 보상기(200)가 도 3에 예시된 내용만으로 한정되는 것은 아니다. 즉, 디지털 보상기(200)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 예측할 수 있는 범위 내에 포함된 영점을 만드는 어떠한 필터도 적용 가능하다.
도 4 및 도 5는 도 3에 예시된 바와 같은 디지털 보상기의 동작 특성을 설명하기 위한 도면들이다.
도 4는 각기 다른 5개의 주파수를 영점으로 설정하고, 그 영점을 프로파일에 적용한 경우에 저역 필터링 처리가 보상되는 예를 도시한 도면으로서, 먼저, 'a'는 주파수 fz1을 영점으로 설정하여 저역 필터링 처리를 보상한 신호의 예를 나타내고, 'b'는 주파수 fz2를 영점으로 설정하여 저역 필터링 처리를 보상한 신호의 예를 나타내고, 'c'는 주파수 fz3을 영점으로 설정하여 저역 필터링 처리를 보상한 신호의 예를 나타내고, 'd'는 주파수 fz4를 영점으로 설정하여 저역 필터링 처리를 보상한 신호의 예를 나타내고, 'e'는 주파수 fz5를 영점으로 설정하여 저역 필터링 처리를 보상한 신호의 예를 나타낸다. 이와 같이 본 발명이 디지털 보상기를 통해 주파수를 보상하면, 저주파 성분(즉, 영점으로 설정한 주파수 이전의 주파수 성분)은 그대로 전달하고, 고주파 성분(즉, 영점으로 설정한 주파수 이후의 주파수 성분)은 증폭하여 전달한다.
도 5는 저역 필터링을 수행하는 위상 고정 루프의 루프 대역폭의 예를 도시하고 있다. 도 5의 (a)는 상기 루프 대역폭의 주파수가 fz1인 경우를 나타내고, 도 5의 (b)는 상기 루프 대역폭의 주파수가 fz2인 경우를 나타내고, 도 5의 (c)는 상기 루프 대역폭의 주파수가 fz3인 경우를 나타낸다.
따라서, 도 5의 (a)에 예시된 바와 같은 루프 대역폭에 의해 저역 필터링된 신호의 경우, 도 4의 'a'와 같이 주파수 fz1을 영점으로 설정하여 저역 필터링 처리를 보상하는 것이 바람직하고, 도 5의 (b)에 예시된 바와 같은 루프 대역폭에 의해 저역 필터링된 신호의 경우, 도 4의 'b'와 같이 주파수 fz2를 영점으로 설정하여 저역 필터링 처리를 보상하는 것이 바람직하고, 도 5의 (c)에 예시된 바와 같은 루프 대역폭에 의해 저역 필터링된 신호의 경우, 도 4의 'c'와 같이 주파수 fz3을 영점으로 설정하여 저역 필터링 처리를 보상하는 것이 바람직하다.
이와 같이 디지털 보상기가 위상 고정 루프에서의 저역 필터링 처리를 보상하기 위해서는 위상 고정 루프의 루프 대역폭을 검출하고, 그 주파수에 근거하여 영점을 조정하는 단계가 필요하다.
따라서, 상기 영점 조정을 실시하는 영점 조정기가 더 포함된 다른 실시예가 도 6에 예시되어 있다.
도 6은 본 발명의 다른 실시 예에 따른 SSCG의 개략적인 블록도로서, 도 6을 참조하면, 본 발명의 다른 실시 예에 따른 SSCG(300)는 위상 주파수 비교기(310), 전하 펌프(320), 루프 필터(330), 전압제어 발진기(340), 삼각 프로파일 생성부(350), 시그마-델타 변조기(SDM)(360), 주파수 분주기(370), 디지털 보상기(380) 및 영점 조정기(400)를 포함한다.
이 때, 위상 주파수 비교기(310), 전하 펌프(320), 루프 필터(330), 전압제어 발진기(340), 삼각 프로파일 생성부(350), 시그마-델타 변조기(SDM)(360), 주파수 분주기(370), 디지털 보상기(380)는 각각 도 2에 예시된 SSCG에 포함된 위상 주파수 비교기(110), 전하 펌프(120), 루프 필터(130), 전압제어 발진기(140), 삼각 프로파일 생성부(150), 시그마-델타 변조기(SDM)(160), 주파수 분주기(170), 디지털 보상기(200) 각각과 그 구성이 유사하며, 그 동작 또한 도 2를 참조한 설명에서 언급한 바와 유사하다. 따라서, 이 들에 대하여는 반복 설명을 생략할 것이다.
한편 본 발명의 다른 실시 예에 더 포함된 영점 조정기(400)는 디지털 보상기(380)를 구성하는 탭들 각각의 증폭도를 선택하여 상기 위상 고정 루프의 루프 대역폭에 가장 근접한 주파수를 영점으로 자동 설정한다.
도 7은 도 6에 포함된 영점 조정기(400)에 대한 개략적인 블록도이다.
도 7을 참조하면, 영점 조정기(400)는 고정 검출기(410), 앤드 게이트(420), 카운터(430), 증폭도 결정부(440) 및 주파수 설정부(450)를 포함한다.
고정 검출기(410)는 위상 고정 루프가 미리 설정된 목표 주파수로 고정되었는지 여부를 결정하고, 이를 나타내기 위한 신호(LOCK)를 출력한다. 이를 위해 고정 검출기(410)는 위상 고정 루프로 인가되는 기준 클록 신호(Fref)와 도 6에 예시된 주파수 분주기(370)의 출력 신호(Fdiv)와의 위상차를 판별하고, 상기 위상차가 일정하면 목표 주파수로 고정(Locked)된 것으로 판단하고, 위상차가 변동되면 목표주파수로 고정되지 않은 것(Unlocked)으로 판단한다. 그리고, 상기 위상 고정 루프가 목표 주파수로 고정된(Locked) 경우 LOCK 신호를 '0'으로 출력하고 그렇지 않은(Unlocked) 경우 LOCK 신호를 '1'로 출력한다.
앤드 게이트(420)는 카운터(430)의 입력단에 연결되어, 상기 LOCK 신호와 위상 고정 루프로 인가되는 기준 클록 신호(Fref)의 논리곱 결과를 카운터(430)로 전달한다. 만약 LOCK 신호가 '1'이라면 상기 기준 클록 신호(Fref)에 의해 트리거된 신호가 카운터(430)로 전달될 것이고, LOCK 신호가 '0'이라면 카운터(430)의 입력신호는 트리거되지 않을 것이다. 따라서, 카운터(430)는 LOCK 신호가 '1'인 경우, 즉 위상 고정 루프가 목표 주파수로 고정되지 않은(Unlocked) 구간 동안만 시간을 카운트하게 된다. 다시 말해, 카운터(430)는 상기 위상 고정 루프가 상기 목표 주파수로 고정되는 데에 소요된 시간을 카운트한다.
증폭도 결정부(440)는 카운터(430)로부터 카운트값을 전달받아 디지털 보상기(도 6의 '380')의 증폭도를 결정한다. 보다 구체적으로는, 증폭도 결정부(440)는 카운트값의 범위에 따라 디지털 보상기의 증폭도 및 영점을 미리 계산하여 생성된 카운트-증폭도-영점 정보에 기초하여 디지털 보상기의 증폭도를 결정한다. 카운트-증폭도-영점 정보에 대해서는 도 9의 예시를 참조하여 후술한다.
주파수 설정부(450)는 위상 고정 루프의 목표 주파수를 임시로 설정하기 위해 임시로 주파수 분주비를 고정한다. 특히, 주파수 설정부(450)는 초기에 주파수 분주비값을 제1값(예컨대, 'N')으로 설정하고, 상기 제1값(예컨대, 'N')에 의해 위상 고정 루프의 목표 주파수가 고정되면 상기 주파수 분주비값을 제2값(예컨대, 'N-1')로 설정한다. 또한 상기 제2값(예컨대, 'N-1')에 의해 위상 고정 루프의 목표 주파수가 고정되면 상기 주파수 분주비값을 제1값(예컨대, 'N')으로 다시 변경 설정한다.
도 8은 도 7에 예시된 영점 조정기의 동작 특성을 설명하기 위한 타이밍도이다. (a)는 위상 고정 루프로 인가되는 기준 클록 신호(fref), (b)는 시작신호(START), (c)는 분주비값(N[7:0]), (d)는 위상 고정 루프로 인가되는 기준 클록 신호(Fref)와 주파수 분주기의 출력 신호(Fdiv)간의 위상차(ΦPFD = ΦFref - ΦFdiv), (e)는 도 7의 고정 검출기(410)에서 출력된 고정신호(LOCK), (f)는 도 7의 카운터(430)에서 출력된 카운트값(CNT[13:0]), (g)는 도 7의 증폭도 결정부(440)에서 결정된 증폭도 선택값(GAIN_SEL[2:0])이다. 도 8을 참조하면, 우선 START 신호(b)가 '0'인 상태에서 분주비값(N)을 고정시켜 위상 고정 루프의 목표 주파수를 고정시키고, 상기 고정이 완료되면 상기 START 신호(b)를 '1'로 트리거 한다. 이 때, 분주비값을 목표값에서 '1'작은 'N-1'로 바꾸어 목표 주파수를 바꾼다. 그러면 상기 START 신호(b)가 '0'인 구간에서 고정되었던 위상차가 움직이게 된다. 즉, 신호 (d)가 고정상태(Locked)에서 비고정(Unlocked) 상태로 변경된다. 이 때, LOCK 신호(e)는 상기 위상차(신호(d))가 움직이는 시점부터 고정되는 시점(A)까지의 구간(B) 동안(즉, 비고정 구간 동안)'1'값을 유지하게 된다. 따라서 상기 구간(B)동안 카운트값(CNT[13:0])(f)이 '0~361'이 출력되며, 이 때, 결정된 증폭도 선택값(GAIN_SEL[2:0])(g)은 카운트값이 '358'인 지점을 기준으로 [3'b100]에서, [3'b011]로 변경됨을 알 수 있다.
도 9는 본 발명의 일 실시예에 따른 카운트-증폭도-영점 정보를 설명하기 위하여 도시한 도면이다.
도 9를 참조하면, 5개의 구간의 카운트 값의 범위에 대응하여 5개의 영점이 계산되어 있고, 그 5개의 영점에 해당하는 주파수를 생성하기 위한 디지털 보상기의 5개의 탭(g1~g5) 각각의 증폭도와 그 5개의 탭(g1~g5)의 증폭도를 결정하기 위한 증폭도 선택값(GAIN_SEL[2:0])이 표시된 카운트-증폭도-영점 정보가 도시되어 있다. 즉, 도 9에서 좌측에서 우측방향으로 첫 번째 칸(CNT[13:0])은 도 7의 카운터(430)에서 출력된 카운트값의 범위를 나타내고, 두 번째 칸(GAIN_SEL[2:0])은 해당 카운트값의 범위에서 결정된 디지털 보상기의 증폭도 선택값을 나타내고, 세 번째부터 일곱 번째 칸(g1~g5)은 FIR 구조로 구현된 디지털 보상기의 각 탭에 적용될 증폭도들을 나타내고, 여덟 번째 칸(zero)은 영점으로 설정된 주파수를 나타낸다.
이때, 영점은 위상고정루프의 루프대역폭에 가장 가까운 주파수로 설정되는 것이 바람직하다.
도 9의 예에서, 카운트 값이 [14'd358] 미만인 경우 증폭도 선택값(GAIN_SEL)은 [3'b1xx]이고, 디지털 보상기의 첫 번째 탭에 적용될 증폭도는 2, 디지털 보상기의 두 번째 탭에 적용될 증폭도는 -8, 디지털 보상기의 세 번째 탭에 적용될 증폭도는 2, 디지털 보상기의 네 번째 탭에 적용될 증폭도는 2, 디지털 보상기의 다섯 번째 탭에 적용될 증폭도는 2 이고, 영점으로 설정된 주파수는 1.35MHz임을 알 수 있다.
이때, 카운트 값 [14'd358]은 카운트 값이 14비트의 십진수(decimal)로서 358임을 의미하고, 증폭도 선택값 [3'b1xx]는 증폭도 선택값이 3비트의 이진수(binary)로서 1xx임을 나타낸다.
본 발명의 일 실시예에 따르면, 도 9의 카운트-증폭도-영점 정보는 다음의 과정을 통해 생성될 수 있다.
먼저, 영점의 개수를 5개로 결정하고, 5개의 영점에 해당하는 주파수를 각각 54kHz, 120kHz, 240kHz, 541kHz, 1.35MHz로 결정하고, 그 영점에 해당하는 주파수를 생성하기 위한 디지털 보상기의 5개의 탭(g1~g5) 각각의 증폭도를 계산하고, 그 5개의 탭(g1~g5)의 증폭도를 결정하기 위한 증폭도 선택값을 선택한다. 전술한 바와 같이, 5개의 영점에 해당하는 주파수는 위상 고정 루프의 루프 대역폭에 가장 가까운 주파수가 되도록 결정된다.
또한, 5개의 영점에 해당하는 주파수를 후술할 수학식 1의 루프 대역폭 값으로 대입함으로써 고정 시간을 계산한 후, 그 고정 시간을 기초로 카운트 값의 범위를 결정함으로써, 카운트-증폭도-영점 정보가 생성되게 된다.
한편, 도 9의 실시예에서는, 카운트 값의 범위가 5개의 구간으로 구분되어 있지만 다른 실시예에서는 카운트 값의 범위가 5개보다 많거나 적은 개수의 구간으로 구분될 수 있고, 이에 따라 각각의 카운트 값의 범위에 해당하는 영점의 개수와 영점에 해당하는 주파수도 변경될 것이다.
도 10 및 도 11은 본 발명의 효과를 시각적으로 설명하기 위한 도면들로서, 도 10은 종래의 일 실시 예에 따른 SSCG에 의해 생성된 삼각 프로파일 및 클럭을 도시한 도면이고, 도 11은 본 발명의 일 실시 예에 따른 SSCG에 의해 생성된 삼각 프로파일 및 클럭을 도시한 도면이다.
도 10 및 도 11의 (a)그래프를 비교하면, 종래의 삼각 프로파일은 최고점과 최저점이 둥글게 왜곡되었으나, 본 발명의 삼각 프로파일은 뾰족한 상태를 유지하는 것을 알 수 있다. 즉, 본 발명의 삼각 프로파일은 왜곡되지 않았음을 알 수 있다.
한편, 도 10 및 도 11의 (b)그래프를 비교하면, 종래 기술의 출력 파형인 도 10(b)에서는 출력 파형의 양쪽 끝에 피크 값이 나타나고 출력 파형의 모양이 불안정한 반면, 본 발명에 따른 출력 파형인 도 11(b)에서는 도 10(b)의 출력 파형에 비해 피크 값은 작으면서 출력 파형이 안정된 것을 알 수 있다. 이에 따라, 본 발명의 경우 종래 기술에 비해 EMI가 줄어들게 된다.
도 12는 본 발명의 일 실시 예에 따른 스프레드 스펙트럼 클록 발생 과정에 대한 개략적인 처리 흐름도이다. 도 6 및 도 12를 참조하면, 본 발명의 일 실시 예에 따른 스프레드 스펙트럼 클록 발생 과정은 다음과 같다. 먼저 위상 주파수 비교기(310), 전하 펌프(320), 루프 필터(330), 전압제어 발진기(340) 및 주파수 분주기(370)를 포함하는 위상 고정 루프에서 미리 설정된 루프 대역폭에 의해 저역 필터링을 수행하여 출력하면(S110), 삼각 프로파일 생성기(350)에서는 저역 필터링된 프로파일(Tin)을 출력한다(S120). 이 때, 프로파일은 삼각 프로파일 주파수인 것이 바람직하다.
한편, 디지털 보상기(380)는 상기 프로파일에서 저역 필터링 처리를 보상한다(S130). 이를 위해, 디지털 보상기(380)는 상기 위상 고정 루프의 저역 필터링시 적용된 루프 대역폭을 검출하는 단계; 상기 루프 대역폭을 영점으로 설정하는 단계; 그리고, 상기 영점을 상기 프로파일에 적용하는 단계를 순차적으로 수행하는 것이 바람직하다. 특히, 디지털 보상기(380)는 루프 대역폭을 검출하기 위해, 영점 조정기(400)에서 자동으로 설정된 영점정보를 참조할 수 있는데, 디지털 보상기(380)의 영점을 자동으로 설정하기 위해, 영점 조정기(400)는 주파수 분주비값을 제1값(예컨대, 'N')으로 설정하고 상기 제1값(예컨대, 'N')에 의해 위상 고정 루프의 목표 주파수를 고정시킨다. 그리고 상기 제1값(예컨대, 'N')에 의해 위상 고정 루프의 목표 주파수를 고정이 완료되면, 영점 조정기(400)는 상기 주파수 분주비값을 제2값(예컨대, 'N-1')로 변경 설정하고 상기 제2값(예컨대, 'N-1')에 의해 위상 고정루프의 목표 주파수를 고정시키면서 소요시간을 카운트 한다. 또한 상기 제2값(예컨대, 'N-1')에 의해 위상 고정루프의 목표 주파수를 고정이 완료되면, 영점 조정기(400)는 상기 주파수 분주비값을 다시 제1값(예컨대, 'N')으로 변경 설정한다. 그리고 상기 카운트 값에 의거하여 고정 시간을 산출한다. 즉, 상기 카운트값과 상기 기준 클럭 주기를 곱하여 상기 고정 시간을 산출한다.
이와 같이 고정 시간이 산출되었으면, 영점 조정기(400)는 상기 고정 시간을 하기의 (수학식1)에 적용하여 루프 대역폭을 검출한다.
Figure pat00004
이 때,
Figure pat00005
은 고정시간이고,
Figure pat00006
는 루프 대역폭이다.
이와 같이 루프 대역폭이 검출되면, 디지털 보상기(380)는 그 때의 주파수를 영점으로 하여 저역 필터링된 프로파일을 보상한다.
이와 같이 저역 필터링 처리 보상이 완료되면, SDM(3620)에서는 상기 보상된 프로파일을 적용하여 시그마 델타 변조함으로(S140) 주파수 분주값을 결정하고, 위상 고정 루프에서는 상기 분주값에 의해 분주된 클럭을 출력한다(S150).
상술한 예시적인 시스템에서, 방법들은 일련의 단계 또는 블록으로써 순서도를 기초로 설명되고 있지만, 본 발명은 단계들의 순서에 한정되는 것은 아니며, 어떤 단계는 상술한 바와 다른 단계와 다른 순서로 또는 동시에 발생할 수 있다.
또한, 당업자라면 순서도에 나타낸 단계들이 배타적이지 않고, 다른 단계가 포함되거나 순서도의 하나 또는 그 이상의 단계가 본 발명의 범위에 영향을 미치지 않고 삭제될 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 스프레드 스펙트럼 클록 생성기에 있어서,
    출력 주파수를 분주하여 피드백하기 위한 주파수 분주기를 포함하고, 미리 설정된 루프 대역폭에 의해 저역 필터링을 수행함으로써 주파수원의 위상을 고정하는 위상 고정 루프;
    상기 주파수 분주기의 분주값을 동적으로 변화시켜 출력하는 시그마-델타 변조기;
    상기 위상 고정 루프에 의하여 저역 필터링된 프로파일을 출력하는 프로파일 생성기; 및
    상기 프로파일 생성기로부터 입력된 프로파일에 적용된 상기 저역필터링 처리를 보상하여 상기 시그마-델타 변조기로 출력하는 디지털 보상기를 포함하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  2. 제1항에 있어서, 상기 프로파일 생성기는
    삼각 프로파일 주파수를 생성하는 삼각 프로파일 생성기인 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  3. 제1항에 있어서, 상기 디지털 보상기는
    다수의 탭을 갖는 유한 임펄스 응답(Finite Impulse Response) 필터 구조로 구현되며, 상기 위상 고정 루프의 루프 대역폭에 상응하는 영점을 설정하고, 그 영점을 상기 프로파일에 적용하여 상기 저역 필터링 처리를 보상하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  4. 제3항에 있어서, 상기 디지털 보상기는
    각 탭의 증폭도의 합이 '0'인 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  5. 제4항에 있어서, 상기 스프레드 스펙트럼 클록 생성기는
    상기 디지털 보상기를 구성하는 탭들 각각의 증폭도를 선택하여 상기 위상 고정 루프의 루프 대역폭에 가장 근접한 주파수를 영점으로 자동 설정하는 영점 조정기를 더 포함하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  6. 제5항에 있어서, 상기 영점 조정기는
    영점 조정을 위해 임시로 주파수 분주비값을 고정함으로써 상기 위상 고정 루프의 목표 주파수를 임시로 설정하는 주파수 설정부;
    상기 위상 고정 루프로 인가되는 기준 클록 신호와 상기 주파수 분주기의 출력 신호와의 위상차에 의거하여 상기 위상 고정 루프가 상기 목표 주파수로 고정되었는지 여부를 결정하는 고정 검출기;
    상기 위상 고정 루프가 상기 목표 주파수로 고정되는 데에 소요된 시간을 카운트하는 카운터; 및
    상기 카운트값에 의거하여 상기 디지털 보상기의 증폭도를 결정하는 증폭도 결정부를 포함하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  7. 제6항에 있어서, 상기 주파수 설정부는
    초기에 상기 주파수 분주비값을 제1값으로 설정하고, 상기 제1값에 의해 위상 고정 루프의 목표 주파수가 고정되면 상기 주파수 분주비값을 제2값으로 변경 설정하고, 상기 제2값에 의해 위상 고정 루프의 목표 주파수가 고정되면 상기주파수 분주비값을 제1값으로 다시 변경 설정하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  8. 제7항에 있어서, 상기 주파수 분주비는
    상기 제1값이 'N'일 때, 상기 제2값은 'N-1'인 것을 특징으로 하는 스프레드 스펙트럼 블록 생성기.
  9. 제6항에 있어서, 상기 카운터는
    상기 고정검출기의 출력신호가 상기 기준 클록 신호와의 논리곱에 의해 트리거된 신호를 입력으로 받아 카운트하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  10. 제6항에 있어서, 상기 증폭도 결정부는
    상기 카운트값의 범위에 따라 상기 디지털 보상기의 증폭도 및 영점을 미리 계산하여 생성된 카운트-증폭도-영점 정보에 기초하여 디지털 보상기의 증폭도를 선택하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성기.
  11. 위상 고정 루프, 시그마-델타 변조기, 프로파일 생성기를 포함하는 스프레드 스펙트럼 클록 생성기를 이용하여 스프레드 스펙트럼 클록 생성 방법에 있어서,
    미리 설정된 상기 위상 고정 루프의 루프 대역폭에 의해 저역 필터링을 수행하는 단계;
    상기 프로파일 생성기에서 저역 필터링된 프로파일을 출력하는 단계;
    상기 프로파일에서 저역 필터링 처리를 보상하는 단계;
    상기 보상된 프로파일을 상기 시그마-델타 변조기에 적용하여 주파수 분주값을 결정하는 단계; 및
    상기 주파수 분주값에 의해 분주된 클럭을 출력하는 단계를 포함하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성 방법.
  12. 제11항에 있어서, 상기 프로파일 출력 단계는
    삼각 프로파일 주파수를 생성하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성 방법.
  13. 제11항에 있어서, 상기 저역 필터링 처리 보상 단계는
    상기 위상 고정 루프의 저역 필터링시 적용된 루프 대역폭을 검출하는 단계; 및
    상기 루프 대역폭을 영점으로 설정한 후, 상기 영점을 상기 프로파일에 적용하는 단계를 포함하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성 방법.
  14. 제13항에 있어서, 상기 루프 대역폭 검출 단계는
    주파수 분주비값을 제1값으로 설정하고 상기 제1값에 의해 위상 고정 루프의 목표 주파수를 고정시키는 단계;
    상기 주파수 분주비값을 제2값으로 변경 설정하고 상기 제2값에 의해 위상 고정루프의 목표 주파수를 고정시키면서 소요시간을 카운트 하는 단계;
    상기 주파수 분주비값을 다시 제1값으로 변경 설정하고 상기 카운트값에 의거하여 고정 시간을 산출하는 단계; 및
    상기 고정시간을 하기의 (수학식1)에 적용하여 루프 대역폭을 검출하는 단계를 포함하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성 방법.
    (수학식1)
    Figure pat00007

    이 때,
    Figure pat00008
    은 고정시간,
    Figure pat00009
    는 루프 대역폭임.
  15. 제14항에 있어서, 상기 고정시간 산출단계는
    상기 카운트값과 상기 기준 클럭 주기를 곱하여 상기 고정 시간을 산출하는 것을 특징으로 하는 스프레드 스펙트럼 클록 생성 방법.
KR1020140057366A 2014-05-13 2014-05-13 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법 KR101601023B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140057366A KR101601023B1 (ko) 2014-05-13 2014-05-13 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140057366A KR101601023B1 (ko) 2014-05-13 2014-05-13 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법

Publications (2)

Publication Number Publication Date
KR20150130644A true KR20150130644A (ko) 2015-11-24
KR101601023B1 KR101601023B1 (ko) 2016-03-09

Family

ID=54844894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140057366A KR101601023B1 (ko) 2014-05-13 2014-05-13 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법

Country Status (1)

Country Link
KR (1) KR101601023B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10680624B2 (en) 2018-03-07 2020-06-09 Analog Devices Global Unlimited Company Phase-locked loop with filtered quantization noise
KR102430593B1 (ko) * 2020-06-23 2022-08-08 서울대학교산학협력단 주파수 합성 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084612A (ko) * 2001-05-03 2002-11-09 주식회사 쏘타 테크놀로지 압력을 가하여 반도체 패키지를 인쇄회로기판에전기적으로 부착시키는 압착장치 및 상기 압착 장치가장착된 인쇄회로기판
US20080063130A1 (en) * 2006-09-07 2008-03-13 Via Technologies, Inc. Asymmetry triangular frequency modulation profiles for spread spectrum clock generations
KR100980499B1 (ko) * 2008-03-03 2010-09-07 (주)에프씨아이 프로그램 분주기의 지터 제거용 리타이밍부가 구비된위상고정루프
JP2011234104A (ja) * 2010-04-27 2011-11-17 Renesas Electronics Corp スペクトラム拡散クロック生成回路及びその制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084612A (ko) * 2001-05-03 2002-11-09 주식회사 쏘타 테크놀로지 압력을 가하여 반도체 패키지를 인쇄회로기판에전기적으로 부착시키는 압착장치 및 상기 압착 장치가장착된 인쇄회로기판
US20080063130A1 (en) * 2006-09-07 2008-03-13 Via Technologies, Inc. Asymmetry triangular frequency modulation profiles for spread spectrum clock generations
KR100980499B1 (ko) * 2008-03-03 2010-09-07 (주)에프씨아이 프로그램 분주기의 지터 제거용 리타이밍부가 구비된위상고정루프
JP2011234104A (ja) * 2010-04-27 2011-11-17 Renesas Electronics Corp スペクトラム拡散クロック生成回路及びその制御方法

Also Published As

Publication number Publication date
KR101601023B1 (ko) 2016-03-09

Similar Documents

Publication Publication Date Title
JP6360386B2 (ja) スペクトラム拡散クロック生成回路
US20200321968A1 (en) Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit
US8024598B2 (en) Apparatus and method for clock generation with piecewise linear modulation
US8717074B2 (en) Reference clock compensation for fractional-N phase lock loops (PLLs)
US20180287620A1 (en) Fraction-n digital pll capable of canceling quantization noise from sigma-delta modulator
US8433024B2 (en) Spread spectrum clock generator and method for adjusting spread amount
KR101544994B1 (ko) 2점 위상 변조기 및 이 장치의 변환 이득 교정 방법
US8198929B2 (en) Dynamic element matching for time-to-digital converters
US9280928B2 (en) Apparatus and method for driving LED display
CN110504962B (zh) 数字补偿模拟小数分频锁相环及控制方法
US20110140790A1 (en) Frequency synthesizers
US8638147B2 (en) Clock generator and system including the same
US7911241B1 (en) Frequency synthesizer circuit comprising a phase locked loop
US7505542B1 (en) Low jitter digital frequency synthesizer with frequency modulation capabilities
KR101601023B1 (ko) 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법
US7724094B2 (en) Digital phase locked loop and method for correcting interference components in a phase locked loop
CN106941351B (zh) 用于随机扩频调制器的双校准环路
US7443905B1 (en) Apparatus and method for spread spectrum clock generator with accumulator
US8791849B1 (en) Digital clock update methodology for multi-Nyquist constructive interference to boost signal power in radio frequency transmission
KR100738345B1 (ko) 클럭 발생 장치 및 방법
US8787424B2 (en) Circuit for spread spectrum transmission and method thereof
KR101898585B1 (ko) 디지털 제어 발진기 기반 확산 스펙트럼 클럭 발생 장치
US10528009B2 (en) Phase compensated PLL
JP2009016973A (ja) シンセサイザ
JP2008227613A (ja) スペクトラム拡散クロックジェネレータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 5