CN110504962B - 数字补偿模拟小数分频锁相环及控制方法 - Google Patents

数字补偿模拟小数分频锁相环及控制方法 Download PDF

Info

Publication number
CN110504962B
CN110504962B CN201910647534.6A CN201910647534A CN110504962B CN 110504962 B CN110504962 B CN 110504962B CN 201910647534 A CN201910647534 A CN 201910647534A CN 110504962 B CN110504962 B CN 110504962B
Authority
CN
China
Prior art keywords
frequency
phase
error
compensation
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910647534.6A
Other languages
English (en)
Other versions
CN110504962A (zh
Inventor
石铭
王岩
邹韦华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201910647534.6A priority Critical patent/CN110504962B/zh
Publication of CN110504962A publication Critical patent/CN110504962A/zh
Application granted granted Critical
Publication of CN110504962B publication Critical patent/CN110504962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了数字补偿模拟小数分频锁相环及控制方法，属于电子技术领域。本发明采用数字补偿的方式对模拟锁相环的调制器量化噪声进行补偿，使得补偿效果不会受到工艺、电压、温度的影响，而且可以帮助模拟锁相环实现宽带应用。

Description

数字补偿模拟小数分频锁相环及控制方法
技术领域
本发明涉及电子技术领域，尤其涉及数字补偿模拟小数分频锁相环及控制方法。
背景技术
随着通信技术多样化，需要单个锁相环能够支持不同的通信模式。这就对锁相环的设计提出了更高的要求。不仅要求锁相环有宽的输出频率范围，而且输出时钟的噪声要求更是苛刻。
目前的锁相环可以分为：模拟锁相环和数字锁相环。数字锁相环是工艺进入深亚微米之后才得到发展的。数字锁相环拥有数字电路的优点，但同时也存在量化噪声的问题。目前模拟锁相环和数字锁相环分庭抗礼，根据应用的场合不同可以灵活选用。模拟锁相环主要采用鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、分频器、sigma-delta调制器组成。
压控振荡器的噪声对于锁相环的输出是高通特性，故宽带的应用有利于压制压控振荡器的噪声。参考频率和sigma-delta调制器的噪声对于锁相环的输出则是低通特性。因此对于锁相环而言，一般带宽的选择需要根据子模块噪声在输出信号中的占比进行折中。由此可知限制锁相环宽带应用的是参考频率和sigma-delta调制器的噪声，其中sigma-delta调制器的噪声占主导地位。
现有的减小sigma-delta调制器量化噪声的方法主要有两种：
1、增加分频器的分辨精度，比如实现N.5、N.25等分频；
2、通过其他环路对sigma-delta调制器的量化噪声进行补偿。
对于1而言，大多数采用相位内插形式对信号的占空比要求很高而且还涉及到相位的切换顺序问题，电路实现起来比较复杂而且容易出错。对于2而言，数字锁相环的相位补偿实现相对容易，因为相位信息都以数字的形式存在；但对于模拟锁相环在实施补偿的时候，很容易受到工艺、电压、温度的影响使补偿不能达到理想效果。
发明内容
针对上述问题，现提供一种旨在可实现调制器的噪声补偿的数字补偿模拟小数分频锁相环及控制方法。
一种数字补偿模拟小数分频锁相环，包括，鉴频鉴相器、电荷泵、滤波器、振荡器、分频器和调制器，
所述鉴频鉴相器，用于检测参考频率与反馈相位的误差，并输出误差信号至所述电荷泵；
所述电荷泵，用于根据所述误差信号生成控制电流，并输出所述控制电流至所述滤波器；
所述滤波器，用于将所述控制电流转换为低频电压信号，并输出所述低频电压信号至所述振荡器；
所述振荡器，用于根据所述低频电压信号生成输出频率，并将所述输出频率反馈至所述分频器；
所述调制器，用于根据频率控制字生成控制信号，并将所述控制信号发送至所述分频器；
所述分频器，用于根据所述控制信号对所述输出频率进行降频生成调制频率；
还包括，
数字补偿单元，用于根据所述调制频率、所述频率控制字、所述控制信号和所述误差信号，检测所述调制器输出的控制信号的误差，并对所述控制信号进行校准补偿生成反馈相位，并将所述反馈相位发送至所述鉴频鉴相器。
优选的，所述数字补偿单元包括：时间数字转换器、校准模块、误差检测模块和数字时间转换器；
所述时间数字转换器，连接所述鉴频鉴相器，用于根据所述误差信号计算相位差，并将所述相位差发送至所述校准模块；
所述误差检测模块，连接所述调制器，用于根据所述频率控制字和所述控制信号计算补偿误差，并将所述补偿误差发送至所述校准模块；
所述校准模块，用于根据所述补偿误差、所述相位差生成校准量，所述校准量与所述补偿误差相乘后输入至所述数字时间转换器；
所述数字时间转换器，连接所述分频器，用于根据所述校准量与所述补偿误差相乘的值对所述调制频率进行延时生成所述反馈信号，并将所述反馈信号发送至所述鉴频鉴相器。
优选的，所述校准模块采用最小二成算法对所述补偿误差、所述相位差进行生成校准量。
优选的，所述滤波器采用低通滤波器。
优选的，所述振荡器采用压控振荡器。
本发明还提供一种数字补偿模拟小数分频锁相环控制方法，包括：
将参考频率与反馈相位发送至所述鉴频鉴相器，检测所述参考频率与反馈相位之间的误差，生成误差信号；
将所述误差信号发射至所述电荷泵，根据所述误差信号生成控制电流，
将所述控制电流发送至所述滤波器，以将所述控制电流转换为低频电压信号
将所述低频电压信号至所述振荡器，根据所述低频电压信号生成输出频率；
将频率控制字发送至所述调制器，根据频率控制字生成控制信号；
将所述控制信号和所述输出频率发送至所述分频器，根据所述控制信号对所述输出频率进行降频生成调制频率；
还包括，
将所述调制频率、所述频率控制字、所述控制信号和所述误差信号发送至数字补偿单元，通过所述数字补偿单元检测所述调制器输出的控制信号的误差，并对所述控制信号进行校准补偿生成反馈相位，并将所述反馈相位发送至所述鉴频鉴相器。
优选的，通过所述数字补偿单元检测所述调制器输出的控制信号的误差，并对所述控制信号进行校准补偿生成反馈相位，包括：
将所述误差信号发送至所述时间数字转换器，根据所述误差信号计算相位差；
将所述相位差发送至所述校准模块，根据所述频率控制字和所述控制信号计算补偿误差；
将所述补偿误差发送至所述校准模块，根据所述补偿误差、所述相位差生成校准量；
所述校准量与所述补偿误差相乘后输入至所述数字时间转换器，所述数字时间转换器根据所述校准量与所述补偿误差相乘的值对所述调制频率进行延时生成所述反馈信号，并将所述反馈信号发送至所述鉴频鉴相器。
优选的，所述校准模块采用最小二成算法对所述补偿误差、所述相位差进行生成校准量。
优选的，所述滤波器采用低通滤波器。
优选的，所述振荡器采用压控振荡器。
上述技术方案的有益效果：
本技术方案中，采用数字补偿的方式对模拟锁相环的调制器量化噪声进行补偿，使得补偿效果不会受到工艺、电压、温度的影响，而且可以帮助模拟锁相环实现宽带应用。
附图说明
图1为本发明所述的数字补偿模拟小数分频锁相环的一种实施例的模块图；
图2为本发明所述的数字补偿单元的一种实施例的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
对于现在通信中锁相环一般都是小数模式，因为小数模式可以解决输出频率的分辨率和系统带宽之间的矛盾。但是小数模式不可避免的会引入sigma-delta调制器，来减小输出频率端的调制的周期性(减小输出时钟频域的毛刺)。例如N.f＝2.25分频器的精度为1不能实现0.25的分频，只能通过N和N+1在一段时间内的平均实现。锁相环鉴频鉴相器输出的相位差并不是零，这个相位误差就是由sigma-delta调制器引入的噪声。
为了解决这个问题本发明提供一种在锁相环的环路中引入数字补偿单元对于调制器的量化误差补偿的数字补偿模拟小数分频锁相环及控制方法。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，一种数字补偿模拟小数分频锁相环，包括，鉴频鉴相器1(phasefrequency detector)、电荷泵2(charge pump)、滤波器3、振荡器4、分频器6(divider)和调制器7(sigma-delta modulation)，
所述鉴频鉴相器1，用于检测参考频率Fref与反馈相位的误差，并输出误差信号PFD-out至所述电荷泵2；
具体地，根据反馈相位计算反馈频率Ffb，从而计算参考频率Fref与反馈频率Ffb之间的误差，获取误差信号PFD-out。
所述电荷泵2，用于根据所述误差信号PFD-out生成控制电流，并输出所述控制电流至所述滤波器3；
所述滤波器3，用于将所述控制电流转换为低频电压信号，并输出所述低频电压信号至所述振荡器4；
所述振荡器4，用于根据所述低频电压信号生成输出频率，并将所述输出频率Fvco反馈至所述分频器6；
所述调制器7，用于根据频率控制字N.f生成控制信号SDM-out，并将所述控制信号SDM-out发送至所述分频器6；
所述分频器6，用于根据所述控制信号SDM-out对所述输出频率进行降频生成调制频率Fdiv；
还包括，
数字补偿单元5(Digital Compensate)，用于根据所述调制频率Fdiv、所述频率控制字N.f、所述控制信号SDM-out和所述误差信号PFD-out，检测所述调制器7输出的控制信号的误差，并对所述控制信号进行校准补偿生成反馈相位Ffb，并将所述反馈相位Ffb发送至所述鉴频鉴相器1。
在本实施例中，采用数字补偿的方式对模拟锁相环的调制器7量化噪声进行补偿，使得补偿效果不会受到工艺、电压、温度的影响，而且可以帮助模拟锁相环实现宽带应用。
数字补偿单元5对调制器7的量化误差的补偿包括：对调制器7量化误差的检测，对调制器7量化误差的量化与校准；对调制器7量化误差的补偿。
进步一地，如图2所示，所述数字补偿单元5包括：时间数字转换器51(timedigital converter)、校准模块52(LMS)、误差检测模块54(Error)和数字时间转换器53(digital time converter)；
所述时间数字转换器51，连接所述鉴频鉴相器1，用于根据所述误差信号PFD-out计算相位差，并将所述相位差发送至所述校准模块52；
所述误差检测模块54，连接所述调制器7，用于根据所述频率控制字N.f和所述控制信号SDM-out计算补偿误差，并将所述补偿误差发送至所述校准模块52；
所述校准模块52，用于根据所述补偿误差、所述相位差生成校准量，所述校准量与所述补偿误差相乘后输入至所述数字时间转换器53；
所述数字时间转换器53，连接所述分频器6，用于根据所述校准量与所述补偿误差相乘的值对所述调制频率Fdiv进行延时生成所述反馈信号Ffb，并将所述反馈信号Ffb发送至所述鉴频鉴相器1。
在本实施例中，时间数字转换器51用来实现误差信号的量化；误差检测模块54实现调制器7的误差检测；校准模块52实现反馈增益自动校准；数字时间转换器53实现调制器7的量化噪声的补偿。
数字时间转换器53是在时间数字转换器51+校准模块52+误差检测模块54的控制下实现对Fdiv的延时而得到Ffb。对于数字时间转换器53而言时间数字转换器51+校准模块52提供补偿所需的增益控制信号，而误差检测模块54提供所需的控制信号。
在优选的实施例中，所述校准模块52采用最小二成算法对所述补偿误差、所述相位差进行生成校准量。
在优选的实施例中，所述滤波器3采用低通滤波器3(low pass filter)。
在优选的实施例中，所述振荡器4采用压控振荡器4(voltage controloscillator)。
本发明还提供一种数字补偿模拟小数分频锁相环控制方法，包括：
将参考频率与反馈相位发送至所述鉴频鉴相器，检测所述参考频率与反馈相位之间的误差，生成误差信号；
将所述误差信号发射至所述电荷泵，根据所述误差信号生成控制电流，
将所述控制电流发送至所述滤波器，以将所述控制电流转换为低频电压信号
将所述低频电压信号至所述振荡器，根据所述低频电压信号生成输出频率；
将频率控制字发送至所述调制器，根据频率控制字生成控制信号；
将所述控制信号和所述输出频率发送至所述分频器，根据所述控制信号对所述输出频率进行降频生成调制频率；
还包括，
将所述调制频率、所述频率控制字、所述控制信号和所述误差信号发送至数字补偿单元，通过所述数字补偿单元检测所述调制器输出的控制信号的误差，并对所述控制信号进行校准补偿生成反馈相位，并将所述反馈相位发送至所述鉴频鉴相器。
在本实施例中，采用数字补偿的方式对模拟锁相环的调制器量化噪声进行补偿，使得补偿效果不会受到工艺、电压、温度的影响，而且可以帮助模拟锁相环实现宽带应用。
数字补偿单元对调制器的量化误差的补偿包括：对调制器量化误差的检测，对调制器量化误差的量化与校准；对调制器量化误差的补偿。
进一步地，通过所述数字补偿单元检测所述调制器输出的控制信号的误差，并对所述控制信号进行校准补偿生成反馈相位，包括：
将所述误差信号发送至所述时间数字转换器，根据所述误差信号计算相位差；
将所述相位差发送至所述校准模块，根据所述频率控制字和所述控制信号计算补偿误差；
将所述补偿误差发送至所述校准模块，根据所述补偿误差、所述相位差生成校准量；
所述校准量与所述补偿误差相乘后输入至所述数字时间转换器，所述数字时间转换器根据所述校准量与所述补偿误差相乘的值对所述调制频率进行延时生成所述反馈信号，并将所述反馈信号发送至所述鉴频鉴相器。
在优选的实施例中，所述校准模块采用最小二成算法对所述补偿误差、所述相位差进行生成校准量。
在本实施例中，时间数字转换器用来实现误差信号的量化；误差检测模块实现调制器的误差检测；校准模块实现反馈增益自动校准；数字时间转换器实现调制器的量化噪声的补偿。
数字时间转换器是在时间数字转换器+校准模块+误差检测模块的控制下实现对Fdiv的延时而得到Ffb。对于数字时间转换器而言时间数字转换器+校准模块提供补偿所需的增益控制信号，而误差检测模块提供所需的控制信号。
在优选的实施例中，所述滤波器采用低通滤波器。
在优选的实施例中，所述振荡器采用压控振荡器。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (8)

1.一种数字补偿模拟小数分频锁相环，包括，鉴频鉴相器、电荷泵、滤波器、振荡器、分频器和调制器，
所述鉴频鉴相器，用于检测参考频率与反馈相位的误差，并输出误差信号至所述电荷泵；
所述电荷泵，用于根据所述误差信号生成控制电流，并输出所述控制电流至所述滤波器；
所述滤波器，用于将所述控制电流转换为低频电压信号，并输出所述低频电压信号至所述振荡器；
所述振荡器，用于根据所述低频电压信号生成输出频率，并将所述输出频率反馈至所述分频器；
所述调制器，用于根据频率控制字生成控制信号，并将所述控制信号发送至所述分频器；
所述分频器，用于根据所述控制信号对所述输出频率进行降频生成调制频率；
其特征在于：还包括，
数字补偿单元，用于根据所述调制频率、所述频率控制字、所述控制信号和所述误差信号，检测所述调制器输出的控制信号的误差，并对所述控制信号进行校准补偿生成反馈相位，并将所述反馈相位发送至所述鉴频鉴相器；
所述数字补偿单元包括：时间数字转换器、校准模块、误差检测模块和数字时间转换器；
所述时间数字转换器，连接所述鉴频鉴相器，用于根据所述误差信号计算相位差，并将所述相位差发送至所述校准模块；
所述误差检测模块，连接所述调制器，用于根据所述频率控制字和所述控制信号计算补偿误差，并将所述补偿误差发送至所述校准模块；
所述校准模块，用于根据所述补偿误差、所述相位差生成校准量，所述校准量与所述补偿误差相乘后输入至所述数字时间转换器；
所述数字时间转换器，连接所述分频器，用于根据所述校准量与所述补偿误差相乘的值对所述调制频率进行延时生成所述反馈相位，并将所述反馈相位发送至所述鉴频鉴相器。
2.根据权利要求1所述的数字补偿模拟小数分频锁相环，其特征在于：所述校准模块采用最小二成算法对所述补偿误差、所述相位差进行生成校准量。
3.根据权利要求1所述的数字补偿模拟小数分频锁相环，其特征在于：所述滤波器采用低通滤波器。
4.根据权利要求1所述的数字补偿模拟小数分频锁相环，其特征在于：所述振荡器采用压控振荡器。
5.一种数字补偿模拟小数分频锁相环控制方法，其特征在于，采用如权利要求1-4中任意一项所述的数字补偿模拟小数分频锁相环，包括：
将参考频率与反馈相位发送至所述鉴频鉴相器，检测所述参考频率与反馈相位之间的误差，生成误差信号；
将所述误差信号发射至所述电荷泵，根据所述误差信号生成控制电流，
将所述控制电流发送至所述滤波器，以将所述控制电流转换为低频电压信号
将所述低频电压信号至所述振荡器，根据所述低频电压信号生成输出频率；
将频率控制字发送至所述调制器，根据频率控制字生成控制信号；
将所述控制信号和所述输出频率发送至所述分频器，根据所述控制信号对所述输出频率进行降频生成调制频率；
其特征在于：还包括，
将所述调制频率、所述频率控制字、所述控制信号和所述误差信号发送至数字补偿单元，通过所述数字补偿单元检测所述调制器输出的控制信号的误差，并对所述控制信号进行校准补偿生成反馈相位，并将所述反馈相位发送至所述鉴频鉴相器；
通过所述数字补偿单元检测所述调制器输出的控制信号的误差，并对所述控制信号进行校准补偿生成反馈相位，包括：
将所述误差信号发送至所述时间数字转换器，根据所述误差信号计算相位差；
将所述相位差发送至所述校准模块，根据所述频率控制字和所述控制信号计算补偿误差；
将所述补偿误差发送至所述校准模块，根据所述补偿误差、所述相位差生成校准量；
所述校准量与所述补偿误差相乘后输入至所述数字时间转换器，所述数字时间转换器根据所述校准量与所述补偿误差相乘的值对所述调制频率进行延时生成所述反馈相位，并将所述反馈相位发送至所述鉴频鉴相器。
6.根据权利要求5所述的数字补偿模拟小数分频锁相环控制方法，其特征在于：所述校准模块采用最小二成算法对所述补偿误差、所述相位差进行生成校准量。
7.根据权利要求5所述的数字补偿模拟小数分频锁相环控制方法，其特征在于：所述滤波器采用低通滤波器。
8.根据权利要求5所述的数字补偿模拟小数分频锁相环控制方法，其特征在于：所述振荡器采用压控振荡器。
CN201910647534.6A 2019-07-17 2019-07-17 数字补偿模拟小数分频锁相环及控制方法 Active CN110504962B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910647534.6A CN110504962B (zh) 2019-07-17 2019-07-17 数字补偿模拟小数分频锁相环及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910647534.6A CN110504962B (zh) 2019-07-17 2019-07-17 数字补偿模拟小数分频锁相环及控制方法

Publications (2)

Publication Number Publication Date
CN110504962A CN110504962A (zh) 2019-11-26
CN110504962B true CN110504962B (zh) 2023-04-28

Family

ID=68586055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910647534.6A Active CN110504962B (zh) 2019-07-17 2019-07-17 数字补偿模拟小数分频锁相环及控制方法

Country Status (1)

Country Link
CN (1) CN110504962B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113852370A (zh) * 2020-06-28 2021-12-28 深圳市中兴微电子技术有限公司 一种相位抖动补偿方法、模块和数字锁相环
CN111934675A (zh) * 2020-09-17 2020-11-13 灵矽微电子(深圳)有限责任公司 延时器电路
CN114189249B (zh) * 2022-02-14 2022-05-17 微龛(广州)半导体有限公司 开环小数分频器及时钟系统
CN116707524B (zh) * 2023-08-03 2024-02-23 牛芯半导体(深圳)有限公司 应用于16Gbps及以上接口技术的锁相环电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10257185B3 (de) * 2002-12-06 2004-02-05 Infineon Technologies Ag Phasenregelschleife mit Sigma-Delta-Modulator
US8441323B2 (en) * 2008-09-16 2013-05-14 Nxp B.V. Signal processing using timing comparison
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
JP5097235B2 (ja) * 2010-03-29 2012-12-12 株式会社日立製作所 半導体装置
CN102006059B (zh) * 2010-09-21 2013-01-16 湖北众友科技实业股份有限公司 一种∑△控制的锁相环及其校准电路和校准方法
CN103297046B (zh) * 2013-05-09 2018-04-13 英特格灵芯片(天津)有限公司 一种锁相环及其时钟产生方法和电路
CN103647553B (zh) * 2013-12-13 2017-05-10 中国电子科技集团公司第四十一研究所 一种宽带超低相位噪声的可直流调频参考源电路
US20170366376A1 (en) * 2016-06-21 2017-12-21 Marvell World Trade Ltd. Analog fractional-n phase-locked loop
CN108736894B (zh) * 2017-04-18 2021-08-06 博通集成电路（上海）股份有限公司 分数n频率合成器及其方法
CN108736888B (zh) * 2017-04-18 2021-10-08 博通集成电路（上海）股份有限公司 用于补偿分数n频率综合器中的量化噪声的电路

Also Published As

Publication number Publication date
CN110504962A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
CN110504962B (zh) 数字补偿模拟小数分频锁相环及控制方法
US9634678B1 (en) Feedback control system with rising and falling edge detection and correction
KR100884170B1 (ko) 위상동기루프용 디지털 위상 검출기
US20200321968A1 (en) Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit
US7548123B2 (en) Dividerless PLL architecture
US7583152B2 (en) Phase-locked loop with self-correcting phase-to-digital transfer function
US7899422B1 (en) Sigma delta modulated phase lock loop with phase interpolation
US8441323B2 (en) Signal processing using timing comparison
JP5307291B2 (ja) アキュムレータおよび位相デジタル変換器を使用する２ポイント変調のデジタル位相同期ループ
US20170366376A1 (en) Analog fractional-n phase-locked loop
KR102418966B1 (ko) 디지털 위상 고정 루프 및 그의 구동방법
US20170214408A1 (en) Switched-capacitor loop filter
EP3208943B1 (en) Fractional frequency synthesizer
JP2001513304A (ja) ジッター補償されたｎ分周周波数シンセサイザー
CN115378429A (zh) 具有并联相位检测电路的锁相环和操作锁相环的方法
US11437980B2 (en) Frequency to digital converter, asynchronous phase sampler and digitally controlled oscillator methods
US8089308B2 (en) Phase controlling apparatus, phase-control printed board, and controlling method
TW200937838A (en) Charge pump-based frequency modulator
JP4420094B2 (ja) Ｐｌｌ回路
US7394322B2 (en) Phase locked loop
US11231741B1 (en) Systems and methods for generating clock signals
JP4735632B2 (ja) Ｐｌｌ回路
US20050195917A1 (en) Method and apparatus for crystal drift compensation
US7948285B2 (en) PLL circuit, radio terminal device and control method of PLL circuit
US11088697B2 (en) PLL circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant