JP5793127B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP5793127B2 JP5793127B2 JP2012225982A JP2012225982A JP5793127B2 JP 5793127 B2 JP5793127 B2 JP 5793127B2 JP 2012225982 A JP2012225982 A JP 2012225982A JP 2012225982 A JP2012225982 A JP 2012225982A JP 5793127 B2 JP5793127 B2 JP 5793127B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- control signal
- frequency
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
また、本発明は、基準周波数を分周した参照信号と分周器からの出力信号との2つの信号とが入力され、該2つの信号の周波数又は位相の比較結果に応じて所定の制御信号をチャージポンプに対して出力する位相周波数比較器を有する周波数シンセサイザであって、前記位相周波数比較器は、該位相周波数比較器の位相変位量に対する前記チャージポンプの出力電流の積分値として表される位相ロックポイントをゼロクロス点からシフトさせるように、前記位相変位量を補正するための制御信号を生成する制御信号生成手段を具え、前記制御信号生成手段は、前記分周器の出力信号をUP側制御信号として出力し、立ち上がりは前記分周器の出力信号の立ち上がりに同期し、立下りは参照信号によって制御されるDOWN側制御信号を生成し、前記位相周波数比較器は、Phaseモード時に、前記UP側制御信号と前記DOWN側制御信号との立ち上がりタイミング差が常に一定となるように各制御信号を出力することを特徴とする。
本発明の第1の実施の形態を、図1〜図7に基づいて説明する。
図1は、本発明に係る周波数シンセサイザとしてのフラクショナルN周波数シンセサイザの全体的なシステム構成例を示す。
R分周器3は、水晶発振器(XO)2で生成した基準入力信号(XO信号)の発振周波数を基準周波数とする。このR分周器3は、基準入力周波数Frefを1/Rに落すための分周器である。
次に、本発明に係る位相周波数比較器4の構成について説明する。
ここで、制御信号生成手段20および補正利得について説明する。
次に、本発明に係る位相周波数比較器4の動作について説明する。
図4は、制御信号生成手段20によって、AC電流ミスマッチによる非線形性が解消される例を示す。
図5〜図7は、制御信号生成手段20を有する位相周波数比較器4によって制御されるチャージポンプ電流Icpのタイミングを示す。
本発明の第2の実施の形態を、図8に基づいて説明する。なお、前述した第1の例と同一部分については、その説明を省略し、同一符号を付す。
本発明の第3の実施の形態を、図9〜図15に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
本発明の第4の実施の形態を、図16に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
2 水晶発振器(XO)
3 R分周器
4 位相周波数比較器(PFD)
5 チャージポンプ(CP)
6 LPF
7 電圧制御発振器(VCO)
8 N分周器
9 演算器
10,11 フリップフロップ回路(FF)
12 NOT回路
20 制御信号生成手段
21,22 AND回路
23 NAND回路
24 OR回路
25,26 遅延回路(τ1、τ2)
30 参照信号(参照クロック)
31 分周信号(分周VCOクロック)
32 周波数モード・イネーブル信号
40 制御信号(UP側制御信号)
41 制御信号(DOWN側制御信号)
60 チャージポンプ
61 UP側のスイッチ
62 UP側の電流源(可変電流源)
63 DOWN側のスイッチ
64 DOWN側の電流源(固定電流源)
65 接続点
70 電源
71 アース
80 UP側の電流源(固定電流源)
81 DOWN側の電流源(可変電流源)
100 位相周波数比較器
101,102 フリップフロップ回路(FF)
103 NAND回路
200 チャージポンプ200
201 UP側電流源
202 DW側電流源
203,204 スイッチ
Claims (9)
- 基準周波数を分周した参照信号と分周器からの出力信号との2つの信号とが入力され、該2つの信号の周波数又は位相の比較結果に応じて所定の制御信号をチャージポンプに対して出力する位相周波数比較器を有する周波数シンセサイザであって、
前記位相周波数比較器は、
該位相周波数比較器の位相変位量に対する前記チャージポンプの出力電流の積分値として表される位相ロックポイントをゼロクロス点からシフトさせるように、前記位相変位量を補正するための制御信号を生成する制御信号生成手段を具え、
前記制御信号生成手段は、
前記分周器の出力信号をUP側制御信号として出力し、
立ち上がりは前記分周器の出力信号の立ち上がりに同期し、立下りは参照信号によって制御されるDOWN側制御信号を生成し、
前記位相周波数比較器は、Phaseモード時にDOWN側のみ利得をもつように、各制御信号を出力することを特徴とする周波数シンセサイザ。 - 基準周波数を分周した参照信号と分周器からの出力信号との2つの信号とが入力され、該2つの信号の周波数又は位相の比較結果に応じて所定の制御信号をチャージポンプに対して出力する位相周波数比較器を有する周波数シンセサイザであって、
前記位相周波数比較器は、
該位相周波数比較器の位相変位量に対する前記チャージポンプの出力電流の積分値として表される位相ロックポイントをゼロクロス点からシフトさせるように、前記位相変位量を補正するための制御信号を生成する制御信号生成手段を具え、
前記制御信号生成手段は、
前記分周器の出力信号をUP側制御信号として出力し、
立ち上がりは前記分周器の出力信号の立ち上がりに同期し、立下りは参照信号によって制御されるDOWN側制御信号を生成し、
前記位相周波数比較器は、Phaseモード時に、
前記UP側制御信号と前記DOWN側制御信号との立ち上がりタイミング差が常に一定となるように各制御信号を出力することを特徴とする周波数シンセサイザ。 - 前記チャージポンプは、
前記UP側制御信号および前記DOWN側制御信号のいずれか一方に制御され、一定電流を生成する固定電流源と、
前記UP側制御信号および前記DOWN側制御信号の他方に制御され、任意の電流を生成する可変電流源と
を具えたことを特徴とする請求項1又は2記載の周波数シンセサイザ。 - 前記固定電流源は、前記UP側制御信号に制御されるUP側の電流源であり、
前記可変電流源は、前記DOWN側制御信号に制御されるDOWN側の電流源であることを特徴とする請求項3記載の周波数シンセサイザ。 - 前記固定電流源は、前記DOWN側制御信号に制御されるDOWN側の電流源であり、 前記可変電流源は、前記UP側制御信号に制御されるUP側の電流源であることを特徴とする請求項3記載の周波数シンセサイザ。
- 前記チャージポンプは、前記位相周波数比較器の各制御信号の立下りタイミングの差によって出力電流を決定することを特徴とする請求項1ないし5のいずれかに記載の周波数シンセサイザ。
- 前記位相周波数比較器は、
前記参照信号および前記分周器の出力信号がそれぞれ入力される第1および第2のフリップフロップと、
前記第1および第2のフリップフロップの各出力信号の論理積(NAND)を遅延させる第1の遅延素子と
を具え、
前記DOWN側制御信号は、前記第2のフリップフロップの出力信号と前記第1の遅延素子により遅延した信号とに基づき生成されることを特徴とする請求項1ないし6のいずれかに記載の周波数シンセサイザ。 - 前記位相周波数比較器は、
前記第1の遅延素子により遅延した信号をさらに遅延させる第2の遅延素子をさらに具え、
前記第1および第2のフリップフロップは、前記第2の遅延素子により遅延した信号に基づいてリセットされることを特徴とする請求項7記載の周波数シンセサイザ。 - 前記位相周波数比較器を含む当該周波数シンセサイザは、フラクショナルN周波数シンセサイザとして構成されたことを特徴とする請求項1ないし8のいずれかに記載の周波数シンセサイザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012225982A JP5793127B2 (ja) | 2012-10-11 | 2012-10-11 | 周波数シンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012225982A JP5793127B2 (ja) | 2012-10-11 | 2012-10-11 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014078873A JP2014078873A (ja) | 2014-05-01 |
JP5793127B2 true JP5793127B2 (ja) | 2015-10-14 |
Family
ID=50783841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012225982A Active JP5793127B2 (ja) | 2012-10-11 | 2012-10-11 | 周波数シンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5793127B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03295316A (ja) * | 1990-04-13 | 1991-12-26 | Toshiba Corp | Pll回路 |
US6327319B1 (en) * | 1998-11-06 | 2001-12-04 | Motorola, Inc. | Phase detector with frequency steering |
US7042970B1 (en) * | 2001-06-15 | 2006-05-09 | Analog Devices, Inc. | Phase frequency detector with adjustable offset |
EP1738463A1 (en) * | 2004-04-02 | 2007-01-03 | Kaben Research Inc. | Phase frequency detector with a novel d flip flop |
US7535977B2 (en) * | 2004-09-30 | 2009-05-19 | Gct Semiconductor, Inc. | Sigma-delta based phase lock loop |
JP2007318290A (ja) * | 2006-05-24 | 2007-12-06 | Renesas Technology Corp | 通信用半導体集積回路 |
US7876871B2 (en) * | 2006-11-30 | 2011-01-25 | Qualcomm Incorporated | Linear phase frequency detector and charge pump for phase-locked loop |
US7728631B2 (en) * | 2008-05-15 | 2010-06-01 | Atheros Communications, Inc. | Phase frequency detector with pulse width control circuitry |
-
2012
- 2012-10-11 JP JP2012225982A patent/JP5793127B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014078873A (ja) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chiu et al. | A dynamic phase error compensation technique for fast-locking phase-locked loops | |
US8106690B2 (en) | Semiconductor integrated circuit device | |
US10951216B1 (en) | Synchronization of clock signals generated using output dividers | |
US7518455B2 (en) | Delta-sigma modulated fractional-N PLL frequency synthesizer | |
US8773183B2 (en) | Fractional PLL circuit | |
US9019016B2 (en) | Accumulator-type fractional N-PLL synthesizer and control method thereof | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
US9385732B2 (en) | Synthesizing method of signal having variable frequency and synthesizer of signal having variable frequency | |
JP2014239417A (ja) | 同期化手段を備えた位相ロックループデバイス | |
TW201524127A (zh) | 具有迴路頻寬校正功能的鎖相迴路裝置及其方法 | |
US9654119B2 (en) | Phase locked loop and operating method thereof | |
US9571071B2 (en) | Frequency synthesizer circuit | |
JP4033154B2 (ja) | フラクショナルn周波数シンセサイザ装置 | |
JP5793127B2 (ja) | 周波数シンセサイザ | |
JP2012075000A (ja) | 位相同期回路及び無線機 | |
US9742414B2 (en) | Reducing errors due to non-linearities caused by a phase frequency detector of a phase locked loop | |
EP3624344B1 (en) | Pll circuit | |
TWI474622B (zh) | 應用雜訊濾波技巧的非整數頻率合成器及其操作方法 | |
JP2012204883A (ja) | アキュムレータ型フラクショナルn−pllシンセサイザおよびその制御方法 | |
KR101327100B1 (ko) | 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법 | |
US20130257496A1 (en) | Frequency Synthesizer | |
JP6284728B2 (ja) | Pll回路 | |
JP5415229B2 (ja) | 周波数シンセサイザ | |
JP5803568B2 (ja) | 位相同期回路及び位相同期回路制御方法 | |
Lin et al. | A programmable duty cycle corrector based on delta-sigma modulated PWM mechanism |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5793127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |