JP5803568B2 - 位相同期回路及び位相同期回路制御方法 - Google Patents

Description

本発明は、位相同期回路及び位相同期回路制御方法に関する。

一般に、位相同期ループの中に分周器が配置された位相同期回路（ＰＬＬ：Phase Locked Loop）は、入力される基準信号の分周数倍の周波数の信号を出力する。すなわち、位相同期回路の出力信号の周波数は、基準信号の周波数を分周器に設定される分周数で乗算した積で表される。具体的には、位相同期回路は、分周器によって、電圧制御発振器（ＶＣＯ：Voltage Control Oscillator）から出力される出力信号の周波数をＮ分周し、分周後の比較信号を位相比較器に出力する。位相比較器は、入力される基準信号の位相と、分周器から出力される比較信号の位相とを比較し、その位相差に応じた信号を低域通過フィルタ（ＬＰＦ：Low Pass Filter）を介して電圧制御発振器に出力する。その結果、電圧制御発振器の出力信号の周波数は、基準信号の周波数に分周数Ｎを乗じた周波数になる。

通常の分周器においては、分周数が整数に限定されるため、出力周波数は基準周波数の整数倍となり、基準周波数よりも細かな単位で設定することが困難である。従って、細かな周波数間隔で出力周波数を設定する必要がある場合、基準周波数を低くする必要がある。しかし、基準周波数を低くすると、分周器の分周数も大きくなるため、分周数増加による出力信号に含まれる位相雑音が大きくなってしまう。

ここで、小数点以下の精度の分周数を得る位相同期回路は、例えば、分周器として可変分周器を用いることで実現される。小数点以下の精度の分周数は、例えば、２個の整数をＮ１及びＮ２として、整数Ｎ１の出現回数と整数Ｎ２の出現回数の平均である平均分周数として与えられる。例えば、可変分周器は、電圧制御発振器から出力される出力信号をＮ１分周又はＮ２分周し、電圧制御発振器の出力信号の周波数を基準信号の周波数に平均分周数を乗じた周波数にする。

このような小数点以下の精度の分周数を得る位相同期回路として、フラクショナルＮ分周器を用いて、第１ループで位相誤差信号を電流補償し、第２ループで生成される補正信号により電流補償量を調整する従来技術がある。

特開２０１０−１５４０５８号公報

しかしながら、複数の分周数を用いて小数点以下の分周数を得る場合には、個々のクロックにおいて、電圧制御発振器から出力されるクロックの位相と目的とする位相との間に誤差が生じてしまう。そこで、この各クロックにおける誤差を補償することが求められる。

ここで、第１ループで位相誤差信号を電流補償し、第２ループで電流補償量を調整する従来技術では、各周期における電流平均値の補償を行うことで位相の誤差を補償しているが、電圧積分値の補償がなされていない。そのため、ＤＣ成分、雑音が発生してしまい、各クロックにおける誤差を正確に補償することが難しく、位相の同期を精度良く行うことが困難である。

開示の技術は、上記に鑑みてなされたものであって、少ない分周数を用いた小数点以下の分周における位相の同期を精度良く行う位相同期回路及び位相同期回路制御方法を提供することを目的とする。

本願の開示する位相同期回路及び位相同期回路制御方法は、一つの態様において、位相比較器は、入力された基準クロックと比較クロックとを比較し位相差を電流に変換して出力する。キャパシタは、前記位相比較器から入力された電流に応じて電圧を出力する。電圧制御発振器は、前記キャパシタから入力された電圧によって出力周波数を制御し、当該出力周波数を有する信号を出力する。可変分周器は、前記電圧制御発振器から出力された信号を所定の周期で異なる値に分周することで、小数点以下の値を有する分周を行なった比較クロックを生成する。カウンタは、前記所定の周期における前記可変分周器から出力された比較クロックの数をカウントする。補償係数計算部は、前記カウンタのカウント数を基に、前記位相比較器から前記キャパシタに入力された電流及び前記キャパシタが出力した電圧を補償する補償値として、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流量と同じ値で且つ符号が逆の電流量となり、且つ、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流により発生する電圧の電圧積分値と同じ値で且つ符号が逆の電圧積分値となる補償値を取得する。補償部は、前記補償値を基に、前記キャパシタに対して電流を流し補償を行う。

本願の開示する位相同期回路及び位相同期回路制御方法の一つの態様によれば、少ない分周数を用いた小数点以下の分周における位相の同期を精度良く行うことができるという効果を奏する。

図１は、実施例１に係る位相同期回路のブロック図である。 図２は、実施例１における位相比較器に入力されるクロックタイミングを説明するための図である。 図３は、位相比較器の出力を表す模式的な回路図である。 図４Ａは、実施例１における補償のターゲットとなる電圧の波形を表す図である。 図４Ｂは、実施例１における補償のターゲットとなる電流の波形を表す図である。 図５は、実施例１におけるターゲット値の算出を説明するための図である。 図６Ａは、実施例１における補償後の電圧の波形を表す図である。 図６Ｂは、実施例１における補償後の電流の波形を表す図である。 図７Ａは、実施例１における補償電流を算出するための電圧における設定パラメータを説明するための図である。 図７Ｂは、実施例１における補償電流を算出するための電流における設定パラメータを説明するための図である。 図８は、実施例１におけるターゲットを補償する電流設定値の算出を説明するための図である。 図９は、実施例１におけるＬＵＴが有する補償電流の情報の一例の図である。 図１０は、実施例１における可変分周器から出力された各比較クロックに対して位相比較器から出力される正電流パルス全体の補償を説明するための図である。 図１１は、実施例１に係る位相同期回路のクロック生成の処理のフローチャートである。 図１２は、実施例２における位相比較器に入力されるクロックタイミングを説明するための図である。 図１３Ａは、実施例２における補償のターゲットとなる電圧の波形を表す図である。 図１３Ｂは、実施例２における補償のターゲットとなる電流の波形を表す図である。 図１４は、実施例２におけるターゲット値の算出を説明するための図である。 図１５Ａは、実施例２における補償後の電圧の波形を表す図である。 図１５Ｂは、実施例２における補償後の電流の波形を表す図である。 図１６Ａは、実施例２における補償電流を算出するための電圧における設定パラメータを説明するための図である。 図１６Ｂは、実施例２における補償電流を算出するための電流における設定パラメータを説明するための図である。 図１７は、実施例２におけるターゲットを補償する電流設定値の算出を説明するための図である。 図１８は、実施例２におけるＬＵＴが有する補償電流の情報の一例の図である。 図１９は、実施例２における可変分周器から出力された各比較クロックに対して位相比較器から出力される負電流パルス全体の補償を説明するための図である。 図２０は、実施例３に係る位相同期回路のブロック図である。 図２１は、実施例３における可変分周器から出力された各比較クロックに対して位相比較器から出力される負電流パルス全体の補償を説明するための図である。 図２２は、スイッチドキャパシタのカットオフ周波数のＥＮ信号による制御を説明するための図である。 図２３は、位相同期回路を搭載した携帯電話装置のハードウェア構成図である。

以下に、本願の開示する位相同期回路及び位相同期回路制御方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する位相同期回路及び位相同期回路制御方法が限定されるものではない。

図１は、実施例１に係る位相同期回路のブロック図である。図１に示すように、本実施例に係るＰＬＬは、発振器１、分周器２、位相比較器３、キャパシタ４、ＬＰＦ５、ＶＣＯ６、可変分周器７、パルスカウンタ８、補償係数計算部９、ＬＵＴ（Look Up Table）１０、ＤＡＣ（Digital Analog Converter）１１を有している。

発振器１は、例えば、水晶発振子などを有している。発振器１は、水晶発振子を用いて基準クロックを生成する。本実施例では、発振器１は、例えば、４０ＭＨｚのクロックを生成する。そして、発振器１は、生成したクロックを分周器２、ＤＡＣ１１、補償係数計算部９へ出力する。

分周器２は、発振器１が生成したクロックの入力を受ける。そして、分周器２は、入力信号を４分周して、１０ＭＨｚの基準クロックを生成する。そして、分周器２は、生成した基準クロックを、位相比較器３及び補償係数計算部９へ出力する。ここで、本実施例では、ＤＡＣ１１及び補償係数計算部９の動作を、位相比較器３からの出力よりも早くすることが好ましい。そこで、位相比較器３には発振器１で生成されたクロックを分周した基準クロックを入力し、ＤＡＣ１１及び補償係数計算部９には発振器１で生成されたクロックをそのまま動作クロックとして入力している。

位相比較器３は、基準クロックの入力を分周器２から受ける。また、位相比較器３は、比較クロックの入力を可変分周器７から受ける。ここで、本実施例では、４分周を４回繰返し、５分周を１回行うことを１周期として、１周期全体で平均分周が４．２分周となるように分周を行う場合で説明する。すなわち、位相比較器３は、１周期の間に、４分周された比較クロックの入力を４回受け、その後、５分周された比較クロックの入力を受ける。以下では、位相比較器３が、可変分周器７から、４分周された比較クロックの入力を４回受け、その後、５分周された比較クロックの入力を受ける周期を、「１周期」という。

位相比較器３は、比較クロックが入力されると立ち上がり、基準クロックが入力されると立ち下がる。ここで、図２を参照して、位相比較器３における基準クロック及び比較クロックの入力タイミングについて説明する。図２は、実施例１における位相比較器に入力されるクロックタイミングを説明するための図である。入力タイミング２０１が基準クロックの入力タイミングを表している。具体的には、入力タイミング２０１に記された菱形のタイミングで基準クロックが位相比較器３へ入力される。また、入力タイミング２０２が比較クロックの入力タイミングを表している。具体的には、入力タイミング２０２に記された菱形のタイミングで比較クロックが位相比較器３へ入力される。さらに、図２のパルス波形が位相比較器３において発生する正電流パルスを表している。区間２３０が４．２の分周を完成させる１周期である。そして、位相比較器３は、区間２３０の先頭で基準クロック及び比較クロックの入力を同時に受ける。その後、位相比較器３は、４．２分周の周期２１１のタイミングで基準クロックの入力を受ける。また、位相比較器３は、４分周の周期２２１〜２２４で比較クロックの入力を受ける。その後、位相比較器３は、５分周の周期２２５で比較クロックの入力を受ける。この場合、基準クロックの４分周する周期は、２５ｎｓである。また、分周前の比較クロックの周期は、２３．８０９ｎｓであり、周波数は４２ＭＨｚである。

基準クロックの周期２１１は常に４．２分周の周期であり、比較クロックの周期２２１〜２２４は４分周の周期であるため、比較クロックの入力タイミングは、基準クロックの入力タイミングに比べて早くなっていく。具体的には、基準クロックと比較クロックとの間に、周期２２１において、分周前の比較クロックの周期の２０％のずれが生じ、周期２２２において分周前の比較クロックの周期の４０％のずれが生じる。また、基準クロックと比較クロックとの間に、周期２２３において分周前の比較クロックの周期の６０％のずれが生じ、周期２２４において分周前の比較クロックの周期の８０％のずれが生じる。そして、５分周の周期２２５において、それまでに生じている分周前の比較クロックの周期の８０％のずれが調整され、基準クロックと比較クロックのタイミングが一致する。このように、比較クロックと基準クロックとの入力タイミングで分周の差によるズレが生じている。そこで、位相比較器３は、基準クロックと比較クロックの入力タイミングのズレを補正するため、立ち上がっている間に負電流パルスを位相誤差信号として出力する。具体的には、位相比較器３は、分周前の比較クロックのマイナーグリッドに対する０％、２０％、４０％、６０％、８０％の期間に電流を流し正電流パルスとなる位相誤差信号を出力する。この正電流パルスは、基準クロックと比較クロックとの誤差を補正するための信号であり、基準クロックと比較クロックとが一致していれば発生しないものである。そのため、位相比較器３が流した正電流パルスが補償するターゲットとなる。以下では、分周前の比較クロックのマイナーグリッドに対する０％、２０％、４０％、６０％、８０％の期間に電流を流し正電流パルスとなる位相誤差信号の出力を、それぞれ、０％出力、２０％出力、４０％出力、６０％出力、８０％出力という。また、補償するターゲットの値を「ターゲット値」という。

キャパシタ４は、位相比較器３から出力された電流に応じて、蓄えている電荷を出力することで電圧をＬＰＦ５へ出力する又は電荷を蓄える。

ＬＰＦ５は、電圧の入力をキャパシタ４から受ける。ＬＰＦ５は、入力された電圧から短周期の変動などのノイズを除去する。そして、ＬＰＦ５は、ノイズを除去した電圧をＶＣＯ６へ出力する。

ＶＣＯ６は、電圧の入力をＬＰＦ５から受ける。そして、ＶＣＯ６は、入力された電圧に応じた周波数を有する発振クロックを生成する。その後、ＶＣＯ６は、生成した発振クロックを、その発振クロックを使用して処理を行う他の装置などに出力する。また、ＶＣＯ６は、生成した発振クロックを可変分周器７へ出力する。このＶＣＯ６が、「電圧制御発振器」の一例にあたる。

可変分周器７は、発振クロックの入力をＶＣＯ６から受ける。そして、可変分周器７は、受信した発振クロックを４分周又は５分周して比較クロックを生成する。そして、可変分周器７は、生成した比較クロックをパルスカウンタ８及び位相比較器３へ出力する。具体的には、可変分周器７は、比較クロックの出力の回数の５回を１周期とするカウントの入力をパルスカウンタ８から受ける。そして、可変分周器７は、１周期が終わった後の初めの比較クロックを４分周して生成し出力する。その後、可変分周器７は、１〜３回までのカウントをパルスカウンタ８から受信した場合、発振クロックを４分周し出力する。そして、可変分周器７は、４回のカウントをパルスカウンタ８から受信した場合、発振クロックを５分周し出力する。そして、可変分周器７は、５回のカウントをパルスカウンタ８から受信すると、１周期が終了したと判定する。これにより、可変分周器７は、１周期分の分周を完了する。そして、可変分周器７は、ここに記載した１周期分の分周を繰り返す。

ここで、本実施例では、可変分周器７は、４回の４分周と１回の５分周を１周期として、平均４．２分周の分周を行う場合で説明した。ただし、可変分周器７による分周は他の値を取ることもできる。例えば、可変分周器７は、４回のＮ分周と１回のＮ＋１分周を１周期として分周すると、平均分周数としてＮ＋０．２分周を行なえる。この時、Ｎが５分周であれば、平均分周数は５．２分周となる。また、例えば、可変分周器７は、４回のＮ分周と１回のＮ−１分周を１周期として分周すると、平均分周数としてＮ−０．２分周を行なえる。この時、Ｎが５分周であれば、平均分周数は４．８分周となる。また、１周期に含まれる比較クロックの数を多くすると、分周数の分解能が向上する。例えば、１００００００回の周期で繰り返すと、１ｐｐｍの周波数の分解能となる。１周期に含まれる比較クロックの数をＡとすると、最後の分周をＮ＋１分周とし、他の分周をＮ分周とした場合、分周数＝Ｎ＋（１／Ａ）と表すことができる。ここで、可変分周器７は、Ｎの値を外部から取得してもよい。

パルスカウンタ８は、比較クロックの入力を可変分周器７から受ける。そして、パルスカウンタ８は、入力された比較クロックが１周期の先頭の場合、１を可変分周器７及び補償係数計算部９へ出力する。その後、パルスカウンタ８は、１周期に含まれる比較クロックの数を受信するまで、インクリメントした数を可変分周器７及び補償係数計算部９へ出力する。そして、パルスカウンタ８は、１周期に含まれる比較クロックの数を受信した後、カウンタをリセットする。その後、パルスカウンタ８は、ここで記載したカウントを繰り返す。ここで、パルスカウンタ８は、１周期に含まれる比較クロックの数Ａの値を外部から取得してもよい。

ＬＵＴ１０は、基準クロックに対応する補償電流が記載されている。ここで、補償電流とは、位相比較器３が誤差信号として出力した正電流パルスを補償するためにキャパシタ４に対して流す電流の値である。ＬＵＴ１０には、可変分周器７において１周期分の分周が繰り返される間に、位相比較器３が出力する各正電流パルスに対して一つずつ補償電流が設定されている。

ここで、補償電流の算出方法について説明する。ここでは、位相比較器３からの出力として、図３に示す回路からの出力が行なわれたものとして説明する。図３は、位相比較器の出力を表す模式的な回路図である。図３に示すように、位相比較器３の出力は、模式的にチャージポンプ（ＣＰ：Charge Pomp）３１から出力されているものとする。そして、チャージポンプ３１は、１０ｍＡの電流を流す。さらに、キャパシタ４は、１ｎＦの容量を有する。

図４Ａは、実施例１における補償のターゲットとなる電圧の波形を表す図である。また、図４Ｂは、実施例１における補償のターゲットとなる電流の波形を表す図である。図５は、実施例１におけるターゲット値の算出を説明するための図である。また、図６Ａは、実施例１における補償後の電圧の波形を表す図である。図６Ｂは、実施例１における補償後の電流の波形を表す図である。図７Ａは、実施例１における補償電流を算出するための電圧における設定パラメータを説明するための図である。図７Ｂは、実施例１における補償電流を算出するための電流における設定パラメータを説明するための図である。図８は、実施例１におけるターゲットを補償する電流設定値の算出を説明するための図である。

まず、一例として、図４Ａ及び図４Ｂを参照して、２０％出力の場合におけるターゲット値について説明する。この場合、正電流パルスのパルス幅（Ｔｐｄ）は、比較クロックの２０％であるので、Ｔｐｄ＝４．７６ｎｓである。本実施例では、図３に示すように、位相比較器３は、ＣＰ電流値（Ｉｃｐ）＝１０ｍＡの電流を流す。そのため、図４Ｂに示すように、流した電流の総和を表す面積３１０は電荷量（Ｑ）と一致する。電荷量（Ｑ）＝Ｔｐｄ×Ｉｃｐ＝４７．６１８ｐＣであるので、面積３１０は４７．６１８ｐＣと表せる。また、本実施例では、図３に示すように、ＣＰ用キャパシタ（Ｃ）＝１ｎＦである。そこで、図４Ａに示すように、電流供給後のキャパシタ４の電圧変化３０１（以下では、「ΔＶ」と表す）は、ΔＶ＝Ｑ／Ｃ＝４７．６８１ｐＣ／１ｎＦ＝４７．６８１ｍＶとなる。そして、かけられた電圧の総和を表す電圧積分値である面積３０２（Ｖｓ）は、Ｖｓ＝Ｔｐｄ×ΔＶ＝（４．７６×４７．６１８）／２＝１１３．３４ｐＶ・ｓとなる。この面積３０２及び面積３１０が補償のターゲットとなる。すなわち、後述するＤＡＣ１１は、面積３１０及び面積３０２を補償する電流を流すことが要求される。

このような方法で、図５に示すように、０％出力、２０％出力、４０％出力、６０％出力及び８０％出力のそれぞれにおけるターゲット値を算出する。図５の枠４０１に囲われた値が各正電流パルスの出力におけるターゲット値を算出するための設定値である。枠４０１の列４１１は０％出力のときの設定値である。列４１２が２０％出力のときの設定値である。列４１３が４０％出力のときの設定値である。列４１４が６０％出力のときの設定値である。また、列４１５が８０％出力のときの設定値である。ＴＡＰとは、出力された比較クロックの時間的位置を表す。具体的には、ＴＡＰは、出力された比較クロックが１周期の間で先頭から数えて何番目かを表している。言い換えれば、ＴＡＰは、１周期において現在出力された比較クロックより前に出力されている比較クロックの数、すなわちパルスカウンタ８から出力されるカウンタの値である。また、繰返し回数は、１周期の間に比較クロックが出力される数である。また、ＣＰ電流値は、位相比較器３から出力される電流の値であり、回路設計時に適宜決定される。また、ＣＰ用キャパシタは、キャパシタ４の容量であり、これも、回路設計時に適宜決定される。また、ＤＡＣ出力周期は、ＤＡＣ１１の動作周期である。本実施例では、ＤＡＣ１１は４０ＭＨｚのクロックで動作するので、ＤＡＣ出力周期は、２５ｎｓとなる。比較周期とは、分周前の比較クロックの周期である。パルス幅は、基準クロックと比較クロックとのズレの幅であり、位相比較器３から電流が出力される期間である。パルス幅は、可変分周器７が行う分周及び比較クロックのそれぞれの周期によって算出できる。

上述したように、ターゲット値を算出するためには、枠４０１内の、ＣＰ電流値（Ｉｃｐ）、ＣＰ用キャパシタ（Ｃ）、ＤＡＣ出力周期（Ｔｄａｃ）、パルス幅（Ｔｐｄ）を用いる。ここで、ＣＰ電流値、ＣＰ用キャパシタ及びＤＡＣ出力周期は、予め決定された値である。また、基準クロックと比較クロックの周期も予め決定された値であるので、１周期の間の何回目の比較クロックかが特定できれば、パルス幅も求められる。すなわち、ターゲット値算出に用いる設定値は、パルスカウンタ８から出力されたカウンタ数、すなわち、ＴＡＰによって特定することができる。

枠４０２は、枠４０１の設定値から求められるターゲット値である。上述したように、電荷量（Ｑ）は、Ｑ＝Ｔｐｄ×Ｉｃｐで求められる。また、電圧変化ΔＶは、ΔＶ＝Ｑ／Ｃで求められる。また、電圧積分値（Ｖｓ）は、Ｖｓ＝（Ｔｐｄ×ΔＶ）／２で求められる。例えば、８０％出力の場合、パルス幅４１６は、１９．０５ｎｓである。そして、本実施例では、ＣＰ電流値は１０ｍＡであり、ＣＰ用キャパシタは１ｎＦである。そこで、８０％出力の場合、ターゲット値は、電荷量４２１は１９０．５ｐＣであり、電圧変化４２３は１９０．５ｍＶであり、電圧積分値４２２は１８１４．１ｐＶ・ｓである。このようにして、基準クロックと比較クロックとのずれを補正するために位相比較器３から正電流パルスが出力されたときのターゲット値は、設定値から算出される。

次に、図６Ａ及び図６Ｂを参照して、２０％出力の場合における求めたターゲット値を補償するための波形について説明する。

電圧は、面積３０２がターゲットである。そこで、面積３０２を含む、電圧積分値を０にするため、電圧変化３０１の符号と逆の符号の電圧を変化させた後に、電圧変化３０１の符号と同符号の電圧を変化させ、位相比較器３から電流を流す前の電圧０Ｖに戻す。この電圧変化による電圧積分値は、面積３０３及び面積３０４で表される。そして、電圧積分値の合計は、面積３０２と面積３０３とを加算したものから面積３０４を減算した値である。ＤＡＣ１１は、電圧積分値の合計が０になるように電圧を変化させれば、２０％出力の場合における求めたターゲット値を補償することができる。

一方、電流は、面積３１０がターゲットである。すなわち、面積３１０を含む位相比較器３から流れた電流量を０にすることが要求される。ここで、電圧の補償のために、図６Ａのように電圧をかけている。そのため、ＤＡＣ１１は、電圧が下降している間にはターゲットとは逆の符号を持つ電流を流し、電圧が上昇している間はターゲットと同じ符号を持つ電流を流すことになる。そのときの電流量は、面積３１１及び面積３１２となる。そして、電流量の合計は、面積３１０から面積３１１を減算したものに面積３１２を加算した値である。ＤＡＣ１１は、電流量の合計が０になるように電流を変化させれば、２０％出力の場合における求めたターゲット値を補償することができる。

まとめると、ＤＡＣ１１は、面積３０２＋面積３０３−面積３０４＝０及び面積３１０−面積３１１＋面積３１２＝０を満たす電流を流すことで、電圧及び電流ともに補償することができる。

そこで、面積３０２＋面積３０３−面積３０４＝０及び面積３１０−面積３１１＋面積３１２＝０を満たす電流の算出について説明する。

電流の算出の準備として、図７Ａ及び図７Ｂに示すように各設定パラメータを設定する。まず、計算の説明がし易いように、図７Ａのように、面積３０２をＶｓとし、面積３０３をＶｓ^＋とし、面積３０４をＶｓ⁻とする。また、電圧変化３０１は、ΔＶである。また、電圧変化ΔＶの電圧から一番低い電圧までの電位差４３１をΔＶ１とする。また、一番低い電圧から０Ｖまでの電位差４３２をΔＶ２とする。さらに、位相比較器３による正電流パルスとなる位相誤差信号の出力が終了してから電圧が０に戻るまでの時間４３３をＴ^＋とする。また、計算の説明がし易いように、図７Ｂのように、面積３１０をＱとし、面積３１１をＱ１とし、面積３１２をＱ２とする。さらに、面積Ｑ１において電流を流している時間４３４をＴｄａｃとする。また、本実施例では、面積Ｑ２において電流を流している時間４３５も時間４３４と同じ時間とする。そして、Ｔｄａｃは、ＤＡＣ１１の動作周期である。これは、図５のＤＡＣ出力周期にあたる。本実施例では、ＤＡＣ１１は４０ＭＨｚで動作するので、ＤＡＣ１１の動作周期は２５ｎｓである。

さらに、Ｖｓ^＋及びＱ１の期間に流す電流をＩ１とする。また、Ｖｓ⁻及びＱ２の期間に流す電流をＩ２とする。

次に、図８を参照して、各ターゲット値に対する補償を行うための電流の算出について説明する。枠４０３に囲われた値は図５と同様に算出したターゲット値を示している。そして、枠４０４に囲われた値は、各ターゲット値に対するパラメータを表している。パラメータには、補償を行うための電流Ｉ１及びＩ２が含まれている。

各パラメータは、Ｑ１＝Ｔｄａｃ×Ｉ１、ΔＶ１＝Ｃ×Ｑ１、Ｖｓ^＋＝（Ｔ^＋×ΔＶ）／２、Ｑ２＝Ｔｄａｃ×Ｉ２、ΔＶ２＝Ｃ×Ｑ２及びＶｓ⁻＝ΔＶ２×（Ｔｄａｃ＋Ｔｄａｃ−Ｔ^＋）／２を満たす。

また、上述したように、キャパシタ４に流される補償のための電流Ｉ１及びＩ２は、Ｑ＋Ｑ１＋Ｑ２＝０及びＶｓ＋Ｖｓ^＋＋Ｖｓ⁻＝０を満たせばよい。そこで、Ｑ＋Ｑ１＋Ｑ２＝０及びＶｓ＋Ｖｓ^＋＋Ｖｓ⁻＝０満たす各パラメータを求めると、図８に示す、枠４０３に囲われた各パラメータの値が算出される。

例えば、２０％出力の場合のターゲット値は、電荷量４２４が４７．６ｐＣであり、電圧変化４２５が４７．６ｍＶであり、電圧積分値４２６が１１３．４ｐＶ・ｓである。この場合、２０％出力の場合のＶｓ^＋及びＱ１の期間に流す電流４４１は、Ｉ１＝−３．０４ｍＡと算出される。また、２０％出力の場合のＶｓ⁻及びＱ２の期間に流す電流４４２は、Ｉ２＝１．１３ｍＡと算出される。すなわち、２０％出力の場合には、補償のための電流として、ＤＡＣ１１は、位相比較器３が正電流パルスの出力を完了した直後の１周期の間に−３．０４ｍＡを流し、次の１周期の間に１．１３ｍＡを出力すればよい。

ＬＵＴ１０は、このようにして算出された補償のための電流を、可変分周器７による分周数及び１周期の間の比較クロックの数などと対応付けて登録している。例えば、ＬＵＴ１０は、４分周を４回繰返した後５分周を１回行う場合に対応させて、図９に示すようなテーブル４５０を格納している。図９は、ＬＵＴが有する補償電流の情報の一例の図である。ここで、図９では、分かりやすいように位相比較器３の出力も記載しているが、ＬＵＴ１０には無くてもよい。ここで、テーブル４５０における前半電流とは、位相比較器３による正電流パルスの出力が完了した直後の１周期の間に流す電流、すなわち図７Ａ及び図７Ｂにおける、Ｖｓ^＋及びＱ１の期間に流す電流であるＩ１を示している。また、テーブル４５０における後半電流とは、前半電流の出力が完了した直後の１周期の間に流す電流、すなわち図７Ａ及び図７Ｂにおける、Ｖｓ⁻及びＱ２の期間に流す電流であるＩ２を示している。この前半電流及び後半電流が補償電流にあたる。

補償係数計算部９は、１周期の間に出力される比較クロックの数及び分周数を予め記憶している。例えば、１周期の間に可変分周器７がＮ分周を４回行い、その後Ｎ＋１分周を１回行う場合、補償係数計算部９は、分周数としてＮを記憶している。ここで、本実施例では、補償係数計算部９が、１周期の間に出力される比較クロックの数及び分周数といった設定を予め記憶しているが、これは他の方法でもよく、例えば、補償係数計算部９は、操作者からの入力を受けて設定を取得してもよい。

補償係数計算部９は、発振器１が生成したクロックの入力を発振器１から受ける。補償係数計算部９は、発振器１から受信したクロックを動作クロックとして用いる。そして、補償係数計算部９は、１周期の間に出力される比較クロックの数及び分周数に対応した補償電流の情報をＬＵＴ１０から取得する。例えば、４分周を４回繰返した後５分周を１回行う場合、補償係数計算部９は、図９のテーブル４５０を取得する。

また、補償係数計算部９は、基準クロックの入力を分周器２から受ける。さらに、補償係数計算部９は、パルスカウンタ８からカウントの入力を受ける。そして、補償係数計算部９は、受信したカウントに対応する受信した基準クロックから位相比較器３による正電流パルスの出力のタイミングを取得する。そして、パルスカウンタ８から入力されたカウント数に対応する補償電流を取得する。本実施例では、例えば、４分周を４回繰返した後５分周を１回行う場合において、パルスカウンタ８から３が入力された場合、補償係数計算部９は、前半電流４５１として−１０．２ｍＡを取得し、後半電流４５２として４．４９ｍＡを取得する。そして、補償係数計算部９は、位相比較器３による正電流パルスの出力が完了したタイミングで、前半電流の値及び後半電流の値をＤＡＣ１１へ出力する。例えば、本実施例における２０％出力の場合、補償係数計算部９は、位相比較器３による２０％出力が完了したタイミングから−３．０４ｍＡを２５ｎｓ間流し、次に１．１３ｍＡを２５ｎｓ間流す指示をＤＡＣ１１へ出力する。補償係数計算部９は、パルスカウンタ８からカウントが入力される都度、補償電流の値をＤＡＣ１１に出力することを繰り返す。

ここで、本実施例では、補償係数計算部９は、ＬＵＴ１０に記載されている予め計算された補償電流の値を取得して、ＤＡＣ１１に出力しているが、これは他の方法でもよい。例えば、補償係数計算部９は、カウント数の入力を受けて、予め決められている設定値及びカウント数からターゲット値を算出する。そして、補償係数計算部９は、算出したターゲット値を補償する前半電流及び後半電流を求める。そして、補償係数計算部９は、求めた前半電流及び後半電流の値をＤＡＣ１１に通知してもよい。

ＤＡＣ１１は、例えば、図１に示すように位相比較器３と並列に接続される。そして、ＤＡＣ１１は、例えば、電流源を有しており、その電流源からの電流をチャージポンプによって制御することで電流を出力する機構を有している。

ＤＡＣ１１は、発振器１が生成したクロックの入力を発振器１から受ける。そして、ＤＡＣ１１は、発振器１から受信したクロックを動作クロックとして用いる。

ＤＡＣ１１は、正電流パルスの出力が完了したタイミングで流す前半電流の値、及び次に流す後半電流の値の入力を補償係数計算部９から受ける。そして、ＤＡＣ１１は、補償係数計算部９が指定したタイミングで、指定された前半電流を自己の動作周期の１周期間出力し、次に、指定された後半電流を自己の動作周期の１周期間出力する。例えば、本実施例における２０％出力の場合、ＤＡＣ１１は、位相比較器３による２０％出力が完了したタイミングから−３．０４ｍＡを２５ｎｓ間出力、次に１．１３ｍＡを２５ｎｓ間出力する。ＤＡＣ１１は、位相比較器３から誤算信号である正電流パルスが出力される都度、指定された期間、補償のための電流を流す。

このように、ＤＡＣ１１は、位相比較器３からの正電流パルスの出力に続いて、前半電流及び後半電流を流すことで、位相比較器３から出力された正電流パルスによるキャパシタ４へ流された電流及びその電流により発生した電圧を補償する。これにより、位相比較器３から出力された正電流パルスによるキャパシタ４へ流された電流及びその電流により発生した電圧による雑音及びジッタを軽減することができる。このＤＡＣ１１が、「補償部」の一例にあたる。

さらに、図１０を参照して、可変分周器７から出力された各比較クロックに対して位相比較器３から出力される正電流パルス全体の補償を説明する。図１０は、実施例１における可変分周器から出力された各比較クロックに対して位相比較器から出力される正電流パルス全体の補償を説明するための図である。

グラフ３２０は、位相比較器３から出力される正電流パルスの波形を表している。グラフ３２０は、縦軸を電流とし、横軸を時間としている。また、グラフ３３０は、ＤＡＣ１１から出力される補償電流の波形を表している。グラフ３３０は、縦軸を電流とし、横軸を時間としている。また、グラフ３４０は、キャパシタ４における電圧を表している。グラフ３４０は、縦軸を電圧とし、横軸を時間としている。

グラフ３２０に示すように、位相比較器３は、可変分周器７による１周期分の比較クロックの出力がなされる間に、電流量が面積３２１〜３２４となる正電流パルスを出力する。具体的には、面積３２１が２０％出力時、面積３２２が４０％出力時、面積３２３が４０％出力時、面積３２４が８０％出力時である。

面積３２１となる正電流パルスの出力が完了するタイミングで、ＤＡＣ１１は、電流量が面積３３１になるように前半電流を流す。続いて、ＤＡＣ１１は、電流量が面積３３２になるように後半電流を流す。この時、面積３２１から面積３３１を減算した値に面積３３２を加算した値が０となる。この場合、位相比較器３からの正電流パルス及びＤＡＣ１１からの前半電流及び後半電流により、電圧積分値が面積３４１及び面積３４２となる電圧がキャパシタ４に発生する。この時、面積３４１から面積３４２を減算した値が０となる。

また、面積３２２となる正電流パルスの出力が完了するタイミングで、ＤＡＣ１１は、電流量が面積３３３になるように前半電流を流す。続いて、ＤＡＣ１１は、電流量が面積３３４になるように後半電流を流す。この時、面積３２２から面積３３３を減算した値に面積３３４を加算した値が０となる。この場合、位相比較器３からの正電流パルス及びＤＡＣ１１からの前半電流及び後半電流により、電圧積分値が面積３４３及び面積３４４となる電圧がキャパシタ４に発生する。この時、面積３４３から面積３４４を減算した値が０となる。

また、面積３２３となる正電流パルスの出力が完了するタイミングで、ＤＡＣ１１は、電流量が面積３３５になるように前半電流を流す。続いて、ＤＡＣ１１は、電流量が面積３３６になるように後半電流を流す。この時、面積３２３から面積３３５を減算した値に面積３３６を加算した値が０となる。この場合、位相比較器３からの正電流パルス及びＤＡＣ１１からの前半電流及び後半電流により、電圧積分値が面積３４５及び面積３４６となる電圧がキャパシタ４に発生する。この時、面積３４５から面積３４６を減算した値が０となる。

また、面積３２４となる正電流パルスの出力が完了するタイミングで、ＤＡＣ１１は、電流量が面積３３７になるように前半電流を流す。続いて、ＤＡＣ１１は、電流量が面積３３８になるように後半電流を流す。この時、面積３２４から面積３３７を減算した値に面積３３８を加算した値が０となる。この場合、位相比較器３からの正電流パルス及びＤＡＣ１１からの前半電流及び後半電流により、電圧積分値が面積３４７及び面積３４８となる電圧がキャパシタ４に発生する。この時、面積３４７から面積３４８を減算した値が０となる。

図１０のように、ターゲット値は、時間が経過するに従い増加していく。そして、ターゲット値の増加に併せて、補償電流を大きくすることで、ターゲット値に対する補償を行っている。

次に、図１１を参照して、本実施例に係る位相同期回路のクロック生成の処理の流れについて説明する。図１１は、実施例１に係る位相同期回路のクロック生成の処理のフローチャートである。ここでは、可変分周器７は、Ｎ分周をＭ０−Ａ０回行い、続いてＮ＋１分周をＡ０回行うことを１周期として繰り返すことで所望の分周を得る場合で説明する。また、位相同期回路は、変更前の分周数Ｎ、カウンタの最大値Ｍ０及び分周数変更後の分周の回数Ａ０といった設定の入力を操作者から受ける場合で説明する。

操作者により、補償係数計算部９は、変更前の分周数Ｎ、カウンタの最大値Ｍ０及び分周数変更後の分周の回数Ａ０を含む設定の入力を操作者から受ける。また、可変分周器７は、パルスカウンタ８のカウント数の最大値Ｍ０を含む設定の入力を受ける。さらに、可変分周器７は、周波数変更後の分周の回数Ａ０を含む設定の入力を受ける（ステップＳ１）。

補償係数計算部９は、受信した設定に対応する補償電流のデータ列をＬＵＴ１０から取得する（ステップＳ２）。

パルスカウンタ８は、カウントＭ＝１とする。また、可変分周器７は、Ａ＝Ｍ０とする（ステップＳ３）。

可変分周器７は、Ａ＞Ａ０か否かを判定する（ステップＳ４）。Ａ＞Ａ０の場合（ステップＳ４：肯定）、可変分周器７は、受信した発振クロックをＮ分周して比較クロックを生成する（ステップＳ５）。これに対して、Ａ≦Ａ０の場合（ステップＳ４：否定）、可変分周器７は、受信した発振クロックをＮ＋１分周して比較クロックを生成する（ステップＳ６）。

パルスカウンタ８は、比較クロックの入力を可変分周器７から受けて、カウントＭを可変分周器７及び補償係数計算部９へ出力する（ステップＳ７）。

補償係数計算部９は、カウントＭの入力をパルスカウンタ８から受ける。そして、補償係数計算部９は、Ｍに対応する補償電流の値を、ＬＵＴ１０から取得した補償電流のデータ列から取得する（ステップＳ８）。

ＤＡＣ１１は、補償電流である前半電流及び後半電流の値を補償係数計算部９から受信する。そして、ＤＡＣ１１は、補償電流を出力する（ステップＳ９）。具体的には、位相比較器３からの正電流パルスに続く１周期の間に前半電流を出力し、次の１周期の間に後半電流を出力する。

ＶＣＯ６は、位相比較器３及びＤＡＣ１１からの電流に応じた電圧の入力をキャパシタ４から受ける。そして、ＶＣＯ６は、受信した電圧から発振周波数を制御した発振クロックを出力する。また、ＶＣＯ６は、生成した発振クロックを可変分周器７へ出力する（ステップＳ１０）。

補償係数計算部９は、位相同期回路の動作の停止命令を受けたか否かを判定する（ステップＳ１１）。動作を停止する場合（ステップＳ１１：肯定）、位相同期回路は、発振クロックの発生動作を停止する。

これに対して、動作を停止しない場合（ステップＳ１１：否定）、可変分周器７は、Ａ＝Ｍ０−Ｍとする（ステップＳ１２）。また、パルスカウンタ８は、カウントをＭ＝Ｍ＋１とする（ステップＳ１３）。

そして、パルスカウンタ８は、Ｍ＞Ｍ０か否かを判定する（ステップＳ１４）。Ｍ＞Ｍ０でない場合（ステップＳ１４：否定）、ステップＳ４へ戻る。これに対して、Ｍ＞Ｍ０の場合（ステップＳ１４：肯定）、ステップＳ３へ戻る。

以上に説明したように、本実施例に係る位相同期回路は、一桁台の分周数などといった少ない分周数を用いて、小数点以下の値を有する分周を行うことができる。さらに、本実施例に係る位相同期回路は、位相比較器からの正電流パルスの出力に続いて、前半電流及び後半電流を流すことで、位相比較器から出力された正電流パルスによるキャパシタへ流された電流及びその電流により発生した電圧を補償する。これにより、少ない分周数を用いて小数点以下の分周を行う際に発生する位相比較器からの誤差信号である正電流パルスがキャパシタへ流されたことにより発生する電流及びその電流による雑音及びジッタを軽減することができる。すなわち、少ない分周数を用いて小数点以下の分周を行う場合に、位相の同期を精度良く行うことができる。

また、分周数が小さいので、位相同期回路におけるループを高速なループとして設計することができる。これにより、ＩＣ（Integrated Circuit）化された位相雑音の悪いＶＣＯにおいても、基準信号へ少ない逓倍劣化でＶＣＯ出力を追従することができ、低雑音化が可能となる。さらに、本実施例に係る位相同期回路では、補償を行うための構成としてコイルなどのＬＳＩ化が困難な部品の使用が少ないので、集積化が容易である。さらに、入力するクロックを変更せずに、複数個の位相同期回路の並列運転が実現できる。

次に、実施例２について説明する。本実施例に係る位相同期回路は、位相比較器における比較クロックの入力タイミングが基準クロックの入力タイミングよりも遅いことが実施例１と異なるものである。本実施例に係る位相同期回路も、図１のブロック図で表される。以下の説明では、実施例１と同じ機能及び同じ動作を行う各部については説明を省略する。

本実施例における位相同期回路は、４分周を４回繰返し、次に３分周を１回行うことを１周期として、１周期の平均分周で３．８分周を行う。

図１２は、実施例２における位相比較器に入力されるクロックタイミングを説明するための図である。ここで、図１２を参照して、位相比較器３における基準クロック及び比較クロックの入力タイミングについて説明する。入力タイミング５０１が基準クロックの入力タイミングを表している。具体的には、入力タイミング５０１に記された菱形のタイミングで基準クロックが位相比較器３へ入力される。また、入力タイミング５０２が比較クロックの入力タイミングを表している。具体的には、入力タイミング５０２に記された菱形のタイミングで比較クロックが位相比較器３へ入力される。さらに、図１２のパルス波形が位相比較器３において発生する負電流パルスを表している。区間５３０が３．８の分周を完成させる１周期である。そして、位相比較器３は、区間５３０の先頭で基準クロック及び比較クロックの入力を同時に受ける。その後、位相比較器３は、３．８分周の周期５１１のタイミングで基準クロックの入力を受ける。また、位相比較器３は、４分周の周期５２１〜５２４で比較クロックの入力を受ける。その後、位相比較器３は、３分周の周期５２５で比較クロックの入力を受ける。この場合、基準クロックの４分周する前の周期は、２５ｎｓである。また、分周前の比較クロックの周期は、２６．３１６ｎｓであり、周波数は３８ＭＨｚである。

基準クロックの周期５１１は常に３．８分周の周期であり、比較クロックの周期５２１〜５２４は４分周の周期であるため、比較クロックの入力タイミングは、基準クロックの入力タイミングに比べて遅くなっていく。具体的には、基準クロックと比較クロックとの間に、周期５２１において分周前の比較クロックの周期の２０％のずれが生じ、周期５２２において分周前の比較クロックの周期の４０％のずれが生じる。また、基準クロックと比較クロックとの間に、周期５２３において分周前の比較クロックの周期の６０％のずれが生じ、周期５２４において分周前の比較クロックの周期の８０％のずれが生じる。そして、３分周の周期５２５において、それまでに生じている分周前の比較クロックの周期の８０％のずれが調整され、基準クロックと比較クロックのタイミングが一致する。このように、比較クロックと基準クロックとの入力タイミングで分周の差によるズレが生じている。そこで、位相比較器３は、基準クロックと比較クロックの入力タイミングのズレを補正するため、立ち上がっている間に負電流パルスを位相誤差信号として出力する。具体的には、位相比較器３は、分周前の比較クロックの周期に対する０％、２０％、４０％、６０％、８０％の期間に電流を流すことで負電流パルスとなる位相誤差信号を出力する。この、位相比較器３が流した負電流パルスが補償するターゲットとなる。以下では、分周前の比較クロックの周波数に対する０％、２０％、４０％、６０％、８０％の期間に電流を流し負電流パルスとなる位相誤差信号の出力を、それぞれ、０％出力、２０％出力、４０％出力、６０％出力、８０％出力という。

可変分周器７は、発振クロックの入力をＶＣＯ６から受ける。そして、可変分周器７は、受信した発振クロックを４分周又は３分周して比較クロックを生成する。そして、可変分周器７は、生成した比較クロックをパルスカウンタ８及び位相比較器３へ出力する。具体的には、可変分周器７は、比較クロックの出力の回数の５回を１周期とするカウントの入力をパルスカウンタ８から受ける。そして、可変分周器７は、１周期が終わった後の初めの比較クロックを４分周して生成し出力する。その後、可変分周器７は、１〜３までのカウントをパルスカウンタ８から受信した場合、発振クロックを４分周し出力する。そして、可変分周器７は、４のカウントをパルスカウンタ８から受信した場合、発振クロックを３分周し出力する。そして、可変分周器７は、５のカウントをパルスカウンタ８から受信すると、１周期が終了したと判定する。これにより、可変分周器７は、１周期分の分周を完了する。そして、可変分周器７は、ここに記載した１周期分の分周を繰り返す。

次に、本実施例に係る位相同期回路における補償電流の算出方法について説明する。ここでも、位相比較器３からの出力として、図３に示す回路からの出力が行なわれたものとして説明する。本実施例では、チャージポンプ３１は、−１０ｍＡの電流を流す。さらに、キャパシタ４は、１ｎＦの容量を有する。

図１３Ａは、実施例２における補償のターゲットとなる電圧の波形を表す図である。また、図１３Ｂは、実施例２における補償のターゲットとなる電流の波形を表す図である。図１４は、実施例２におけるターゲット値の算出を説明するための図である。また、図１５Ａは、実施例２における補償後の電圧の波形を表す図である。図１５Ｂは、実施例２における補償後の電流の波形を表す図である。図１６Ａは、実施例２における補償電流を算出するための電圧における設定パラメータを説明するための図である。図１６Ｂは、実施例２における補償電流を算出するための電流における設定パラメータを説明するための図である。図１７は、実施例２におけるターゲットを補償する電流設定値の算出を説明するための図である。

まず、一例として、図１３Ａ及び図１３Ｂを参照して、２０％出力の場合におけるターゲット値について説明する。この場合、負電流パルスのパルス幅（Ｔｐｄ）は、比較クロックの２０％であるので、Ｔｐｄ＝５．２６ｎｓである。本実施例では、図３に示すように、位相比較器３は、ＣＰ電流値（Ｉｃｐ）＝−１０ｍＡの電流を流す。そのため、図１３Ｂに示すように、流した電流の総和を表す面積６１０は電荷量（Ｑ）と一致する。電荷量（Ｑ）＝Ｔｐｄ×Ｉｃｐ＝−５２．６３２ｐＣであるので、面積３１０は４７．６１８ｐＣと表せる。また、本実施例では、図３に示すように、ＣＰ用キャパシタ（Ｃ）＝１ｎＦである。そこで、図１３Ａに示すように、電流供給後のキャパシタ４の電圧変化６０１（以下では、「ΔＶ」と表す）は、ΔＶ＝Ｑ／Ｃ＝−５２．６３２ｐＣ／１ｎＦ＝−５２．６３２ｍＶとなる。そして、かけられた電圧の総和を表す電圧積分値である面積６０２（Ｖｓ）は、Ｖｓ＝Ｔｐｄ×ΔＶ＝（５．２６×−５２．６３２）／２＝−１３８．５ｐＶ・ｓとなる。この面積６０２及び面積６１０が補償のターゲットとなる。すなわち、後述するＤＡＣ１１は、面積６０２及び面積６１０を補償する電流を流すことが要求される。

このような方法で、図１４に示すように、０％出力、２０％出力、４０％出力、６０％出力及び８０％出力のそれぞれにおけるターゲット値を算出する。図１４の枠７０１に囲われた値が各正電流パルスの出力におけるターゲット値を算出するための設定値である。枠７０１の列７１１は０％出力のときの設定値である。列７１２が２０％出力のときの設定値である。列７１３が４０％出力のときの設定値である。列７１４が６０％出力のときの設定値である。また、列７１５が８０％出力のときの設定値である。上述したように、ターゲット値を算出するためには、枠７０１内の、ＣＰ電流値（Ｉｃｐ）、ＣＰ用キャパシタ（Ｃ）、パルス幅（Ｔｐｄ）を用いる。

枠７０２は、枠７０１の設定値から求められるターゲット値である。上述したように、電荷量（Ｑ）は、Ｑ＝Ｔｐｄ×Ｉｃｐで求められる。また、電圧変化ΔＶは、ΔＶ＝Ｑ／Ｃで求められる。また、電圧積分値（Ｖｓ）は、Ｖｓ＝（Ｔｐｄ×ΔＶ）／２で求められる。例えば、８０％出力の場合、パルス幅７１６は、２１．０５ｎｓである。そして、本実施例では、ＣＰ電流値は−１０ｍＡであり、ＣＰ用キャパシタは１ｎＦである。そこで、８０％出力の場合、ターゲット値は、電荷量７２１は−２１０．５ｐＣであり、電圧変化７２３は−２１０．５ｍＶであり、電圧積分値７２２は２２１６．１ｐＶ・ｓである。このようにして、基準クロックと比較クロックとのずれを補正するために位相比較器３から正電流パルスが出力されたときのターゲット値は、設定値から算出される。

次に、図１５Ａ及び図１５Ｂを参照して、２０％出力の場合における求めたターゲット値を補償するための波形について説明する。

電圧は、面積６０２がターゲットである。そこで、図１５Ａのように、面積６０２を含む、電圧積分値を０にするため、面積６０２以前に、電圧６０１から電圧０Ｖへの変化の符号と同じ符号の電圧値まで電圧を変化させた後に、電圧６０１から電圧０Ｖへの符号と逆の符号の電圧を変化させ、電圧６０１に電圧を上げる。この電圧変化による電圧積分値は、面積６０３及び面積６０４で表される。そして、電圧積分値の合計は、面積６０２と面積６０４とを加算したものから面積６０３を減算した値である。ＤＡＣ１１は、電圧積分値の合計が０になるように電圧を変化させれば、２０％出力の場合における求めたターゲット値を補償することができる。

一方、電流は、面積６１０がターゲットである。すなわち、面積６１０を含む位相比較器３から流れた電流量を０にすることが要求される。ここで、電圧の補償のために、図１５Ａのように電圧をかけている。そのため、ＤＡＣ１１は、電圧が下降している間にはターゲットと同じ符号を持つ電流を流し、電圧が上昇している間はターゲットと逆の符号を持つ電流を流すことになる。そのときの電流量は、面積６１１及び面積６１２となる。そして、電流量の合計は、面積６１０から面積６１２を減算したものに面積６１１を加算した値である。ＤＡＣ１１は、電流量の合計が０になるように電流を変化させれば、２０％出力の場合における求めたターゲット値を補償することができる。

まとめると、ＤＡＣ１１は、面積６０２＋面積６０４−面積６０３＝０及び面積６１０−面積６１２＋面積６１１＝０を満たす電流を流すことで、電圧及び電流ともに補償することができる。

そこで、面積６０２＋面積６０４−面積６０３＝０及び面積６１０−面積６１２＋面積６１１＝０を満たす電流の算出について説明する。

電流の算出の準備として、図１６Ａ及び図１６Ｂに示すように各設定パラメータを設定する。まず、計算の説明がし易いように、図１６Ａのように、面積６０２をＶｓとし、面積６０３をＶｓ⁻とし、面積６０４をＶｓ^＋とする。また、電圧変化６０１は、ΔＶである。また、電圧変化ΔＶの電圧から一番低い電圧までの電位差７３２をΔＶ２とする。また、一番低い電圧から０Ｖまでの電位差７３１をΔＶ１とする。さらに、位相比較器３による正電流パルスとなる位相誤差信号の出力が終了してから電圧が０に戻るまでの時間７３３をＴ^＋とする。また、計算の説明がし易いように、図１６Ｂのように、面積６１０をＱとし、面積６１１をＱ１とし、面積６１２をＱ２とする。さらに、面積Ｑ１において電流を流している時間７３４をＴｄａｃとする。また、本実施例では、面積Ｑ２において電流を流している時間７３５も時間７３４と同じ時間とする。そして、Ｔｄａｃは、ＤＡＣ１１の動作周期である。これは、図１４のＤＡＣ出力周期にあたる。本実施例では、ＤＡＣ１１は４０ＭＨｚで動作するので、ＤＡＣ１１の動作周期は２５ｎｓである。

さらに、Ｖｓ⁻及びＱ１の期間に流す電流をＩ１とする。また、Ｖｓ^＋及びＱ２の期間に流す電流をＩ２とする。

次に、図１７を参照して、各ターゲット値に対する補償を行うための電流の算出について説明する。枠７０３に囲われた値は図１４と同様に算出したターゲット値を示している。そして、枠７０４に囲われた値は、各ターゲット値に対するパラメータを表している。パラメータには、補償を行うための電流Ｉ１及びＩ２が含まれている。

各パラメータは、Ｑ１＝Ｔｄａｃ×Ｉ１、ΔＶ１＝Ｃ×Ｑ１、Ｖｓ^＋＝（Ｔ^＋×ΔＶ）／２、Ｑ２＝Ｔｄａｃ×Ｉ２、ΔＶ２＝Ｃ×Ｑ２及びＶｓ⁻＝ΔＶ２×（Ｔｄａｃ＋Ｔｄａｃ−Ｔ^＋）／２を満たす。

また、上述したように、キャパシタ４に流される補償のための電流Ｉ１及びＩ２は、Ｑ＋Ｑ１＋Ｑ２＝０及びＶｓ＋Ｖｓ^＋＋Ｖｓ⁻＝０を満たせばよい。そこで、Ｑ＋Ｑ１＋Ｑ２＝０及びＶｓ＋Ｖｓ^＋＋Ｖｓ⁻＝０を満たす各パラメータを求めると、図１７に示す、枠７０３に囲われた各パラメータの値が算出される。

例えば、２０％出力の場合のターゲット値は、電荷量７２４が−５２．６３２ｐＣであり、電圧変化７２５が−５２．６３２ｍＶであり、電圧積分値７２６が１３８．５ｐＶ・ｓである。この場合、２０％出力の場合のＶｓ⁻及びＱ１の期間に流す電流７４１は、Ｉ１＝−１．２７ｍＡと算出される。また、２０％出力の場合のＶｓ^＋及びＱ２の期間に流す電流７４２は、Ｉ２＝３．３８ｍＡと算出される。すなわち、２０％出力の場合には、補償のための電流として、ＤＡＣ１１は、位相比較器３が負電流パルスを出力するタイミングの２周期前に−１．２７ｍＡを出力し、次の１周期に３．３８ｍＡを出力すればよい。

本実施例では、ＬＵＴ１０は、このようにして算出された補償のための電流を、可変分周器７による分周数及び１周期の間の比較クロックの数などと対応付けて登録している。例えば、ＬＵＴ１０は、４分周を４回繰返した後３分周を１回行う場合に対応させて、図１８に示すようなテーブル７５０を格納している。図１８は、実施例２におけるＬＵＴが有する補償電流の情報の一例の図である。ここで、図１８では、分かりやすいように位相比較器３の出力も記載しているが、ＬＵＴ１０には無くてもよい。ここで、テーブル７５０における前半電流とは、位相比較器３が負電流パルスを出力するタイミングの２周期前に出力する電流を示している。また、テーブル７５０における後半電流とは、位相比較器３が負電流パルスを出力するタイミングの１周期前に出力する電流を示している。この前半電流及び後半電流が補償電流にあたる。

補償係数計算部９は、発振器１が生成したクロックの入力を発振器１から受ける。補償係数計算部９は、発振器１から受信したクロックを動作クロックとして用いる。そして、補償係数計算部９は、補償電流の情報をＬＵＴ１０から取得する。例えば、４分周を４回繰返した後３分周を１回行う場合、補償係数計算部９は、前半電流として、図１７におけるＩ１を取得する。また、補償係数計算部９は、後半電流として、図１７における、Ｉ２を取得する。

また、補償係数計算部９は、基準クロックの入力を分周器２から受ける。さらに、補償係数計算部９は、パルスカウンタ８からカウントの入力を受ける。そして、補償係数計算部９は、受信したカウントに対応する受信した基準クロックから位相比較器３による正電流パルスの出力のタイミングを取得する。そして、パルスカウンタ８から入力されたカウントに対応する補償電流を取得する。例えば、４分周を４回繰返した後５分周を１回行う場合において、パルスカウンタ８から３が入力された場合、補償係数計算部９は、前半電流７５１として−５．１５ｍＡを取得し、後半電流７５２として１１．４６ｍＡを取得する。そして、補償係数計算部９は、前半電流の値及び後半電流の値をＤＡＣ１１へ出力する。例えば、本実施例における２０％出力の場合、補償係数計算部９は、位相比較器３による２０％出力開始のタイミングの２周期前のタイミングから−１．２７ｍＡを２５ｎｓ間流し、次の周期に３．３８ｍＡを２５ｎｓ間流す指示をＤＡＣ１１へ出力する。補償係数計算部９は、パルスカウンタ８からカウントが入力される都度、補償電流の値をＤＡＣ１１に出力することを繰り返す。

ここで、本実施例では、補償係数計算部９は、ＬＵＴ１０に記載されている予め計算された補償電流の値を取得して、ＤＡＣ１１に出力しているが、これは他の方法でもよい。例えば、補償係数計算部９は、カウントの入力を受けて、前半電流及び後半電流を求め、求めた前半電流及び後半電流の値をＤＡＣ１１に通知してもよい。

さらに、図１９を参照して、可変分周器７から出力された各比較クロックに対して位相比較器３から出力される負電流パルス全体の補償を説明する。図１９は、実施例２における可変分周器から出力された各比較クロックに対して位相比較器から出力される負電流パルス全体の補償を説明するための図である。

グラフ６２０は、位相比較器３から出力される負電流パルスの波形を表している。グラフ６２０は、縦軸を電流とし、横軸を時間としている。また、グラフ６３０は、ＤＡＣ１１から出力される補償電流の波形を表している。グラフ６３０は、縦軸を電流とし、横軸を時間としている。また、グラフ６４０は、キャパシタ４における電圧を表している。グラフ６４０は、縦軸を電圧とし、横軸を時間としている。

グラフ６２０に示すように、位相比較器３は、可変分周器７による１周期分の比較クロックの出力がなされる間に、電流量が面積６２１〜６２４となる負電流パルスを出力する。具体的には、面積６２１が２０％出力時、面積６２２が４０％出力時、面積６２３が６０％出力時、面積６２４が８０％出力時である。

面積６２１となる負電流パルスの出力開始タイミングの２周期前のタイミングで、ＤＡＣ１１は、電流量が面積６３１になるように前半電流を流す。続いて、ＤＡＣ１１は、電流量が面積６３２になるように後半電流を流す。この時、面積６２１から面積６３１を減算した値に面積６３２を加算した値が０となる。この場合、位相比較器３からの負電流パルス及びＤＡＣ１１からの前半電流及び後半電流により、電圧積分値が面積６４１及び面積６４２となる電圧がキャパシタ４に発生する。この時、面積６４１から面積６４２を減算した値が０となる。

また、面積６２２となる負電流パルスの出力が完了するタイミングで、ＤＡＣ１１は、電流量が面積６３３になるように前半電流を流す。続いて、ＤＡＣ１１は、電流量が面積６３４になるように後半電流を流す。この時、面積６２２から面積６３３を減算した値に面積６３４を加算した値が０となる。この場合、位相比較器３からの負電流パルス及びＤＡＣ１１からの前半電流及び後半電流により、電圧積分値が面積６４３及び面積６４４となる電圧がキャパシタ４に発生する。この時、面積６４３から面積６４４を減算した値が０となる。

また、面積６２３となる負電流パルスの出力が完了するタイミングで、ＤＡＣ１１は、電流量が面積６３５になるように前半電流を流す。続いて、ＤＡＣ１１は、電流量が面積６３６になるように後半電流を流す。この時、面積６２３から面積６３５を減算した値に面積６３６を加算した値が０となる。この場合、位相比較器３からの負電流パルス及びＤＡＣ１１からの前半電流及び後半電流により、電圧積分値が面積６４５及び面積６４６となる電圧がキャパシタ４に発生する。この時、面積６４５から面積６４６を減算した値が０となる。

また、面積６２４となる負電流パルスの出力が完了するタイミングで、ＤＡＣ１１は、電流量が面積６３７になるように前半電流を流す。続いて、ＤＡＣ１１は、電流量が面積６３８になるように後半電流を流す。この時、面積６２４から面積６３７を減算した値に面積６３８を加算した値が０となる。この場合、位相比較器３からの負電流パルス及びＤＡＣ１１からの前半電流及び後半電流により、電圧積分値が面積６４７及び面積６４８となる電圧がキャパシタ４に発生する。この時、面積６４７から面積６４８を減算した値が０となる。

図１９のように、ターゲット値は、時間が経過するに従い増加していく。そして、ターゲット値の増加に併せて、補償電流を大きくすることで、ターゲット値に対する補償を行っている。

以上に説明したように、本実施例に係る位相同期回路は、比較クロックが基準クロックに対して遅れる場合にも、一桁台の分周数などといった少ない分周数を用いて、小数点以下の値を有する分周を行うことができる。さらに、本実施例に係る位相同期回路は、位相比較器からの負電流パルスの出力に先んじて、前半電流及び後半電流を流すことで、位相比較器から出力された負電流パルスによるキャパシタへ流された電流及びその電流により発生した電圧を補償する。これにより、少ない分周数を用いて小数点以下の分周を行う際に発生する位相比較器からの誤差信号である負電流パルスがキャパシタへ流されたことにより発生する電流及びその電流による雑音及びジッタを軽減することができる。すなわち、比較クロックが基準クロックに対して遅れる場合にも、少ない分周数を用いて小数点以下の分周を行う場合に、位相の同期を精度良く行うことができる。

次に、実施例３について説明する。本実施例に係る位相同期回路は、位相比較器３による基準クロックと比較クロックとのズレを補正するための電流及びＤＡＣ１１からの補償電流が流れていない区間におけるＶＣＯ６への入力を用いて位相の同期を行うことが上述した各実施例と異なるものである。本実施例に係る位相同期回路は、例えば、図２０のブロック図で表される。図２０は、実施例３に係る位相同期回路のブロック図である。以下の説明では、上述した各実施例と同じ機能及び同じ動作を行う各部については説明を省略する。

本実施例に係る位相同期回路は、ＬＰＦ５としてスイッチドキャパシタを用いる。すなわち、本実施例におけるＬＰＦ５は、図２０に示すように、スイッチ５１及びキャパシタ５２を有している。

位相比較器３は、基準クロックと比較クロックとのズレを補正するための電流をキャパシタ４へ出力する。そして、位相比較器３は、基準クロックと比較クロックとのズレを補正するための電流を出力している間、電圧入力制御部１２に対してａｃｔ信号を出力する。

補償係数計算部９は、パルスカウンタ８からのカウントの入力を受けて、ＬＵＴ１０から補償電流の値を取得し、補償電流の値及びその期間をＤＡＣ１１へ通知する。さらに、補償係数計算部９は、ＤＡＣ１１へ指示した補償電流の出力期間の間、電圧入力制御部１２に対してａｃｔ信号を出力する。

電圧入力制御部１２は、位相比較器３が基準クロックと比較クロックとのズレを補正するための電流を出力している間、ａｃｔ信号の入力を位相比較器３から受ける。また、電圧入力制御部１２は、ＤＡＣ１１が補償電流を出力している間、ａｃｔ信号の入力を補償係数計算部９から受ける。そして、電圧入力制御部１２は、位相比較器３又は補償係数計算部９のいずれかからａｃｔ信号の入力を受けている間は、ＬＰＦ５のスイッチ５１をＯＦＦにする。

スイッチ５１は、電圧入力制御部１２からの指示を受けて、位相比較器３又は補償係数計算部９のいずれかからａｃｔ信号の入力を受けている間はＯＦＦになる。すなわち、位相比較器３又は補償係数計算部９のいずれかからａｃｔ信号の入力を受けていない間は、スイッチ５１から電流は流れず、ＬＰＦ５はＶＣＯ６へ電力の入力を行わない。

これに対して、スイッチ５１及び５２は、位相比較器３又は補償係数計算部９のいずれからもａｃｔ信号の入力を受けていない間はスイッチドキャパシタとして動作する。この場合、ＬＦＰ５は、電圧をＶＣＯ６に入力する。

図２１は、実施例３における可変分周器から出力された各比較クロックに対して位相比較器から出力される負電流パルス全体の補償を説明するための図である。ここでは、実施例２の位相同期回路に本実施例の位相同期回路の機能を追加した場合を例に説明する。すなわち、ここでの説明では、位相比較器３が負電流パルスを流す場合で説明する。

グラフ８１１は、位相比較器３から出力される負電流パルスの波形を表している。グラフ８１１は、縦軸を電流とし、横軸を時間としている。また、グラフ８１２は、ＤＡＣ１１から出力される補償電流の波形を表している。グラフ８１２は、縦軸を電流とし、横軸を時間としている。また、グラフ８１３は、キャパシタ４における電圧を表している。グラフ８１３は、縦軸を電圧とし、横軸を時間としている。

さらに、グラフ８００は、縦軸がパルスの立ち上がり及び立下りを表しており、横軸が時間を表している。パルス８０１は、位相比較器３が基準クロックと比較クロックとの位相差情報をもつ電流を出力しているタイミングを表している。パルス８０１が立ち上がっている間、位相比較器３が基準クロックと比較クロックとの位相差電流を出力している。また、パルス８０２は、ＤＡＣ１１が補償電流を出力しているタイミングを表している。パルス８０２が立ち上がっている間、ＤＡＣ１１が補償電流を出力している。そして、パルス８０３が、位相比較器３が基準クロックと比較クロックとのズレを補正するための電流を出力しているタイミング及びＤＡＣ１１が補償電流を出力しているタイミング以外のタイミングを表している。ここで、区間８０４〜８０７が、位相比較器３が基準クロックと比較クロックとのズレを補正するための電流を出力しているタイミング及びＤＡＣ１１が補償電流を出力しているタイミング以外のタイミングである。すなわち、ＬＰＦ５は、区間８０４〜８０７の間だけ、電圧をサンプリングしＶＣＯ６へ入力する。

ここで、本実施例では、電圧入力制御部１２は、ａｃｔ信号を受信した場合にスイッチ５１をＯＦＦしていたが、これは他の方法でもよい。例えば、位相同期回路は、ａｃｔ信号を受信した場合全てで電圧のサンプリングを行なわなくても、所望の精度の同期を実現することができる場合がある。その場合、例えば、補償係数計算部９は、ａｃｔ信号の出力とは別に、１周期毎にＥＮ（ENable）信号を電圧入力制御部１２へ出力する。そして、電圧入力制御部１２は、ＥＮ信号の入力を受けている間におけるａｃｔ信号を受信していない期間のみに、ＬＦＰ５からＶＣＯ６へ電圧が出力されるように、ＬＰＦ５のカットオフ周波数をコントロールしてもよい。この場合のＬＰＦ５からＶＣＯ６への電圧の入力のタイミングを、図２２を参照して説明する。

図２２は、スイッチドキャパシタのカットオフ周波数のＥＮ信号による制御を説明するための図である。図２２は、縦軸がパルスの立ち上がり及び立下りを表しており、横軸が時間を表している。

パルス８２０は、位相比較器３が基準クロックと比較クロックとのズレを補正するための電流を出力しているタイミング及びＤＡＣ１１が補償電流を出力しているタイミング以外のタイミングを表している、図２１の８０３に相当するものである。また、パルス８２１は、補償係数計算部９から電圧入力制御部１２へのＥＮ信号の入力タイミングを表している。また、パルス８２２は、カットオフ周波数の制御を受けたＬＰＦ５からＶＣＯ６への電圧の入力のタイミングを表している。

ａｃｔ信号の入力のみで制御する場合、パルス８２０が立ち上がっている間全てで、ＬＰＦ５は、ＶＣＯ６に対して電圧を出力する。しかし、この場合、パルス８２１のようにＥＮ信号がＬＰＦ５に対して入力され、カットオフ周波数の制御を受ける。すなわち、ＥＮ信号が入力されていない間は、ＬＰＦ５は全ての周波数を通さなくなるため、パルス８２２のように、ＬＰＦ５は、電力をＶＣＯ６へ出力しない。そして、ＬＰＦ５は、ＥＮ信号が入力されている間のみ、パルス８２２のように、電力をＶＣＯ６へ出力する。

このようにすることで、ＶＣＯ６への電圧伝達をＥＮ信号頻度で制御することができ、スイッチドキャパシタを用いてもポストフィルタを構成することができる。

以上に説明したように、本実施例に係る位相同期回路は、位相比較器が基準クロックと比較クロックとのズレを補正するための電流を出力しているタイミング及びＤＡＣが補償電流を出力しているタイミング以外のタイミングのみＶＣＯに電圧を供給する。これにより、位相比較器が基準クロックと比較クロックとのズレを補正するための電流及びＤＡＣが補償電流によるジッタや雑音を正確に取り除くことができる。すなわち、少ない分周数を用いて小数点以下の分周を行う場合にも、位相の同期を精度良く行うことができる。

ここで、以上の各実施例における説明では、前半電流と後半電流とに分け、それぞれＤＡＣ１１の動作周期の１周期の間出力する構成で説明したが、電流量及び電圧積分値の補償の条件を満たせば補償電流は他の方法でもよい。例えば、前半電流をＤＡＣ１１の動作周期の２周期の間出力し、後半電流をＤＡＣ１１の動作周期の１周期の間出力するなど、それぞれの出力の期間を異ならせてもよい。逆に、前半電流をＤＡＣ１１の動作周期の１周期の間出力し、後半電流をＤＡＣ１１の動作周期の２周期の間出力するなどとしてもよい。さらに、前半電流及び後半電流の出力を分割しても良い。例えば、ＤＡＣ１１は、前半電流を出力した後に、後半電流を出力し、さらに前半電流を出力するようにしてもよい。

〔ハードウェア構成〕
図２３は、位相同期回路を搭載した携帯電話装置のハードウェエア構成図である。ただし、図２３は一例であり、本実施例に係る位相同期回路を搭載する装置は携帯電話装置に限らず、位相同期回路から出力されるクロックを用いて処理を行う装置であれば他の装置でもよい。

携帯電話装置は、図２３に示すように、ＰＬＬ（位相同期回路）９００、ベースバンド処理部９０１、変調器９０２、ＢＰＦ（Band Pass Filer）９０３、ミキサー９０４、増幅器９０５、ＢＰＦ９０６、アンテナ９０７を有している。

ベースバンド処理部９０１は、入力された音声信号などに処理を施し、ベースバンド信号を生成する。そして、ベースバンド処理部９０１は、ベースバンド信号を変調器９０２へ出力する。

変調器９０２は、ベースバンド信号に対して位相の変調を施す。そして、変調器９０２は、ベースバンド信号をＢＰＦ９０３へ出力する。

ＢＰＦ９０３は、変調器９０２から入力されたベースバンド信号のうち決められた周波数帯の信号のみを通過させ、中間周波数の信号としてミキサー９０４へ出力する。

ＰＬＬ９００は、上述した各実施例に係る位相同期回路である。そして、ＰＬＬ９００は、生成した発振クロックをミキサー９０４へ出力する。

ミキサー９０４は、中間周波数の信号をＢＰＦ９０３から受信する。さらに、ミキサー９０４は、ＰＬＬ９００から発振クロックの入力を受ける。そして、ミキサー９０４は、中間周波数の信号とＰＬＬ９００から受信した発振クロックとを混合して信号の周波数を変更し、ＲＦ（Radio Frequency）信号を生成する。そして、ミキサー９０４は、生成した無線信号を増幅器９０５へ出力する。

増幅器９０５は、ミキサー９０４から入力されたＲＦ信号を増幅しＢＰＦ９０６へ出力する。

ＢＰＦ９０６は、増幅器９０５から入力されたＲＦ信号を所定の周波数帯のみ通過させ、ノイズなどを取り除く。そして、ＢＰＦ９０６から出力されたＲＦ信号は、アンテナ９０７を介して他の装置へ送信される。

１ 発振器
２ 分周器
３ 位相比較器
４ キャパシタ
５ ＬＰＦ
６ ＶＣＯ
７ 可変分周器
８ パルスカウンタ
９ 補償係数計算部
１０ ＬＵＴ
１１ ＤＡＣ
１２ 電圧入力制御部
５１ スイッチ
５２ キャパシタ

Claims (15)

1. 入力された基準クロックと比較クロックとを比較し位相差を電流に変換して出力する位相比較器と、
   前記位相比較器から入力された電流に応じて電圧を出力するキャパシタと、
   前記キャパシタから入力された電圧によって出力周波数を制御し、当該出力周波数を有する信号を出力する電圧制御発振器と、
   前記電圧制御発振器から出力された信号を所定の周期で異なる値に分周することで比較クロックを生成し前記位相比較器へ出力する可変分周器と、
   前記所定の周期における前記可変分周器から出力された比較クロックの数をカウントするカウンタと、
   前記カウンタのカウント数を基に、前記位相比較器から前記キャパシタに入力された電流及び前記キャパシタが出力した電圧を補償する補償値として、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流量と同じ値で且つ符号が逆の電流量となり、且つ、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流により発生する電圧の電圧積分値と同じ値で且つ符号が逆の電圧積分値となる補償値を取得する補償係数計算部と、
   前記補償値を基に、前記キャパシタに対して電流を流し補償を行う補償部と
   を備えたことを特徴とする位相同期回路。
2. 前記補償係数計算部は、前記カウント数に対応する前記補償値が記載されたテーブルを参照して、前記カウンタのカウント数に対応する前記補償値を取得することを特徴とする請求項１に記載の位相同期回路。
3. 前記補償係数計算部は、前記カウンタから受信した前記カウント数を基に、前記補償値を算出して取得することを特徴とする請求項１に記載の位相同期回路。
4. 前記可変分周器は、前記所定の周期の間に生成した各比較クロックの前記基準クロックに対する分周比の平均が所望の小数点以下の値を有する分周比になるように分周を行うことを特徴とする請求項１〜３のいずれか一つに記載の位相同期回路。
5. 前記補償係数計算部は、前記補償値として複数の補償値を取得し、
   前記補償部は、前記各補償値に基づく補償を順次行っていく
   ことを特徴とする請求項１〜４のいずれか一つに記載の位相同期回路。
6. 前記補償係数計算部は、前記補償部が前記各補償値に基づく電流を出力した場合の電流量の和が、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流量と同じ値で且つ符号が逆となり、且つ、前記補償部が前記各補償値に基づく電流を出力した場合に発生する電圧による電圧積分値の総和が、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流による電圧積分値と同じ値で且つ符号が逆となる前記補償値を取得することを特徴とする請求項５に記載の位相同期回路。
7. 入力された基準クロックと比較クロックとを比較し位相差を電流に変換して出力する位相比較器と、
   前記位相比較器から入力された電流に応じて電圧を出力するキャパシタと、
   前記キャパシタから入力された電圧によって出力周波数を制御し、当該出力周波数を有する信号を出力する電圧制御発振器と、
   前記電圧制御発振器から出力された信号を所定の周期で異なる値に分周することで比較クロックを生成し前記位相比較器へ出力する可変分周器と、
   前記所定の周期における前記可変分周器から出力された比較クロックの数をカウントするカウンタと、
   前記カウンタのカウント数を基に、前記位相比較器から前記キャパシタに入力された電流及び前記キャパシタが出力した電圧それぞれの積分値を補償する第１補償値及び第２補償値を取得する補償係数計算部と、
   前記第１補償値を基に、前記キャパシタに対して電流を流し補償を行い、さらに、前記第２補償値を基に、前記キャパシタに対して電流を流し補償を行う補償部と
   を備えたことを特徴とする位相同期回路。
8. 前記補償係数計算部は、前記補償部が前記第１補償値及び前記第２補償値に基づく電流を出力した場合の電流量の和が、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流量と同じ値で且つ符号が逆となり、且つ、前記補償部が前記第１補償値に基づく電流を出力した場合に発生する電圧の電圧積分値と前記第２補償値に基づく電流を出力した場合に発生する電圧の電圧積分値との和が、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流により発生する電圧の電圧積分値と同じ値で且つ符号が逆となるように前記補償値を取得することを特徴とする請求項７に記載の位相同期回路。
9. 前記位相比較器への比較クロックの入力のタイミングが前記基準クロックの入力のタイミングに対して進む場合、前記補償部は、前記位相比較器が基準クロックと比較クロックとの誤差を補正するための電流の出力が完了したタイミングで、前記第１補償値に基づく電流の出力を開始し、前記第１補償値に基づく電流の出力が完了したタイミングで前記第２補償値に基づく電流の出力を開始することを特徴とする請求項８に記載の位相同期回路。
10. 前記位相比較器への比較クロックの入力のタイミングが前記基準クロックの入力のタイミングに対して遅れる場合、前記補償部は、前記第１補償値に基づく電流の出力が完了するタイミングで前記第２補償値に基づく電流を出力し、前記位相比較器が基準クロックと比較クロックとの誤差を補正するための電流の出力開始のタイミングで前記第２補償値に基づく電流の出力が完了するように電流を出力することを特徴とする請求項８に記載の位相同期回路。
11. 前記補償係数計算部は、前記第１補償値を基にした前記補償部による電流を流す期間と前記第２補償値を基にした前記補償部による電流を流す期間が異なるように、前記補償値を取得することを特徴とする請求項７〜１０のいずれか一つに記載の位相同期回路。
12. 前記補償部は、前記位相比較器と並列に接続され、電流源を有し、該電流源からの電流をチャージポンプによって制御することを特徴とする請求項１〜１１のいずれか一つに記載の位相同期回路。
13. 前記位相比較器が基準クロックと比較クロックとの誤差を補正するために電流を出力する区間及び前記補償部による補償が行われている区間以外の区間では、前記キャパシタから出力された電圧の前記電圧制御発振器への入力を停止する電圧入力制御部をさらに備えたことを特徴とする請求項１〜１２のいずれか一つに記載の位相同期回路。
14. 前記電圧入力制御部は、カットオフ周波数が変更できるフィルタを有し、前記カットオフ周波数を変化させることで、前記キャパシタから出力された電圧の前記電圧制御発振器への入力を制御することを特徴とする請求項１３に記載の位相同期回路。
15. 入力された基準クロックと比較クロックとを比較し位相差を電流に変換してキャパシタへ出力し、
    出力された電流に応じてキャパシタから電圧を出力し、
    前記キャパシタから出力した電圧によって出力周波数を制御し、当該出力周波数を有する信号を出力し、
    出力された信号を所定の周期で異なる値に分周して比較クロックを生成し、
    前記所定の周期における前記可変分周器から出力された比較クロックの数をカウントし、
    前記カウントしたカウント数を基に、前記キャパシタに入力された電流及び前記キャパシタが出力した電圧を補償する補償値として、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流量と同じ値で且つ符号が逆の電流量となり、且つ、前記位相比較器が基準クロックと比較クロックとの誤差を補正するために出力した電流により発生する電圧の電圧積分値と同じ値で且つ符号が逆の電圧積分値となる補償値を取得し、
    前記補償値を基に、前記キャパシタに対して電流を流し補償を行う
    ことを特徴とする位相同期回路制御方法。

Images