JPH06125271A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【目的】 細かい周波数ステップ間隔の発振周波数が安
定して得られ、かつ充分短い時間で応答するＰＬＬ回路
を提供する。 【構成】 分周回路１の出力をさらに分周する分周回路
２のカウント値出力に応じて分周回路１の分周比を制御
し、時系列上で不均等なパルス列を得る。さらに基準周
波数信号とこのパルス列とを位相比較して得た位相誤差
信号に、分周回路２の出力に基づき補償信号発生回路５
で生成した補償信号を加算して、位相誤差信号に含まれ
る時系列上での不均等に伴う変動成分を打消した後、電
圧制御信号として電圧制御周波数発振回路７に出力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＰＬＬ（phase-locked
-loop ）回路に関し、特に、細かい周波数ステップ間隔
の発振周波数が得られ、かつ充分短い時間で応答するＰ
ＬＬ回路に関するものである。

【０００２】

【従来の技術】従来のＰＬＬ回路は、例えば図３に示す
ように、入力される制御信号によって発振周波数が可変
自在である電圧制御周波数発振回路３３と、電圧制御周
波数発振回路３３からの出力信号を分周するとともに分
周比が設定可能な分周回路３１と、この分周回路３１か
らの出力信号と入力端子３４から入力された基準周波数
信号との位相比較を行って位相誤差信号を発生させ、電
圧制御周波数発振回路３３に電圧制御信号を出力する位
相検出回路３２とを備えており、電圧制御周波数発振回
路３３からの出力信号を出力端子３５に出力する構成と
なっている。

【０００３】従って、このようなＰＬＬ回路において、
分周回路３１に設定された分周比を正の整数ｎとし、基
準周波数信号の周波数をｆ_ref とすると、電圧制御周波
数発振回路３３からは、発振周波数ｆが、 ｆ＝ｎ×ｆ_ref （但し、ｎは正の整数） で、周波数ステップ間隔がｆ_ref の発振周波数を得るこ
とができる。また、分周回路３１からの出力信号と基準
周波数信号入力端子３４からの基準周波数信号との位相
比較が行われる毎にパルス状の電圧変動が発生するた
め、前述の位相検出回路３２には、これを充分阻止でき
るフィルタが設けられている。

【０００４】

【発明が解決しようとする課題】ところが、上述した従
来のＰＬＬ回路において、細かい周波数ステップ間隔の
発振周波数を得ようとすると、発振周波数ｎ×ｆ_ref に
おける分周比ｎは整数であるので、ｆ_ref を小さく、す
なわち基準周波数信号の周波数ｆ_ref を低くしなければ
ならず、従って位相比較が行われる毎に発生するパルス
状の電圧変動を阻止するために位相検出回路３２に設け
てあるフィルタの遮断周波数も低く設定しなければなら
ない。

【０００５】しかし、このフィルタの遮断周波数を低く
設定するということは、フィルタ回路の時定数を大きく
する、すなわち応答時間を長くするということである。
従って上述した従来のＰＬＬ回路においては、細かい周
波数ステップ間隔の発振周波数を得ようとすると、分周
比の設定値変更すなわち発振周波数切替に対して、出力
される発振周波数が安定するまでの応答時間が長くな
り、時には動作さえ不安定となってしまうという問題が
あった。本発明はこのような課題を解決するためのもの
であり、細かい周波数ステップ間隔の発振周波数が安定
に得られ、かつ充分短い時間で応答するＰＬＬ回路を提
供することを目的としている

【０００６】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、ＰＬＬ回路として、電圧制御周波
数発振手段からの出力信号を分周するとともに分周比が
設定可能な第１の分周手段と、この第１の分周手段から
の出力信号と基準周波数信号との位相比較を行って位相
誤差信号を発生する位相検出手段と、第１の分周手段の
からの出力信号をさらに分周する第２の分周手段と、こ
の第２の分周手段からの出力を基に第１の分周手段の分
周比を設定制御する制御手段と、この設定制御に伴い前
記位相検出手段から出力される位相誤差信号の変動量を
打消す補償信号を発生する補償信号発生手段と、この補
償信号と位相検出手段からの位相誤差信号との加算信号
をろ波し、電圧制御周波数発振手段に制御信号として出
力する加算手段とを備えるものである。

【０００７】

【作用】従って、第１の分周手段の出力をさらに分周す
る第２の分周手段の出力に応じて、第１の分周手段の分
周比が周期的にかつ一時的に変更され、時系列上で不均
等なパルス列が第１の分周手段から供給される。このパ
ルス列と基準周波数信号とを位相検出手段で位相比較し
て得た位相誤差信号に、第２の分周手段の出力に基づき
補償信号発生手段で生成された補償信号が加算手段で加
算されて、第１の分周手段に対する分周比変更に伴って
位相検出手段から出力される位相誤差信号に含まれる変
動量が打消される。

【０００８】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すＰＬＬ回路のブロッ
ク図である。図１において、分周回路１は電圧制御周波
数発振回路７からの信号を分周する第１の分周回路であ
り、外部より分周比の設定が可変自在である。また分周
回路２は分周回路１の出力信号をさらに分周する第２の
分周回路であり、その内部カウント値を出力する。制御
回路３は分周回路２の出力に基づき分周回路１の分周比
を周期的にかつ一時的に変更設定する制御回路である。
位相検出回路４は分周回路１の出力信号と入力端子８か
ら入力された基準周波数信号との位相比較を行い、その
位相誤差信号を出力するものである。

【０００９】補償信号発生回路５は、制御回路３による
分周回路１に対する分周比制御に伴う信号、すなわち時
系列上で不均等なパルス列に起因する誤差信号を打消す
ため、所定の補償信号を発生させるものである。また加
算回路６はこの補償信号と位相検出回路４からの位相誤
差信号とを所定比率により加算する回路であり、加算後
の信号に含まれるパルス状の電圧変動を充分に阻止する
フィルタを備えるものである。電圧制御周波数発振回路
７は加算回路６からの電圧制御信号に応じて発振周波数
を変更する電圧制御周波数発振回路であり、この出力信
号は分周回路１と出力端子９へ供給されている。

【００１０】次に本発明の動作を図２を参照して説明す
る。図２は本発明の実施例である図１のＰＬＬ回路にお
ける各部の信号波形を示すものであり、特に出力端子９
からの出力信号の周波数が安定している定常状態を示し
ている。なお、電圧制御周波数発振回路７からの出力信
号は分周回路１でｎ分周またはｎ＋１分周されるものと
し、さらにこの出力信号は分周回路２で４分周されるも
のとする。また分周回路１の分周比は、分周回路２の内
部カウント値が０〜２の場合（区間２１乃至２３、およ
び区間２５）はｎ、同じく内部カウント値が３の場合
（区間２４）はｎ＋１になるように、制御回路３によっ
てそれぞれ設定されるものとする。

【００１１】図２において、（ａ）は分周回路１から出
力される出力信号を示している。（ｒｅｆ）は入力端子
８から入力される基準周波数信号を示しており、（ｂ）
は信号（ａ）と基準周波数信号（ｒｅｆ）との位相誤差
として位相検出回路４から出力される位相誤差信号であ
る。また、（ｃ）は分周回路２の内部カウントの値を示
す２ビットの出力信号であり、（ｄ）はこの信号（ｃ）
に基づき補償信号発生回路５で生成された補償信号であ
る。（ｅ）は、位相誤差信号（ｂ）と補償信号（ｄ）と
を加算した信号として加算回路６の内部信号を示してい
る。

【００１２】分周回路１の分周比は、前述のとおり、分
周回路２の内部カウント値出力に応じて設定変更される
ため、信号（ａ）は時系列上で不均等なパルス列とな
る。従って、一定周期１／ｆ_ref の基準周波数信号（ｒ
ｅｆ）との位相比較を行う位相検出回路４からは、電圧
極性を伴ったパルス状の位相誤差信号（ｂ）が出力され
る。この位相誤差信号を平滑化して電圧制御周波数発振
回路７に入力することにより、分周回路１の分周比より
も細かいステップの発振周波数の信号を得ることができ
る。

【００１３】すなわち、入力される基準周波数信号（ｒ
ｅｆ）の周波数をｆ_ref とすると、分周回路２の分周比
が４であり、その周期の３／４の期間について分周回路
１の分周比をｎとし、残り１／４の期間をｎ＋１とする
ものであるから、電圧制御周波数発振回路７からの出
力、すなわち出力端子９から出力される信号の発振周波
数ｆは、 ｆ＝｛ｎ×３／４＋（ｎ＋１）×１／４｝×ｆ_ref ＝（ｎ＋１／４）×ｆ_ref （但し、ｎは正
の整数） となる。

【００１４】ここで、この位相誤差信号（ｂ）には、分
周回路１の分周比に基づく変動成分（周期ｔ１）の他
に、分周回路２の分周比に基づく変動成分（周期ｔ２）
も含まれている。従ってこのような変動成分を平滑化す
るために、本発明では、位相誤差信号（ｂ）に含まれる
周期ｔ２の変動成分に対する補償信号を位相誤差信号に
加算して、周期ｔ１に比べて周期の大きい周期ｔ２の変
動成分、すなわち基準周波数信号（ｒｅｆ）よりも低い
周波数１／ｔ２の周波数成分の割合を充分に小さくして
いる。

【００１５】図２において、分周回路１の分周比が制御
回路３により設定変更されるに伴って、基準周波数信号
（ｒｅｆ）と分周回路１の出力信号（ａ）との位相誤差
が発生する。区間２１の先頭部分において基準周波数信
号（ｒｅｆ）より出力信号（ａ）の位相が遅れているた
め、位相誤差信号（ｂ）として比較的長い正極性パルス
が発生する。また前述のとおり、区間２１では分周回路
１がｎ分周に設定されるため、基準周波数信号（ｒｅ
ｆ）の周期１／ｆ_ref よりその区間長が短くなり、次の
区間では出力信号（ａ）の位相が若干進むことになる
が、区間２２ではまだ基準周波数信号（ｒｅｆ）より若
干遅れており、位相誤差信号（ｂ）には短い正極性パル
スが発生する。

【００１６】続く区間２３では、区間２２で同様にして
出力信号（ａ）の位相が進んだため、逆に基準周波数信
号（ｒｅｆ）より出力信号（ａ）の位相が若干進み、位
相誤差信号（ｂ）には短い負極性パルスが発生する。ま
た区間２４ではさらに出力信号（ａ）の位相が進み、位
相誤差信号（ｂ）には長い負極性パルスが発生する。さ
らに区間２５では、区間２４で分周回路１の分周比がｎ
＋１に変更されたため、出力信号（ａ）の位相が基準周
波数信号（ｒｅｆ）よりかなり遅れることになり、区間
２１と同様に位相誤差信号（ｂ）には長い正極性パルス
が発生する。

【００１７】このようにしてｔ２周期毎に位相誤差が繰
り返されて発生し定常状態が保たれている。ここで、各
区間において繰り返し発生するパルスは、位相誤差信号
において比較的周波数の高い変動成分（周期ｔ１）とな
って現れるが、区間２３および２４において繰り返し発
生する幅の長いパルス（周期ｔ２）は、位相誤差信号に
おいて比較的周波数の低い変動成分となって現れる。

【００１８】補償信号発生回路５では、このような変動
成分を打消す信号として、位相誤差信号（ｂ）において
それぞれの区間に発生するパルスに対して、分周回路２
の内部カウント値を示す２ビットの出力信号（ｃ）に基
づき、分周回路２の分周比および分周回路１の分周比変
更比率等に応じたパルス幅の補償信号（ｄ）を発生させ
る。すなわち、分周回路２の２ビット出力信号（ｃ）が
区間２２および２３を示す「１」および「２」の場合に
は、位相誤差信号（ｂ）に発生するパルスとは逆極性で
比較的幅の短い所定パルスを発生させる。また、分周回
路２の２ビット出力信号（ｃ）が区間２１および２４を
示す「０」および「３」の場合には、同じく位相誤差信
号（ｂ）とは逆極性で比較的幅の長い所定パルスを発生
させる。

【００１９】このように補償信号発生回路５で生成され
た補償信号（ｄ）は、加算回路６で位相検出回路４から
の位相誤差信号（ｂ）と加算される。図２の加算信号
（ｅ）は、加算回路６の内部信号を示しいている。ここ
で位相誤差信号（ｂ）と補償信号（ｄ）とが加算される
場合、両者のパルスが発生するタイミングのズレ等を考
慮して、両者のパルス幅に対応した所定の重み付け、例
えば位相誤差信号（ｂ）と補償信号（ｄ）とを１：０．
２とする等の重み付けが行われ加算される。

【００２０】今、区間２５において位相検出回路４から
位相誤差信号（ｂ）として幅の長い正極性パルス２６が
発生したとする。補償回路５では分周回路２の２ビット
出力信号（ｃ）の「０」に基づき、パルス２６とは逆極
性で幅の長い所定パルス２７を補償信号（ｄ）として発
生させる。これら両パルスは加算回路６に入力され、前
述のような重み付けが行われた後加算される。従ってこ
の加算により加算回路６の内分信号である加算信号
（ｅ）としてパルス２８が発生し、加算回路６内の後段
にある電圧変動阻止フィルタにより平滑化されて電圧制
御周波数発振回路７に供給される。

【００２１】ここで、このパルス２８は、位相誤差信号
（ｂ）の成分である正極性分に対して補償信号（ｄ）の
成分である負極性分が補完された形になっており、この
後の加算回路６内の電圧変動阻止フィルタによって充分
平滑化されることになる。すなわち、補償信号（ｄ）の
パルス２７により、位相誤差信号（ｂ）に含まれるｔ２
周期のパルス２６が充分減衰したことになる。またこれ
は区間２４に発生する位相誤差信号（ｂ）のパルスにつ
いても同様である。従って、位相誤差信号（ｂ）に含ま
れ分周回路１の分周比変更に伴うパルス幅が長く周期ｔ
２の変動成分（周波数成分）が充分に取除かれ、周期ｔ
１の成分が残ることになる。

【００２２】以上より、分周回路２の分周比をｓとし、
分周回路１の分周比がｎまたはｎ＋１であり、かつ分周
回路１の分周比がｎ＋１である時間的比率をｍ／ｓと
し、さらに基準周波数信号（ｒｅｆ）の周波数をｆ_ref
すると、発振周波数ｆが、 ｆ＝（ｓ×ｎ＋ｍ）×（ｆ_ref ／ｓ） （但し、ｎ，
ｍ，ｓは正の整数） で、ステップ間隔（ｆ_ref ／ｓ）の出力信号が得られ、
さらに加算回路６に設けられるフィルタは、基準周波数
信号（ｒｅｆ）すなわち周波数ｆ_ref 程度の周波数成分
を取除くのに充分な遮断周波数を持つものでよいことに
なる。

【００２３】なお、この実施例において、分周回路１の
ｎ＋１分周比変更比率を１／４とし、また分周回路２の
分周比を４として説明したが、前述のとおり変更が可能
であり、分周回路１の分周比ｎはもちろん分周回路２の
分周比ｓや分周回路１の分周比変更比率ｍを外部より変
更設定する手段を設けてもよい。またこの場合、これら
変更に応じて補償信号発生回路５で発生させる補償信号
（ｄ）のパルス幅、および加算回路６での重み付けの割
合等を自動的に変更するようにしてもよい。

【００２４】

【発明の効果】以上説明したように、本発明は、第１の
分周手段の出力をさらに分周する第２の分周手段と、第
２の分周手段出力に応じて第１の分周手段の分周比を変
更設定する制御手段と、第２の分周手段の出力に応じて
補償信号を発生する補償信号発生手段と、この補償信号
と位相誤差信号を加算する加算手段とを設けて、位相誤
差信号に含まれる第１の分周手段の分周比変更に伴う変
動成分を打消すようにしたので、位相誤差信号を平滑化
するフィルタの遮断周波数を基準周波数信号成分を取除
くに充分な高い周波数に設定することが可能となる。従
って、分周手段の分周比を設定変更することにより発振
周波数を変更可能とするＰＬＬ回路において、基準周波
数信号の周波数を下げることなく細かい周波数ステップ
間隔の発振周波数の信号を得ることができ、かつ充分に
短い時間で応答可能とするという格別な効果を奏するも
のである。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１に示した実施例の各部における信号のタイ
ミングチャートである。

【図３】従来のＰＬＬ回路を示すブロック図である。

【符号の説明】

１，２ 分周回路 ３ 制御回路 ４ 位相検出回路 ５ 補償信号発生回路 ６ 加算回路 ７ 電圧制御周波数発振回路 ８ 入力端子 ９ 出力端子 ２１，２２，２３，２５ ｎ分周区間 ２４ ｎ＋１分周区間 ２６ 区間２５における位相誤差パルス ２７ 区間２５における補償信号パルス ２８ 区間２５における加算信号パルス

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電圧制御周波数発振手段と、分周手段
   と、位相検出手段からなり、分周手段の分周比を設定変
   更することにより発振周波数を変更可能とするＰＬＬ回
   路において、前記電圧制御周波数発振手段からの出力信
   号を分周するとともに分周比が設定可能な第１の分周手
   段と、この第１の分周手段からの出力信号と基準周波数
   信号との位相比較を行い位相誤差信号を発生する位相検
   出手段と、前記第１の分周手段のからの出力信号をさら
   に分周する第２の分周手段と、この第２の分周手段から
   の出力を基に前記第１の分周手段の分周比を設定制御す
   る制御手段と、この設定制御に伴い前記位相検出手段か
   ら出力される位相誤差信号の変動量を打消す補償信号を
   発生する補償信号発生手段と、この補償信号と前記位相
   検出手段からの位相誤差信号との加算信号をろ波し、前
   記電圧制御周波数発振手段に制御信号として出力する加
   算手段とを備えることを特徴とするＰＬＬ回路。