JP2002534832A - 部分分割電荷補償手段を有する周波数シンセサイザ - Google Patents
部分分割電荷補償手段を有する周波数シンセサイザInfo
- Publication number
- JP2002534832A JP2002534832A JP2000591730A JP2000591730A JP2002534832A JP 2002534832 A JP2002534832 A JP 2002534832A JP 2000591730 A JP2000591730 A JP 2000591730A JP 2000591730 A JP2000591730 A JP 2000591730A JP 2002534832 A JP2002534832 A JP 2002534832A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- partial
- frequency synthesizer
- divided
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 26
- 230000008569 process Effects 0.000 abstract description 2
- 230000010363 phase shift Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 101100135117 Oryza sativa subsp. japonica RR13 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
ＶＣＯ周波数分割器（３０９）と基準周波数信号（３０３）との間の位相不整合の分数−ＮＰＬＬにおける補償が可変電荷ポンプ装置（３０７）により行われる。移相比較器（３０５）は、電荷ポンプ装置の電荷ポンプのいくつかを早くオンにし、残りの電荷ポンプを遅れてオンにするために補償論理（５０１）を有する。このプロセスは、部分電荷を適切に補償するために正確な時点で等価電荷をオンにする。
Description
【０００１】
発明の背景技術分野 本発明は部分Ｎ周波数シンセサイザに関するものであり、更に詳しくいえば、
可変電荷ポンプ装置の使用による部分−Ｎ電荷補償方法および装置に関するもの
である。
可変電荷ポンプ装置の使用による部分−Ｎ電荷補償方法および装置に関するもの
である。
【０００２】
【従来の技術】背景技術 周波数シンセサイザは種々の技術産業において主要な役割を演じている。たと
えば、それらは数多くの通信応用およびコンピューティング応用で実現されてい
る。それらの応用はＡＭ／ＦＭラジオ、デジタル・セルラー電話、およびスプレ
ッド・スペクトラム受信機ならびにコンピューティング装置などの電子装置を含
む。周波数シンセサイザは、基準入力源の倍数である周波数を確実に発生するた
めに、フェーズ・ロック・ループ回路（ＰＬＬ）と、電圧制御発振器に結合され
ている分割器とを従来利用している。
えば、それらは数多くの通信応用およびコンピューティング応用で実現されてい
る。それらの応用はＡＭ／ＦＭラジオ、デジタル・セルラー電話、およびスプレ
ッド・スペクトラム受信機ならびにコンピューティング装置などの電子装置を含
む。周波数シンセサイザは、基準入力源の倍数である周波数を確実に発生するた
めに、フェーズ・ロック・ループ回路（ＰＬＬ）と、電圧制御発振器に結合され
ている分割器とを従来利用している。
【０００３】 ＰＬＬ回路の設計においては、２つの相反する技術パラメータを考慮する必要
がある。最初のものはチャネル間隔である。このパラメータは、次式で示されて
いるように、比較周波数の倍数である個別周波数を達成する能力を反映している
。
がある。最初のものはチャネル間隔である。このパラメータは、次式で示されて
いるように、比較周波数の倍数である個別周波数を達成する能力を反映している
。
【０００４】 ｆＶＣＯ＝ＮＶＣＯ×ｆＣｏｍｐ（１） ここに、ｆＶＣＯは電圧制御発振器（ＶＣＯ）の周波数、ＮＶＣＯはＶＣＯ分割
器の分割比、ｆＣｏｍｐは比較周波数である。
器の分割比、ｆＣｏｍｐは比較周波数である。
【０００５】 狭いチャネル間隔では多数のチャネルが所与の帯域幅を占めることができ、し
たがって、望ましい。これは低い比較周波数を使用することによって達成できる
。しかし狭いチャネル間隔は第２のパラメータ、すなわち、チャネル・スイッチ
ング時間との妥協を要する。チャネル・スイッチング時間は、所与のチャネル（
ＶＣＯ周波数）から別のチャネル（周波数）へのＰＬＬ回路の能力を表す。チャ
ネルのスイッチングは分割比を修正することからの結果である。スイッチング時
間に影響を及ぼす他のパラメータはＶＣＯ利得と、電荷ポンプ電流と、ループ・
フィルタ特性とを含む。狭いチャネル間隔はチャネル・スイッチング時間を必然
的に長くする。スイッチング時間を短くし、かつノイズを小さくするためには、
高い比較周波数を求められるが、その結果チャネル間隔が広くなる。
たがって、望ましい。これは低い比較周波数を使用することによって達成できる
。しかし狭いチャネル間隔は第２のパラメータ、すなわち、チャネル・スイッチ
ング時間との妥協を要する。チャネル・スイッチング時間は、所与のチャネル（
ＶＣＯ周波数）から別のチャネル（周波数）へのＰＬＬ回路の能力を表す。チャ
ネルのスイッチングは分割比を修正することからの結果である。スイッチング時
間に影響を及ぼす他のパラメータはＶＣＯ利得と、電荷ポンプ電流と、ループ・
フィルタ特性とを含む。狭いチャネル間隔はチャネル・スイッチング時間を必然
的に長くする。スイッチング時間を短くし、かつノイズを小さくするためには、
高い比較周波数を求められるが、その結果チャネル間隔が広くなる。
【０００６】 したがって、上記問題に対処するためにいくつかの異なる方法が開発された。
１つの既知の方法は可変比較周波数を実現している。このやり方の下では、非常
に高い比較周波数を生ずるために、基準分割器およびＶＣＯ分割器の分割比が操
作される。その後で、実際の周波数を微同調するために一定の分割比が使用され
る。第２の方法は低域フィルタ（ＬＰＦ）および電荷ポンプのパラメータを動的
に変更することである。本発明の主題である、第３の種類の方法は非整数分割器
（すなわち、分数−Ｎ ＰＬＬ）を使用することである。
１つの既知の方法は可変比較周波数を実現している。このやり方の下では、非常
に高い比較周波数を生ずるために、基準分割器およびＶＣＯ分割器の分割比が操
作される。その後で、実際の周波数を微同調するために一定の分割比が使用され
る。第２の方法は低域フィルタ（ＬＰＦ）および電荷ポンプのパラメータを動的
に変更することである。本発明の主題である、第３の種類の方法は非整数分割器
（すなわち、分数−Ｎ ＰＬＬ）を使用することである。
【０００７】 一般的な分数−Ｎ技術では、同じＶＣＯ周波数（それはチャネル間隔を保持し
ている）を維持しながら比較周波数を高くできる（それは、たとえば、より高い
位相分解度を提供し、したがって、スイッチング時間を短くする）。これは達成
できる。その理由は、方程式（１）の乗数ＮＶＣＯが分数だからである。実際に
行う際には、発振器出力信号の周波数が相互に異なる整数（たとえば、Ｎ、その
後でＮ＋１）定期的に分割されて、周波数が、平均して、整数Ｎプラスまたはマ
イナス、絶対値が１より小さい分数に等しい値で分割されるようにする。
ている）を維持しながら比較周波数を高くできる（それは、たとえば、より高い
位相分解度を提供し、したがって、スイッチング時間を短くする）。これは達成
できる。その理由は、方程式（１）の乗数ＮＶＣＯが分数だからである。実際に
行う際には、発振器出力信号の周波数が相互に異なる整数（たとえば、Ｎ、その
後でＮ＋１）定期的に分割されて、周波数が、平均して、整数Ｎプラスまたはマ
イナス、絶対値が１より小さい分数に等しい値で分割されるようにする。
【０００８】 正確な分割比は用いられない。その代わりに、時間的に平均して、分数分割比
が得られる結果となるように、１より小さいか、１より大きい整数分割比が用い
られる。１つの副作用は、スペクトルのピークがチャネル間隔に出現することで
ある。より狭いループ・フィルタ帯域幅がそのピークを小さくするが、それらを
無くすことはない。間隔におけるそれらのピークは付近のチャネルに妨害をひき
起こす。分数−Ｎ補償はそれらの望ましくないピークを減衰する効果的なやり方
を提供する。このやり方で、狭いチャネル間隔を得ることができ、しかもスイッ
チングの速さが高くなる。
が得られる結果となるように、１より小さいか、１より大きい整数分割比が用い
られる。１つの副作用は、スペクトルのピークがチャネル間隔に出現することで
ある。より狭いループ・フィルタ帯域幅がそのピークを小さくするが、それらを
無くすことはない。間隔におけるそれらのピークは付近のチャネルに妨害をひき
起こす。分数−Ｎ補償はそれらの望ましくないピークを減衰する効果的なやり方
を提供する。このやり方で、狭いチャネル間隔を得ることができ、しかもスイッ
チングの速さが高くなる。
【０００９】 図１は集積回路で実現された、分数−Ｎ補償を用いる従来の分数−Ｎ周波数シ
ンセサイザを示す。基準源１０１は、分割された基準信号を位相比較器１０５に
生ずる基準分割器１０３に基準信号を出力する。位相比較器１０５は分割された
基準信号（比較周波数とも呼ばれる）の周波数と電圧制御される発振器（ＶＣＯ
）分割器１０９の周波数との間の位相差を検出する。ＶＣＯ分割器１０９への入
力はＶＣＯ１１３から発生される。ＶＣＯ分割器１０９はアキュムレータ１１１
を駆動する。このアキュムレータは、あふれた時に、信号をＶＣＯ分割器１０９
に出力する。層するとそのＶＣＯ分割器はＮ＋１で分割する。ＶＣＯ分割器１０
９により出力された情報はＶＣＯ分割器１０９が用いている分割比数を表す。し
たがって、アキュムレータ１１１は補償電荷ポンプ１１７にアキュムレータの内
容に比例してほぼ補償させることができる。位相比較器１０５の出力は比較周波
数と分割されたＶＣＯ周波数との間の位相誤差であって、この位相誤差は主電荷
ポンプ１０７に供給される。主電荷ポンプは位相誤差に比例する電流パルスを発
生する。補償された電流（すなわち、誤差信号）は低域フィルタ（ＬＰＦ）１１
５により濾波されてからＶＣＯ１１３の制御入力端子に加えられて、比較信号の
位相に一層正確に従う出力信号を生ずる。その後でＶＣＯ出力信号はＶＣＯ１１
３に帰還されて分割されたＶＣＯ信号を比較周波数に合わせる。このプロセスは
、零位相誤差が達成されるまで続き、それによって２つの周波数は適正に合わさ
れる。
ンセサイザを示す。基準源１０１は、分割された基準信号を位相比較器１０５に
生ずる基準分割器１０３に基準信号を出力する。位相比較器１０５は分割された
基準信号（比較周波数とも呼ばれる）の周波数と電圧制御される発振器（ＶＣＯ
）分割器１０９の周波数との間の位相差を検出する。ＶＣＯ分割器１０９への入
力はＶＣＯ１１３から発生される。ＶＣＯ分割器１０９はアキュムレータ１１１
を駆動する。このアキュムレータは、あふれた時に、信号をＶＣＯ分割器１０９
に出力する。層するとそのＶＣＯ分割器はＮ＋１で分割する。ＶＣＯ分割器１０
９により出力された情報はＶＣＯ分割器１０９が用いている分割比数を表す。し
たがって、アキュムレータ１１１は補償電荷ポンプ１１７にアキュムレータの内
容に比例してほぼ補償させることができる。位相比較器１０５の出力は比較周波
数と分割されたＶＣＯ周波数との間の位相誤差であって、この位相誤差は主電荷
ポンプ１０７に供給される。主電荷ポンプは位相誤差に比例する電流パルスを発
生する。補償された電流（すなわち、誤差信号）は低域フィルタ（ＬＰＦ）１１
５により濾波されてからＶＣＯ１１３の制御入力端子に加えられて、比較信号の
位相に一層正確に従う出力信号を生ずる。その後でＶＣＯ出力信号はＶＣＯ１１
３に帰還されて分割されたＶＣＯ信号を比較周波数に合わせる。このプロセスは
、零位相誤差が達成されるまで続き、それによって２つの周波数は適正に合わさ
れる。
【００１０】 図２は分数−Ｎ補償に含まれている概念を示すタイミング図である。いくつか
のシステム・パラメータが既知であり、したがって、ＰＬＬ回路の望ましくない
影響を軽減するためにそれらのパラメータを使用できるので、分数−Ｎ補償は効
果的に実行できる。比較信号２０１が時間領域内に示されている。主Ｎ ＶＣＯ
サイクル２０３がＶＣＯ分割器１０９に対応する。平均が分数Ｎを生ずるように
その分割器はＮで、およびその後でＮ＋１で、分割する。分割比は正確でないの
で、比較信号２０１の縁部と主Ｎ ＶＣＯサイクル２０３の縁部は、位相比較器
出力２０５により明らかなように、一致しない。
のシステム・パラメータが既知であり、したがって、ＰＬＬ回路の望ましくない
影響を軽減するためにそれらのパラメータを使用できるので、分数−Ｎ補償は効
果的に実行できる。比較信号２０１が時間領域内に示されている。主Ｎ ＶＣＯ
サイクル２０３がＶＣＯ分割器１０９に対応する。平均が分数Ｎを生ずるように
その分割器はＮで、およびその後でＮ＋１で、分割する。分割比は正確でないの
で、比較信号２０１の縁部と主Ｎ ＶＣＯサイクル２０３の縁部は、位相比較器
出力２０５により明らかなように、一致しない。
【００１１】 位相比較器出力２０５によりアキュムレータ１１１の出力に応答して、補償電
荷ポンプ１１７は逆電流を供給して、分数補償電流グラフ２０９により示されて
いるように位相誤差（すなわち、遅延）を補償する。アキュムレータ・カウンタ
の内容２０７が位相誤差についての情報を提供し、補償電流を生ずるためにそれ
が用いられる。この例では、分数比は５であり、分数アキュムレータ値は２であ
る。分数アキュムレータ値は、用途に応じて零と分数比との間の任意の整数に設
定できる。アキュムレータ・カウンタの内容２０７は分数分割によりひき起こさ
れた分数位相リップルに比例する。
荷ポンプ１１７は逆電流を供給して、分数補償電流グラフ２０９により示されて
いるように位相誤差（すなわち、遅延）を補償する。アキュムレータ・カウンタ
の内容２０７が位相誤差についての情報を提供し、補償電流を生ずるためにそれ
が用いられる。この例では、分数比は５であり、分数アキュムレータ値は２であ
る。分数アキュムレータ値は、用途に応じて零と分数比との間の任意の整数に設
定できる。アキュムレータ・カウンタの内容２０７は分数分割によりひき起こさ
れた分数位相リップルに比例する。
【００１２】 誤差の大きさは既知であって、アキュムレータ・カウンタ１１１の使用によっ
て蓄積および追従できる。グラフ２１１は、主電荷ポンプ１０７の出力と補償電
荷ポンプ１１７の出力との和である信号を示す。グラフ２１１は、水平軸の上と
下とでは尺度が異なるにもかかわらず、和信号を表すことに注目されたい。適切
な分数−Ｎ補償のために、分数補償パルスの面積は電荷ポンプリップル出力の面
積に等しくなければならない。
て蓄積および追従できる。グラフ２１１は、主電荷ポンプ１０７の出力と補償電
荷ポンプ１１７の出力との和である信号を示す。グラフ２１１は、水平軸の上と
下とでは尺度が異なるにもかかわらず、和信号を表すことに注目されたい。適切
な分数−Ｎ補償のために、分数補償パルスの面積は電荷ポンプリップル出力の面
積に等しくなければならない。
【００１３】 主電荷ポンプからの望ましくない電流は初めに述べた望まれなかったピークを
生ずるので、その電流は最小にすべきである。電荷ポンプからの電荷（すなわち
、分数ノイズ）は次式により支配される。
生ずるので、その電流は最小にすべきである。電荷ポンプからの電荷（すなわち
、分数ノイズ）は次式により支配される。
【００１４】 Ｑ＝Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）（２） ここに、Ｑは全電荷、Ｉｐｕｍｐは電荷ポンプから出力させられた電流、ＦＲＤ
は他・カウンタ値、ｔＶＣＯはＶＣＯの周期、Ｆｒａｃ ｒａｔｉｏは分数比で
ある。それらのパラメータは既知であるので、電荷Ｑは容易に計算できる。した
がって、追加の電荷ポンプ（すなわち、補償ポンプ）を介してＬＰＦ１１５に−
Ｑ電荷を提供することにより望ましくない電荷Ｑを打ち消すことができる。
は他・カウンタ値、ｔＶＣＯはＶＣＯの周期、Ｆｒａｃ ｒａｔｉｏは分数比で
ある。それらのパラメータは既知であるので、電荷Ｑは容易に計算できる。した
がって、追加の電荷ポンプ（すなわち、補償ポンプ）を介してＬＰＦ１１５に−
Ｑ電荷を提供することにより望ましくない電荷Ｑを打ち消すことができる。
【００１５】 −Ｑ電荷の発生は分数−Ｎ保証法の問題の核心である。先行技術における１つ
の技術は次の一般式に従って補償電荷を提供する。
の技術は次の一般式に従って補償電荷を提供する。
【００１６】 Ｑｃｏｍｐ＝−Ｉｃｏｍｐ×Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ×ＦＲＤ（３
） ここに、Ｑｃｏｍｐは補償ポンプにより発生された補償電荷を示し、Ｉｃｏｍｐ
は単一の補償ポンプにより発生された電流（すなわち、ＦＲＤは１）、ＦＲＤは
アキュムレータ・カウンタ値、Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈは補償パル
スの持続時間である。Ｑｃｏｍｐを全補償電流に尺度を合わせるためにＦＲＤが
式（３）に存在する、Ｉｃｏｍｐ×ＦＲＤ。
） ここに、Ｑｃｏｍｐは補償ポンプにより発生された補償電荷を示し、Ｉｃｏｍｐ
は単一の補償ポンプにより発生された電流（すなわち、ＦＲＤは１）、ＦＲＤは
アキュムレータ・カウンタ値、Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈは補償パル
スの持続時間である。Ｑｃｏｍｐを全補償電流に尺度を合わせるためにＦＲＤが
式（３）に存在する、Ｉｃｏｍｐ×ＦＲＤ。
【００１７】 １つの既知の技術は２×ＴＸＴＡＬのＣｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈを
用いる（ここにＴＸＴＡＬは推奨の周期である）。ＱをＱｃｏｍｐに等しくする
と次式が得られる。
用いる（ここにＴＸＴＡＬは推奨の周期である）。ＱをＱｃｏｍｐに等しくする
と次式が得られる。
【００１８】 Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝Ｉｃｏｍｐ×
Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ（４ａ） Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝Ｉｃｏｍｐ×
Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ（４ｂ） Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝ Ｉｃｏｍｐ×２×ＴＸＴＡＬ（４ｃ） 式（４ｃ）は最後の数学的帰納法を構成している。それは、この補償法がそれら
のパラメータに主として依存していることを示す（ここにＦＲＤは特定の時点に
おけるアキュムレータ値であり、Ｆｒａｃ ｒａｔｉｏは分数比値である）。
Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ（４ａ） Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝Ｉｃｏｍｐ×
Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈ（４ｂ） Ｉｐｕｍｐ×ＦＲＤ×（ｔＶＣＯ／Ｆｒａｃ ｒａｔｉｏ）＝ Ｉｃｏｍｐ×２×ＴＸＴＡＬ（４ｃ） 式（４ｃ）は最後の数学的帰納法を構成している。それは、この補償法がそれら
のパラメータに主として依存していることを示す（ここにＦＲＤは特定の時点に
おけるアキュムレータ値であり、Ｆｒａｃ ｒａｔｉｏは分数比値である）。
【００１９】 この式は整合問題と同調問題が存在していることを明らかにしており、その結
果としてこの従来の補償技術に関連する多くの欠点が生ずる。式（４ｃ）は、Ｉ
ｐｕｍｐ、ＦＲＤ、ＴＸＴＡＬおよびＴＶＣＯに関して、Ｉｃｏｍｐの重要な同
調が必要とされることをとくに明らかにしている。整合問題の主な理由は、Ｉｐ
ｕｍｐの振幅とＩｃｏｍｐの振幅が大きく異なり、Ｉｐｕｍｐが大きい振幅（ｍ
Ａのオーダー）を持ち、Ｉｃｏｍｐははるかに小さい振幅（μＡのオーダー）を
持つ。そのような相違はＣｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈがＴＶＣＯ／Ｆｒ
ａｃ ｒａｔｉｏより通常極めて長い（たとえば、２００ｎｓ対０．１ｎｓ）た
めに生ずる。同調電圧の変化と温度変化に関して２つの電流を整合することは困
難な作業である。従来の種々の整合法は、たとえば、外部電流同調、および電荷
ポンプのソフトウエア制御を含む。
果としてこの従来の補償技術に関連する多くの欠点が生ずる。式（４ｃ）は、Ｉ
ｐｕｍｐ、ＦＲＤ、ＴＸＴＡＬおよびＴＶＣＯに関して、Ｉｃｏｍｐの重要な同
調が必要とされることをとくに明らかにしている。整合問題の主な理由は、Ｉｐ
ｕｍｐの振幅とＩｃｏｍｐの振幅が大きく異なり、Ｉｐｕｍｐが大きい振幅（ｍ
Ａのオーダー）を持ち、Ｉｃｏｍｐははるかに小さい振幅（μＡのオーダー）を
持つ。そのような相違はＣｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈがＴＶＣＯ／Ｆｒ
ａｃ ｒａｔｉｏより通常極めて長い（たとえば、２００ｎｓ対０．１ｎｓ）た
めに生ずる。同調電圧の変化と温度変化に関して２つの電流を整合することは困
難な作業である。従来の種々の整合法は、たとえば、外部電流同調、および電荷
ポンプのソフトウエア制御を含む。
【００２０】 しかし、それらの整合法は、種々の応用が多数のパラメータの手動調整を要す
るので不便である。振幅レベルの相違のために、ＩｐｕｍｐとＩｃｏｍｐの発生
のために用いられる部品は異なる。ＰＮＰトランジスタは大振幅電流をより良く
取り扱うことができ、かつ速さ要求が伴うのでＩｐｕｍｐを供給するためにＰＮ
Ｐトランジスタを使用できる。対照的に、ＩｃｏｍｐはＰＭＯＳトランジスタを
使用する。ＰＭＯＳトランジスタは、面積が小さく、確度が高く、かつ高速では
るかに低い信号レベルを取り扱うことができる。
るので不便である。振幅レベルの相違のために、ＩｐｕｍｐとＩｃｏｍｐの発生
のために用いられる部品は異なる。ＰＮＰトランジスタは大振幅電流をより良く
取り扱うことができ、かつ速さ要求が伴うのでＩｐｕｍｐを供給するためにＰＮ
Ｐトランジスタを使用できる。対照的に、ＩｃｏｍｐはＰＭＯＳトランジスタを
使用する。ＰＭＯＳトランジスタは、面積が小さく、確度が高く、かつ高速では
るかに低い信号レベルを取り扱うことができる。
【００２１】 過去の諸実現で悩まされた部品の動作およびタイミングを整合させることに関
連する、認識された諸問題を軽減しようとして新しい技術が開発されている。こ
の儀るは、たとえば、次式を用いて補償電荷を発生することを含む。
連する、認識された諸問題を軽減しようとして新しい技術が開発されている。こ
の儀るは、たとえば、次式を用いて補償電荷を発生することを含む。
【００２２】 Ｑｃｏｍｐ＝−Ｉｃｏｍｐ×ｔＶＣＯ×６４ （５） ここに、Ｑｃｏｍｐは補償ポンプにより発生された補償電荷を示し、Ｉｃｏｍｐ
は補償ポンプにより発生された電流、ｔＶＣＯはＶＣＯの周期である。ＱをＱｃ
ｏｍｐに等しくした結果としての式は次の通りである。
は補償ポンプにより発生された電流、ｔＶＣＯはＶＣＯの周期である。ＱをＱｃ
ｏｍｐに等しくした結果としての式は次の通りである。
【００２３】 Ｉｐｕｍｐ×ＦＲＤ／Ｆｒａｃ ｒａｔｉｏ＝Ｉｃｏｍｐ×６４ （６） この式はｔＶＣＯとｔＸＴＡＬが式から除去されているためである。
【００２４】 Ｃｏｍｐ ｐｕｌｓｅ ｌｅｎｇｔｈは特定の応用によって大きく指令される
。たとえば、いくつかの応用のために６４の代わりに１２８を使用できる。６４
では、ＦＲＤを１、Ｆｒａｃ ｒａｔｉｏを５と仮定すると、電流比（Ｉｐｕｍ
ｐ／Ｉｃｏｍｐ）が３２０である。これは振幅の相違に起因する問題を整合に課
する。
。たとえば、いくつかの応用のために６４の代わりに１２８を使用できる。６４
では、ＦＲＤを１、Ｆｒａｃ ｒａｔｉｏを５と仮定すると、電流比（Ｉｐｕｍ
ｐ／Ｉｃｏｍｐ）が３２０である。これは振幅の相違に起因する問題を整合に課
する。
【００２５】 上記技術はある振幅相違を解消するが、タイミングおよび部品の整合に関連す
る諸欠点は残る。とくに、より高い周波数を要する応用は不整合問題のより多く
の影響に遭遇する。
る諸欠点は残る。とくに、より高い周波数を要する応用は不整合問題のより多く
の影響に遭遇する。
【００２６】 更に、分数分割器からの位相誤差に従って主ポンプを補償するために分数補償
ポンプが求められるので、あらゆる電荷ポンプの設定のために適合させる必要が
あることが欠点である。要するに、実現が困難である。小さい尺度の電流が与え
られるならば補償ポンプの動的な挙動が重要である。これは容量性結合問題によ
って大きな衝撃が加えられる。たとえば、電流は１μｓで切り替えられる約２０
ｎＡであり、補償電荷は２０ｆＣのように小さくできる。
ポンプが求められるので、あらゆる電荷ポンプの設定のために適合させる必要が
あることが欠点である。要するに、実現が困難である。小さい尺度の電流が与え
られるならば補償ポンプの動的な挙動が重要である。これは容量性結合問題によ
って大きな衝撃が加えられる。たとえば、電流は１μｓで切り替えられる約２０
ｎＡであり、補償電荷は２０ｆＣのように小さくできる。
【００２７】 したがって、現在の方法の主な欠点は電荷ポンプの適正な整合に関連する困難
である。他の欠点は望ましくない周波数成分を濾波する困難に関するものである
。更に別の欠点は、近くのチャネルに妨害を与える、スペクトル出力への分数電
荷の導入である。
である。他の欠点は望ましくない周波数成分を濾波する困難に関するものである
。更に別の欠点は、近くのチャネルに妨害を与える、スペクトル出力への分数電
荷の導入である。
【００２８】
【発明が解決しようとする課題】発明の開示 分数−Ｎ補償法で用いられる電荷ポンプを容易に整合し、分数分割によって導
入されたた望ましくない周波数成分を濾波する装置に対する需要がある。また、
狭いチャネル間隔を示し、しかも高速スイッチングおよび低いノイズレベルを保
持する装置に対する需要もある。また、低域フィルタへの部分電荷を減少または
解消する装置に対する需要も存在する。
入されたた望ましくない周波数成分を濾波する装置に対する需要がある。また、
狭いチャネル間隔を示し、しかも高速スイッチングおよび低いノイズレベルを保
持する装置に対する需要もある。また、低域フィルタへの部分電荷を減少または
解消する装置に対する需要も存在する。
【００２９】
それらの需要およびその他の需要は、位相比較器が電荷ポンプ装置の一部を基
準入力周波数よりも早くターンオンし、その後で電荷ポンプ装置の残りの部分を
子の基準入力周波数よりも遅くターンオンする、本発明により達成される。
準入力周波数よりも早くターンオンし、その後で電荷ポンプ装置の残りの部分を
子の基準入力周波数よりも遅くターンオンする、本発明により達成される。
【００３０】 本発明の１つの面に従って、分数−Ｎ周波数シンセサイザは部分比に対応する
値を蓄積するためのアキュムレータを備えている。ＶＣＯ分割器が電圧制御発振
器（ＶＣＯ）パルス列を受けて分割し、分割されたＶＣＯパルス列を発生する。
Ｎを整数として、分割されたＶＣＯパルス列はアキュムレータの出力に応答して
ＮおよびＮ＋１によりそれぞれ分割され、アキュムレータは制御信号をＶＣＯ分
割器に供給して、ＶＣＯ分割器がＮで分割するならば分割をＮからＮ＋１へ変更
し、ＶＣＯ分割器がＮ＋１で分割するならば分割をＮ＋１からＮへ変更する、こ
とをＶＣＯ分割器に指令する。位相比較器が分割された基準パルス列および分割
されたＶＣＯパルス列を受け、分割された基準パルス列と分割されたＶＣＯパル
ス列との間のタイミング差に比例する幅を持つ位相誤差パルスを出力する。電荷
ポンプ装置が複数の電荷ポンプを有する。位相比較器は電荷ポンプ装置を選択的
に駆動するための補償論理を含み、補償論理は電荷ポンプの第１の部分を早くタ
ーンオンし、かつ電荷ポンプの第２の部分を遅くターンオンして、電荷ポンプ装
置を駆動して位相誤差パルスに比例する補償された電流を出力する。説明されて
いるこの分数−Ｎ法は、補償された電流を生ずるために、類似する尺度および類
似する構造の電荷ポンプを複数個有する電荷ポンプ装置を用いることによって、
主電荷ポンプを補償電荷ポンプに整合する諸問題を解消するので有利である。
値を蓄積するためのアキュムレータを備えている。ＶＣＯ分割器が電圧制御発振
器（ＶＣＯ）パルス列を受けて分割し、分割されたＶＣＯパルス列を発生する。
Ｎを整数として、分割されたＶＣＯパルス列はアキュムレータの出力に応答して
ＮおよびＮ＋１によりそれぞれ分割され、アキュムレータは制御信号をＶＣＯ分
割器に供給して、ＶＣＯ分割器がＮで分割するならば分割をＮからＮ＋１へ変更
し、ＶＣＯ分割器がＮ＋１で分割するならば分割をＮ＋１からＮへ変更する、こ
とをＶＣＯ分割器に指令する。位相比較器が分割された基準パルス列および分割
されたＶＣＯパルス列を受け、分割された基準パルス列と分割されたＶＣＯパル
ス列との間のタイミング差に比例する幅を持つ位相誤差パルスを出力する。電荷
ポンプ装置が複数の電荷ポンプを有する。位相比較器は電荷ポンプ装置を選択的
に駆動するための補償論理を含み、補償論理は電荷ポンプの第１の部分を早くタ
ーンオンし、かつ電荷ポンプの第２の部分を遅くターンオンして、電荷ポンプ装
置を駆動して位相誤差パルスに比例する補償された電流を出力する。説明されて
いるこの分数−Ｎ法は、補償された電流を生ずるために、類似する尺度および類
似する構造の電荷ポンプを複数個有する電荷ポンプ装置を用いることによって、
主電荷ポンプを補償電荷ポンプに整合する諸問題を解消するので有利である。
【００３１】 本発明の他の面は、部分比に対応する値を蓄積するために構成されたアキュム
レータを備える分数−Ｎ周波数シンセサイザ回路を提供する。遅延回路が、分割
されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号を供給し、かつＶＣＯ信
号を分割するために構成されており、分割されたＶＣＯ信号と遅延されかつ分割
されたＶＣＯ信号との間のタイミング差はＶＣＯサイクルの整数倍である。電荷
ポンプ装置が補償された電流を供給するために構成されている。位相補償器が、
分割されたＶＣＯ装置に応答して電荷ポンプ装置の一部を駆動するため、および
遅延されかつ分割されたＶＣＯ信号に応答して電荷ポンプ装置の残りの部分を駆
動するために構成されている。この構成の下では、分数−Ｎ補償の利点（たとえ
ば、チャネル間隔が狭く、スイッチング時間が短い）が従来の整合問題なしに保
存される。
レータを備える分数−Ｎ周波数シンセサイザ回路を提供する。遅延回路が、分割
されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号を供給し、かつＶＣＯ信
号を分割するために構成されており、分割されたＶＣＯ信号と遅延されかつ分割
されたＶＣＯ信号との間のタイミング差はＶＣＯサイクルの整数倍である。電荷
ポンプ装置が補償された電流を供給するために構成されている。位相補償器が、
分割されたＶＣＯ装置に応答して電荷ポンプ装置の一部を駆動するため、および
遅延されかつ分割されたＶＣＯ信号に応答して電荷ポンプ装置の残りの部分を駆
動するために構成されている。この構成の下では、分数−Ｎ補償の利点（たとえ
ば、チャネル間隔が狭く、スイッチング時間が短い）が従来の整合問題なしに保
存される。
【００３２】 本発明の付加利点および新規な諸特徴の一部は以下の説明で述べられ、一部は
、当業者には以下の説明を読むことによって明らかになるであろうし、あるいは
、本発明の実施により学習できる。本発明の利点は添付されている特許請求の範
囲にとくに述べられている諸手段および組合わせにより実現でき、達成できる。
、当業者には以下の説明を読むことによって明らかになるであろうし、あるいは
、本発明の実施により学習できる。本発明の利点は添付されている特許請求の範
囲にとくに述べられている諸手段および組合わせにより実現でき、達成できる。
【００３３】
【発明の実施の形態】発明の詳細な説明 ＶＣＯ周波数が１ＧＨｚで、分数比５を利用して分数−Ｎシンセサイザを含む
実施例として分数−Ｎ補償装置をここに説明する。しかし、本発明は他の分数比
およびＶＣＯ周波数にも応用できることが明らかになるであろう。
実施例として分数−Ｎ補償装置をここに説明する。しかし、本発明は他の分数比
およびＶＣＯ周波数にも応用できることが明らかになるであろう。
【００３４】 図３は、従来の分数−Ｎ補償法に関連する諸問題なしに分数−Ｎ補償を達成す
る本発明の好適な実施例を示す。この回路の動作は次の通りである。水晶発振器
または外部入力周波数源賭することができる基準源（Ｒｅｆ Ｓｏｕｒｃｅ）３
０１からの基準信号が基準分割器３０３に供給される。また、基準分割された信
号が位相比較器３０５に供給される。位相比較器３０５は２つの追加の入力、す
なわち、ＶＣＯ分割されたおよびＶＣＯ（分割された＋１）を、遅延回路３１７
からも受ける。ＶＣＯ分割されたというのは分割された周波数を示し、ＶＣＯ
（分割された＋１）は分割されたＶＣＯ周波数プラス１ＶＣＯサイクルである。
あるいは、遅延はＶＣＯサイクルの整数倍とすることができる。遅延回路３１７
はそれの入力をＶＣＯ分割器３０９の出力とＶＣＯ３１３自体の出力から得る。
たとえば、Ｎを整数（たとえば、２８７）、Ｐを分数（たとえば、０．２）、Ｒ
を分数比（たとえば、０．５）として、ＶＣＯ分割器３０９がＮ＋Ｐ／Ｒで分割
するものとすると。この例の下では分割は２８７．４によって行われる。電荷ポ
ンプ３０７の全出力電荷を計算するためにそれの値を使用するデジタルカウンタ
であるアキュムレータ３１１が、ＶＣＯ分割器３０９から出力信号を受ける。ア
キュムレータ３１１は比較サイクルごとにＰだけ増加され、Ｒであふれる。あふ
れると、アキュムレータ３１１はＶＣＯ分割器３０９に現在の分割器値より１大
きい値で分割することを合図し、補償電流を決定するためにＦＲＤ値（アキュム
レータの現在の値）が用いられる。
る本発明の好適な実施例を示す。この回路の動作は次の通りである。水晶発振器
または外部入力周波数源賭することができる基準源（Ｒｅｆ Ｓｏｕｒｃｅ）３
０１からの基準信号が基準分割器３０３に供給される。また、基準分割された信
号が位相比較器３０５に供給される。位相比較器３０５は２つの追加の入力、す
なわち、ＶＣＯ分割されたおよびＶＣＯ（分割された＋１）を、遅延回路３１７
からも受ける。ＶＣＯ分割されたというのは分割された周波数を示し、ＶＣＯ
（分割された＋１）は分割されたＶＣＯ周波数プラス１ＶＣＯサイクルである。
あるいは、遅延はＶＣＯサイクルの整数倍とすることができる。遅延回路３１７
はそれの入力をＶＣＯ分割器３０９の出力とＶＣＯ３１３自体の出力から得る。
たとえば、Ｎを整数（たとえば、２８７）、Ｐを分数（たとえば、０．２）、Ｒ
を分数比（たとえば、０．５）として、ＶＣＯ分割器３０９がＮ＋Ｐ／Ｒで分割
するものとすると。この例の下では分割は２８７．４によって行われる。電荷ポ
ンプ３０７の全出力電荷を計算するためにそれの値を使用するデジタルカウンタ
であるアキュムレータ３１１が、ＶＣＯ分割器３０９から出力信号を受ける。ア
キュムレータ３１１は比較サイクルごとにＰだけ増加され、Ｒであふれる。あふ
れると、アキュムレータ３１１はＶＣＯ分割器３０９に現在の分割器値より１大
きい値で分割することを合図し、補償電流を決定するためにＦＲＤ値（アキュム
レータの現在の値）が用いられる。
【００３５】 本発明の特定の実施例に従って、遅延回路３１７は２つのＤ型フリップフロッ
プで構成される。遅延回路３１７は部分電荷の正確な補償を行う。したがって、
回路の正確なタイミングが必須である。あるいは、ＶＣＯ信号およびＶＣＯ＋１
信号を提供するために、同様な遅延回路を有する分割器回路を使用できる。ＶＣ
Ｏ信号およびＶＣＯ＋１信号を提供するＶＣＯ分割器は当業者に知られており、
たとえば、ヨーロッパ特許第０５１７３３５号に開示されている。
プで構成される。遅延回路３１７は部分電荷の正確な補償を行う。したがって、
回路の正確なタイミングが必須である。あるいは、ＶＣＯ信号およびＶＣＯ＋１
信号を提供するために、同様な遅延回路を有する分割器回路を使用できる。ＶＣ
Ｏ信号およびＶＣＯ＋１信号を提供するＶＣＯ分割器は当業者に知られており、
たとえば、ヨーロッパ特許第０５１７３３５号に開示されている。
【００３６】 位相誤差は位相比較器３０５から電荷ポンプ装置３０７に出力される。電荷ポ
ンプ装置３０７は、一実施例では、分数比に等しい数の個々の電荷ポンプを有す
る。それら個々の電荷ポンプは部分電荷を補償するために位相比較器３０５の補
償論理５０１を介して操作できる。他の実施例では、電荷ポンプ装置３０７は重
み付けられた電荷ポンプを含む。位相比較器３０５はアップ−コマンド信号（Ｕ
Ｐ）とダウン−コマンド信号（ＤＯ）を供給して電荷ポンプ装置３０７を駆動す
る。位相比較器３０５内の、電荷ポンプ装置３０７を駆動する、補償論理５０１
については図５を参照して後で説明する。この例での電荷ポンプ装置３０７は５
つの別々の同じ電荷ポンプを有する。この分数−Ｎ補償法の下では、電荷ポンプ
の数は分数比の倍数（好適な実施例では５）でなければならない。５が好適な理
由は、設計の複雑さのためである。数が多いとより複雑な装置が生じ、過度に大
きいアキュムレータが不正確な補償を一層行いがちである。あるいは、この電荷
ポンプ装置は、重み付けが分数比を基にするように重み付けられたいくつかの電
荷ポンプを有することができる。たとえば、同じように重み付けられた５つの電
荷ポンプの代わりに、重みが１、１および２である３つの電荷ポンプを使用でき
る。この重み付け構成を用いると、０と４の間の任意の分数アキュムレータ（Ｆ
ＲＤ）値を得ることができる。また、重み付けられたある電荷ポンプ装置の下で
はより大きい分数比を容易に取り扱うことができる。電荷ポンプ装置３０７（重
み付けられているまたは重み付けられていない）の主な利点は、別々の補償電荷
ポンプを必要としないことである。これによって、主ポンプからのそのような本
質的に異なる電流レベルを取り扱う別々の補償電荷ポンプを有することに関連す
る整合問題が解消される。
ンプ装置３０７は、一実施例では、分数比に等しい数の個々の電荷ポンプを有す
る。それら個々の電荷ポンプは部分電荷を補償するために位相比較器３０５の補
償論理５０１を介して操作できる。他の実施例では、電荷ポンプ装置３０７は重
み付けられた電荷ポンプを含む。位相比較器３０５はアップ−コマンド信号（Ｕ
Ｐ）とダウン−コマンド信号（ＤＯ）を供給して電荷ポンプ装置３０７を駆動す
る。位相比較器３０５内の、電荷ポンプ装置３０７を駆動する、補償論理５０１
については図５を参照して後で説明する。この例での電荷ポンプ装置３０７は５
つの別々の同じ電荷ポンプを有する。この分数−Ｎ補償法の下では、電荷ポンプ
の数は分数比の倍数（好適な実施例では５）でなければならない。５が好適な理
由は、設計の複雑さのためである。数が多いとより複雑な装置が生じ、過度に大
きいアキュムレータが不正確な補償を一層行いがちである。あるいは、この電荷
ポンプ装置は、重み付けが分数比を基にするように重み付けられたいくつかの電
荷ポンプを有することができる。たとえば、同じように重み付けられた５つの電
荷ポンプの代わりに、重みが１、１および２である３つの電荷ポンプを使用でき
る。この重み付け構成を用いると、０と４の間の任意の分数アキュムレータ（Ｆ
ＲＤ）値を得ることができる。また、重み付けられたある電荷ポンプ装置の下で
はより大きい分数比を容易に取り扱うことができる。電荷ポンプ装置３０７（重
み付けられているまたは重み付けられていない）の主な利点は、別々の補償電荷
ポンプを必要としないことである。これによって、主ポンプからのそのような本
質的に異なる電流レベルを取り扱う別々の補償電荷ポンプを有することに関連す
る整合問題が解消される。
【００３７】 図３に全体的に示されているように、個々の電荷ポンプのおのおのは任意の所
与の時刻にＵＰ信号またはＤＯ信号を受ける。位相比較器３０５がＵＰ信号とＤ
Ｏ信号を適切なタイミングで発生できるように、分数アキュムレータ（ＦＲＤ）
値が位相比較器に供給される。ＵＰ信号とＤＯ信号を基にして、分割されたＶＣ
Ｏに対応する時刻に電荷ポンプのいくつかがオンにされ、残りが＋１で分割され
たたＶＣＯに対応する時刻にオンにされる。その時刻は１ＶＣＯサイクル後であ
る。たとえば、３つの電荷ポンプを最初にオンにでき、それの１ｎｓ後（ＶＣＯ
周波数が１ＧＨｚと仮定して）に、残りの２つの電荷ポンプがトリガされるであ
ろう。
与の時刻にＵＰ信号またはＤＯ信号を受ける。位相比較器３０５がＵＰ信号とＤ
Ｏ信号を適切なタイミングで発生できるように、分数アキュムレータ（ＦＲＤ）
値が位相比較器に供給される。ＵＰ信号とＤＯ信号を基にして、分割されたＶＣ
Ｏに対応する時刻に電荷ポンプのいくつかがオンにされ、残りが＋１で分割され
たたＶＣＯに対応する時刻にオンにされる。その時刻は１ＶＣＯサイクル後であ
る。たとえば、３つの電荷ポンプを最初にオンにでき、それの１ｎｓ後（ＶＣＯ
周波数が１ＧＨｚと仮定して）に、残りの２つの電荷ポンプがトリガされるであ
ろう。
【００３８】 図４は図３の電荷ポンプ装置３０７における１つの電荷ポンプ４０１を示す。
ＵＰ信号がＰｐｕｍｐ４０１ａを起動し、ＤＯ信号がＮｐｕｍｐ４０１ｂを起動
する。Ｐｐｕｍｐ４０１ａの１つの実現が複数のＰＮＰバイポーラ・トランジス
タを使用する。Ｎｐｕｍｐ４０１ｂを複数のＰＮＰトランジスタで同様に構成で
きる。それらのトランジスタのコレクタ電流が、ＮＰＮバイポーラ・トランジス
タによって構成されている電流ミラーの入力端子に結合されている。とくに、Ｐ
ｐｕｍｐ４０１ａおよびＮｐｕｍｐ４０１ｂ内のＰＮＰトランジスタは同一の構
造のものである。これは整合目的には望ましい。それらのポンプの上記実現がＤ
ｕｆｏｕｒに付与された米国特許第５，４６５，０６１号に記載されている。そ
の米国特許の全体は参照することによりここに組み込まれる。トランジスタは同
一の構造のものであって、整合された対を構成することにより、Ｐｐｕｍｐ４０
１ａとＮｐｕｍｐ４０１ｂの対称的な動作を確実に行わせる。Ｄｕｆｏｕｒに付
与された米国特許第５，４６５，０６１号に開示されている電荷ポンプ回路は迅
速なプログラミング性能を有する。とくに、この回路は種々の時刻にオンにでき
る多数のポンプを有する。
ＵＰ信号がＰｐｕｍｐ４０１ａを起動し、ＤＯ信号がＮｐｕｍｐ４０１ｂを起動
する。Ｐｐｕｍｐ４０１ａの１つの実現が複数のＰＮＰバイポーラ・トランジス
タを使用する。Ｎｐｕｍｐ４０１ｂを複数のＰＮＰトランジスタで同様に構成で
きる。それらのトランジスタのコレクタ電流が、ＮＰＮバイポーラ・トランジス
タによって構成されている電流ミラーの入力端子に結合されている。とくに、Ｐ
ｐｕｍｐ４０１ａおよびＮｐｕｍｐ４０１ｂ内のＰＮＰトランジスタは同一の構
造のものである。これは整合目的には望ましい。それらのポンプの上記実現がＤ
ｕｆｏｕｒに付与された米国特許第５，４６５，０６１号に記載されている。そ
の米国特許の全体は参照することによりここに組み込まれる。トランジスタは同
一の構造のものであって、整合された対を構成することにより、Ｐｐｕｍｐ４０
１ａとＮｐｕｍｐ４０１ｂの対称的な動作を確実に行わせる。Ｄｕｆｏｕｒに付
与された米国特許第５，４６５，０６１号に開示されている電荷ポンプ回路は迅
速なプログラミング性能を有する。とくに、この回路は種々の時刻にオンにでき
る多数のポンプを有する。
【００３９】 図５（ａ）は、等しく重み付けされた５つの電荷ポンプＣＰ１〜ＣＰ５の装置
３０７に関連して保証論理５０１の一実施例を示す。図５（ａ）に示されている
装置は、個々の電荷ポンプＣＰ１〜ＣＰ５のいくつかのＮｐｕｍｐ４０１ｂの、
残りの電荷ポンプのＮｐｕｍｐのターンオンとは異なる時刻におけるターンオン
の機構を提供するものである。このようにして、分割された基準信号より前のあ
る時刻に小さい電荷ポンプＣＰ１〜ＣＰ５のいくつかのＮｐｕｍｐのみをオンに
することによって、典型的な補償ポンプが早く動作することが抑制される。分割
器信号が早くなるほど最初のＶＣＯ周期の出力電流が小さくなる。ある時間にわ
たって、電化の総量がポンプが正確な時刻にオンにされたとした時の電荷量に等
しいように、Ｎｐｕｍｐの残りは後で（分割された基準信号に対して）オンにさ
れる。いいかえると、電荷ポンプ４０１の装置の部分的なオンにより発生される
振幅は、電荷量が正しくオフセットされるように、遅延に比例しなければならな
い。
３０７に関連して保証論理５０１の一実施例を示す。図５（ａ）に示されている
装置は、個々の電荷ポンプＣＰ１〜ＣＰ５のいくつかのＮｐｕｍｐ４０１ｂの、
残りの電荷ポンプのＮｐｕｍｐのターンオンとは異なる時刻におけるターンオン
の機構を提供するものである。このようにして、分割された基準信号より前のあ
る時刻に小さい電荷ポンプＣＰ１〜ＣＰ５のいくつかのＮｐｕｍｐのみをオンに
することによって、典型的な補償ポンプが早く動作することが抑制される。分割
器信号が早くなるほど最初のＶＣＯ周期の出力電流が小さくなる。ある時間にわ
たって、電化の総量がポンプが正確な時刻にオンにされたとした時の電荷量に等
しいように、Ｎｐｕｍｐの残りは後で（分割された基準信号に対して）オンにさ
れる。いいかえると、電荷ポンプ４０１の装置の部分的なオンにより発生される
振幅は、電荷量が正しくオフセットされるように、遅延に比例しなければならな
い。
【００４０】 図５（ａ）は、本発明の好適な実施例に従って実現された本質的に２段位相比
較器５０１を示す。また、図５（ａ）は、電荷ポンプＣＰ１〜ＣＰ５の各Ｎｐｕ
ｍｐ４０１（ｂ）が、それぞれのＯＲゲート（５１３．１〜５１３．５）に供給
される出力を生ずるそれぞれのＡＮＤゲート（５１１．１〜５１１．５）を含む
ように改変されていることを示す。各ＯＲゲート５１３．１〜５１３．５の出力
はＤＯ信号を各電荷ポンプのそれぞれのＮｐｕｍｐ４０１（ｂ）に供給する。フ
リップフロップ５０３、５０５、５０７へのＤ入力は論理的に高い。フリップフ
ロップ５０３はそれのクロック情報を基準分割器３０３（すなわち、水晶（ＸＴ
ＡＬ）分割器）から受け、それのＱ出力がＵＰ信号である。その信号はその後で
ＡＮＤゲート５０９に入力される。ＡＮＤゲート５０９への他の入力はフリップ
フロップ５０５のＱ出力により供給される。フリップフロップ５０５はそれのク
ロックをＶＣＯ分割器から受ける。ＡＮＤゲート５０９の出力は全てのフリップ
フロップ５０３、５０５、５０７をリセットする。更に、フリップフロップ５０
５のＱ出力はＡＮＤゲート５１１．１〜５１１．５への入力となる。各ＡＮＤゲ
ートは、それの他の入力端子にアキュムレータ３１１（図３）から分数アキュム
レータ（ＦＲＤ）内容情報ＦＲＤ［０］、ＦＲＤ［１］、ＦＲＤ「２」、ＦＲＤ
［３］、ＦＲＤ［４］、ＦＲＤ［５］も受ける。それらの内容情報については更
に説明する。そうすると、ＦＲＤ内容情報は個々の電荷ポンプの各１つに供給さ
れる。各ＡＮＤゲート５１１の出力はＯＲゲート５１３．１〜５１３．５のそれ
ぞれ各１つに供給される。フリップフロップ５０７はフリップフロップ５０５の
クロックの１ＶＣＯサイクル・オフ（すなわち、ＶＣＯ分割された＋１）からク
ロックされる。各ＯＲゲート５１３．１〜５１３．５はそれぞれのＡＮＤゲート
５１１の出力に加えてフリップフロップ５０６のＱ出力も受ける。その後でＯＲ
ゲート５１３はＤＯ（すなわち、ダウン）信号をそれぞれの各Ｎｐｕｍｐに出力
する。したがって、各フリップフロップ５０３、５０５、５０７は個々のポンプ
駆動信号の発生に寄与する。
較器５０１を示す。また、図５（ａ）は、電荷ポンプＣＰ１〜ＣＰ５の各Ｎｐｕ
ｍｐ４０１（ｂ）が、それぞれのＯＲゲート（５１３．１〜５１３．５）に供給
される出力を生ずるそれぞれのＡＮＤゲート（５１１．１〜５１１．５）を含む
ように改変されていることを示す。各ＯＲゲート５１３．１〜５１３．５の出力
はＤＯ信号を各電荷ポンプのそれぞれのＮｐｕｍｐ４０１（ｂ）に供給する。フ
リップフロップ５０３、５０５、５０７へのＤ入力は論理的に高い。フリップフ
ロップ５０３はそれのクロック情報を基準分割器３０３（すなわち、水晶（ＸＴ
ＡＬ）分割器）から受け、それのＱ出力がＵＰ信号である。その信号はその後で
ＡＮＤゲート５０９に入力される。ＡＮＤゲート５０９への他の入力はフリップ
フロップ５０５のＱ出力により供給される。フリップフロップ５０５はそれのク
ロックをＶＣＯ分割器から受ける。ＡＮＤゲート５０９の出力は全てのフリップ
フロップ５０３、５０５、５０７をリセットする。更に、フリップフロップ５０
５のＱ出力はＡＮＤゲート５１１．１〜５１１．５への入力となる。各ＡＮＤゲ
ートは、それの他の入力端子にアキュムレータ３１１（図３）から分数アキュム
レータ（ＦＲＤ）内容情報ＦＲＤ［０］、ＦＲＤ［１］、ＦＲＤ「２」、ＦＲＤ
［３］、ＦＲＤ［４］、ＦＲＤ［５］も受ける。それらの内容情報については更
に説明する。そうすると、ＦＲＤ内容情報は個々の電荷ポンプの各１つに供給さ
れる。各ＡＮＤゲート５１１の出力はＯＲゲート５１３．１〜５１３．５のそれ
ぞれ各１つに供給される。フリップフロップ５０７はフリップフロップ５０５の
クロックの１ＶＣＯサイクル・オフ（すなわち、ＶＣＯ分割された＋１）からク
ロックされる。各ＯＲゲート５１３．１〜５１３．５はそれぞれのＡＮＤゲート
５１１の出力に加えてフリップフロップ５０６のＱ出力も受ける。その後でＯＲ
ゲート５１３はＤＯ（すなわち、ダウン）信号をそれぞれの各Ｎｐｕｍｐに出力
する。したがって、各フリップフロップ５０３、５０５、５０７は個々のポンプ
駆動信号の発生に寄与する。
【００４１】 アキュムレータ３１１のＦＲＤ内容情報は、電荷ポンプ装置３０７の個々のＮ
ｐｕｍｐの相互間のターンオン・タイミングを制御する。図２のアキュムレータ
・カウンタ２０７の内容は、回路がロックされている時の時間にわたるアキュム
レータ３１１（図３）の値を表す。図５（ａ）の実施例における電荷ポンプ装置
３０７は重み付けられていないので、アキュムレータ３１１の出力は、次のよう
にアキュムレータ値０〜５を表すために温度計で５ビットに符号化される。
ｐｕｍｐの相互間のターンオン・タイミングを制御する。図２のアキュムレータ
・カウンタ２０７の内容は、回路がロックされている時の時間にわたるアキュム
レータ３１１（図３）の値を表す。図５（ａ）の実施例における電荷ポンプ装置
３０７は重み付けられていないので、アキュムレータ３１１の出力は、次のよう
にアキュムレータ値０〜５を表すために温度計で５ビットに符号化される。
【００４２】
【表１】 値５に対する温度計値は実際には用いられないが、装置の対称性を維持するた
めに含まれる。５ビットコードは、最上位のビット（ＭＳＢ）が電荷ポンプＣＰ
１に加えられ、最下位のビットが電荷ポンプＣＰ５に加えられるようにして、各
電荷ポンプのＦＲＤ入力端子に加えられる。たとえば、図５（ａ）および上のＦ
ＲＤチャートを参照して、ＦＲＤ値が「３」であると、以後のビット、ＦＲＤ
［０］＝０、ＦＲＤ［１］＝０、ＦＲＤ［２］＝１、ＦＲＤ［３］＝２、ＦＲＤ
［４］＝３、が電荷ポンプＣＰ１〜ＣＰ５のＦＲＤ入力端子に加えられる。
めに含まれる。５ビットコードは、最上位のビット（ＭＳＢ）が電荷ポンプＣＰ
１に加えられ、最下位のビットが電荷ポンプＣＰ５に加えられるようにして、各
電荷ポンプのＦＲＤ入力端子に加えられる。たとえば、図５（ａ）および上のＦ
ＲＤチャートを参照して、ＦＲＤ値が「３」であると、以後のビット、ＦＲＤ
［０］＝０、ＦＲＤ［１］＝０、ＦＲＤ［２］＝１、ＦＲＤ［３］＝２、ＦＲＤ
［４］＝３、が電荷ポンプＣＰ１〜ＣＰ５のＦＲＤ入力端子に加えられる。
【００４３】 回路５０１と電荷ポンプＣＰ１〜ＣＰ５との論理は次のように動作する。まず
、全ての電荷ポンプのＰｐｕｍｐ４０１（ａ）が同期して動作する。それらはフ
リップフロップ５０３のＱ出力により制御されて全て一緒にオンおよびオフにさ
れる。分割された信号ＸＴＡＬが高くなる結果としてフリップフロップ５０３の
Ｑ出力が高くなると、全てのＰｐｕｍｐ４０１がオンになる。分割された信号Ｘ
ＴＡＬが低くなると、全てのＰｐｕｍｐ４０１がオフになる。以前に述べたよう
に、５（ａ）の回路の目的はＮｐｕｍｐ４０１（ｂ）のいくつかをＮｐｕｍｐの
他のものより早くオンにすることである。Ｎｐｕｍｐは分割された信号ＶＣＯと
、分割された＋１信号ＶＣＯと、ＦＲＤ値とにより制御される。各電荷ポンプＣ
Ｐ１〜ＣＰ５内のそれぞれのＡＮＤゲートおよびＯＲゲートから明らかなように
、（ｉ）分割された＋１信号ＶＣＯが高くなる、（ｉｉ）分割された信号ＶＣＯ
が高くかつそれぞれのＦＲＤビットが高い、のいずれかまたは両方の時にＮｐｕ
ｍｐはオンになる。上記のいずれも真でない時にＮｐｕｍｐはオフになる。
、全ての電荷ポンプのＰｐｕｍｐ４０１（ａ）が同期して動作する。それらはフ
リップフロップ５０３のＱ出力により制御されて全て一緒にオンおよびオフにさ
れる。分割された信号ＸＴＡＬが高くなる結果としてフリップフロップ５０３の
Ｑ出力が高くなると、全てのＰｐｕｍｐ４０１がオンになる。分割された信号Ｘ
ＴＡＬが低くなると、全てのＰｐｕｍｐ４０１がオフになる。以前に述べたよう
に、５（ａ）の回路の目的はＮｐｕｍｐ４０１（ｂ）のいくつかをＮｐｕｍｐの
他のものより早くオンにすることである。Ｎｐｕｍｐは分割された信号ＶＣＯと
、分割された＋１信号ＶＣＯと、ＦＲＤ値とにより制御される。各電荷ポンプＣ
Ｐ１〜ＣＰ５内のそれぞれのＡＮＤゲートおよびＯＲゲートから明らかなように
、（ｉ）分割された＋１信号ＶＣＯが高くなる、（ｉｉ）分割された信号ＶＣＯ
が高くかつそれぞれのＦＲＤビットが高い、のいずれかまたは両方の時にＮｐｕ
ｍｐはオンになる。上記のいずれも真でない時にＮｐｕｍｐはオフになる。
【００４４】 図５（ｂ）は任意の１つの電荷ポンプがどのように動作するかを示す。チャー
ト５０１は分割された信号ＶＣＯと、分割された＋１信号ＶＣＯと、分割された
信号ＸＴＡＬの例を、ＦＲＤ値「４」、「２」および「０」のそれぞれに対応す
る３つの異なる例（左、中および右の行）に対して示す。各場合に、分割された
信号ＸＴＡＬが高くなった時にＰｐｕｍｐがオンになる（信号ＵＰが高くなる）
ことに注目されたい。図５（ｂ）は電荷ポンプＣＰ１に対する、および電荷ポン
プＣＰ２〜ＣＰ５に対するＦＲＤ値「４」（左行）についてのＤＯ信号も示す。
電荷ポンプＣＰ２〜ＣＰ５へのＦＲＤビット入力は論理的に高いので、それらの
電荷ポンプに対するＤＯ信号は早くオンになる、すなわち、ＶＣＯ分割された信
号が高くなると直ちにオンになる。逆に、ポンプＣＰ１に対するＤＯ信号は遅れ
てオン二なる、すなわち、ＶＣＯ分割された＋１信号が高くなるまではオンにな
らない。ＦＲＤ値が「２」であると（中の行）、論理的に低い（「０」）信号が
ＡＮＤゲート５１１．１、５１１．２および５１１．３に加えられ、かつ論理的
に高い（「１」）信号が各ＡＮＤゲート５１１．４と５１１．５に加えられる。
ＦＲＤビットはポンプＣＰ４とＣＰ５に対しては論理的に高いので、信号ＶＣＯ
分割されたが高くなるとＤＯ信号がＡＮＤゲート５１１のために高くなる。ＦＲ
ＤビットはポンプＣＰ１〜ＣＰ３に対しては論理的に低いので、信号ＶＣＯ分割
されたが高くなるとＤＯ信号は高くならない。むしろ、信号ＶＣＯ分割された＋
１が高くなるまでＤＯ信号は高くならない。同様に、ＦＲＤが値「０」を有する
と、各電荷ポンプへのＦＲＤビット入力は論理的に低い。したがって、信号ＶＣ
Ｏ分割された＋１が高くなるまでＮｐｕｍｐ４０１（ｂ）のいずれもオンになら
ない。それはＵＰ信号に同期している。
ト５０１は分割された信号ＶＣＯと、分割された＋１信号ＶＣＯと、分割された
信号ＸＴＡＬの例を、ＦＲＤ値「４」、「２」および「０」のそれぞれに対応す
る３つの異なる例（左、中および右の行）に対して示す。各場合に、分割された
信号ＸＴＡＬが高くなった時にＰｐｕｍｐがオンになる（信号ＵＰが高くなる）
ことに注目されたい。図５（ｂ）は電荷ポンプＣＰ１に対する、および電荷ポン
プＣＰ２〜ＣＰ５に対するＦＲＤ値「４」（左行）についてのＤＯ信号も示す。
電荷ポンプＣＰ２〜ＣＰ５へのＦＲＤビット入力は論理的に高いので、それらの
電荷ポンプに対するＤＯ信号は早くオンになる、すなわち、ＶＣＯ分割された信
号が高くなると直ちにオンになる。逆に、ポンプＣＰ１に対するＤＯ信号は遅れ
てオン二なる、すなわち、ＶＣＯ分割された＋１信号が高くなるまではオンにな
らない。ＦＲＤ値が「２」であると（中の行）、論理的に低い（「０」）信号が
ＡＮＤゲート５１１．１、５１１．２および５１１．３に加えられ、かつ論理的
に高い（「１」）信号が各ＡＮＤゲート５１１．４と５１１．５に加えられる。
ＦＲＤビットはポンプＣＰ４とＣＰ５に対しては論理的に高いので、信号ＶＣＯ
分割されたが高くなるとＤＯ信号がＡＮＤゲート５１１のために高くなる。ＦＲ
ＤビットはポンプＣＰ１〜ＣＰ３に対しては論理的に低いので、信号ＶＣＯ分割
されたが高くなるとＤＯ信号は高くならない。むしろ、信号ＶＣＯ分割された＋
１が高くなるまでＤＯ信号は高くならない。同様に、ＦＲＤが値「０」を有する
と、各電荷ポンプへのＦＲＤビット入力は論理的に低い。したがって、信号ＶＣ
Ｏ分割された＋１が高くなるまでＮｐｕｍｐ４０１（ｂ）のいずれもオンになら
ない。それはＵＰ信号に同期している。
【００４５】 ＶＣＯ周期の端部（垂直破線で限られている）ではＵＰ信号とＤＯ信号はオフ
になるものとして示されていないことに注目されたい。むしろＵＰ信号とＤＯ信
号は、ＡＮＤゲート５０９における遅延のためにＶＣＯ分割された＋１信号の発
生後のある時刻にオフになる。また、図５（ａ）の論理は、ＶＣＯ分割された＋
１立上がり縁部の後で来るリセット信号を基にしてフリップフロップ５０７のリ
セットを確実に行う。
になるものとして示されていないことに注目されたい。むしろＵＰ信号とＤＯ信
号は、ＡＮＤゲート５０９における遅延のためにＶＣＯ分割された＋１信号の発
生後のある時刻にオフになる。また、図５（ａ）の論理は、ＶＣＯ分割された＋
１立上がり縁部の後で来るリセット信号を基にしてフリップフロップ５０７のリ
セットを確実に行う。
【００４６】 回路５０１の論理のいくつかが電荷ポンプ内に存在するものとして示されてい
るが、この論理は電荷ポンプの外側に配置できることにも注目されたい。
るが、この論理は電荷ポンプの外側に配置できることにも注目されたい。
【００４７】 図６は図５（ａ）に含まれている論理の原理を示し、位相比較器３０５によっ
て制御されて、電荷ポンプ装置３０７全体としての出力を表す。分数分割のため
に、Ｎｐｕｍｐ４０１ｂ（上側の波形６０１）はＰｐｕｍｐ４０１ａ（下側の波
形６０３）に対して既知の値ＦＲＤ×ＶＣＯ周期／Ｆｒａｃ ｒａｔｉｏだけ早
くオンにされる。たとえば、ＶＣＯ周波数が１ＧＨｚであると、ＶＣＯ周期（す
なわち、ＶＣＯサイクル）は１ｎｓである。分数比が５で分数アキュムレータ値
が２（図５（ｂ）、行２に対応する）である例では、Ｎｐｕｍｐに対する電荷の
総量はしたがってＶＣＯ周期×（５−ＦＲＤ）×Ｉｐｕｍｐに等しい。Ｐｐｕｍ
ｐに対する総電荷はＮｐｕｍｐに対するそれに等しい。部分ターンオン中のＩｐ
ｕｍｐお振幅は、正しい時刻にターンオンされている電荷を生ずるようなものに
おける遅延に正比例する。したがって、早い分割器信号によって最初のＶＣＯ周
期に対してはより小さい出力電流となる。
て制御されて、電荷ポンプ装置３０７全体としての出力を表す。分数分割のため
に、Ｎｐｕｍｐ４０１ｂ（上側の波形６０１）はＰｐｕｍｐ４０１ａ（下側の波
形６０３）に対して既知の値ＦＲＤ×ＶＣＯ周期／Ｆｒａｃ ｒａｔｉｏだけ早
くオンにされる。たとえば、ＶＣＯ周波数が１ＧＨｚであると、ＶＣＯ周期（す
なわち、ＶＣＯサイクル）は１ｎｓである。分数比が５で分数アキュムレータ値
が２（図５（ｂ）、行２に対応する）である例では、Ｎｐｕｍｐに対する電荷の
総量はしたがってＶＣＯ周期×（５−ＦＲＤ）×Ｉｐｕｍｐに等しい。Ｐｐｕｍ
ｐに対する総電荷はＮｐｕｍｐに対するそれに等しい。部分ターンオン中のＩｐ
ｕｍｐお振幅は、正しい時刻にターンオンされている電荷を生ずるようなものに
おける遅延に正比例する。したがって、早い分割器信号によって最初のＶＣＯ周
期に対してはより小さい出力電流となる。
【００４８】 グラフは正しい尺度で描かれていないことに注目すべきである。実際には、グ
ラフ６０１と６０３の斜線を施されている領域は、適正な補償が起きた時は、等
しい。この方法を用いると、ＶＣＯ周波数、基準周波数（すなわち、ＸＴＡＬ周
波数）、および電荷ポンプの設定とは無関係に、補償は非常に正確である。
ラフ６０１と６０３の斜線を施されている領域は、適正な補償が起きた時は、等
しい。この方法を用いると、ＶＣＯ周波数、基準周波数（すなわち、ＸＴＡＬ周
波数）、および電荷ポンプの設定とは無関係に、補償は非常に正確である。
【００４９】 したがって、本発明は、従来の分数−Ｎ補償法での特定の諸問題を軽減するや
り方で分数−Ｎ補償を行うものである。個々にオンおよびオフできる小さい個々
の電荷ポンプの装置を用いることによって、そのような電荷ポンプ装置を分割さ
れた基準信号の発生より早い時刻に部分的にオンにできる。その後で、装置内の
残りの個々の電荷ポンプは、分割された基準信号の後の、遅れた時刻にオンにさ
れる。この補償法は整合に関連する事柄を解消し、分数−Ｎシンセサイザの職利
点を保持するものである。
り方で分数−Ｎ補償を行うものである。個々にオンおよびオフできる小さい個々
の電荷ポンプの装置を用いることによって、そのような電荷ポンプ装置を分割さ
れた基準信号の発生より早い時刻に部分的にオンにできる。その後で、装置内の
残りの個々の電荷ポンプは、分割された基準信号の後の、遅れた時刻にオンにさ
れる。この補償法は整合に関連する事柄を解消し、分数−Ｎシンセサイザの職利
点を保持するものである。
【００５０】 以上、本発明を、最も実際的かつ好適な実施例であると現在考えられている、
おもに関連して説明してきたが、本発明は開示した実施例に限定されるものでは
なく、それとは逆に、添付されている特許請求の範囲の要旨および範囲内に含ま
れる種々の変更および均等な構成を包含することを意図するものである。
おもに関連して説明してきたが、本発明は開示した実施例に限定されるものでは
なく、それとは逆に、添付されている特許請求の範囲の要旨および範囲内に含ま
れる種々の変更および均等な構成を包含することを意図するものである。
【図１】 分数−Ｎ補償を実行するための従来の構成のブロック図である。
【図２】 図１の分数−Ｎ補償法に関連する典型的な波形を示す線図である。
【図３】 本発明の実施例に従って構成された分数−Ｎ保証装置のブロック図である。
【図４】 本発明の実施例に従う電荷ポンプ装置内の電荷ポンプの線図である。
【図５ａ】 本発明の実施例に従う位相比較器回路を示す線図である。
【図５ｂ】 図５ａの回路に関連する波形を示す線図である。
【図６】 本発明の分数−Ｎ補償法の原理を示す。
３０３ 基準周波数分割器 ３０５ 位相比較器 ３０７ 電荷ポンプ装置 ３０９ ＶＣＯ分割器 ３１１ アキュムレータ ３１３ 電圧制御発振器（ＶＣＯ） ３１７ 遅延回路 ４０１ａ、４０１ｂ 電流源 ５０１ 補償論理
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 AA04 CC01 CC26 CC52 CC53 CC58 DD34 GG09 GG15 HH03 JJ08 KK02 KK24 LL02 PP01 QQ02 QQ06 RR06 RR07 RR13 RR18 SS01
Claims (16)
- 【請求項１】 部分比に対応する値を蓄積するためのアキュムレータ（３１１）と、 電圧制御発振器（ＶＣＯ）パルス列を受けて分割し、分割されたＶＣＯパルス
列を発生するＶＣＯ分割器（３０９）と、 分割された基準パルス列および分割されたＶＣＯパルス列を受け、分割された
基準パルス列と分割されたＶＣＯパルス列との間のタイミング差に比例する幅を
持つ位相誤差パルスを出力する位相比較器（３０５）と、 複数の電荷ポンプを有する電荷ポンプ装置（３０７）と、 を備え、 Ｎを整数として、分割されたＶＣＯパルス列はアキュムレータ（３１１）の出
力に応答してＮおよびＮ＋１によりそれぞれ分割され、アキュムレータ（３１１
）は制御信号をＶＣＯ分割器（３０９）に供給して、ＶＣＯ分割器（３０９）が
Ｎで分割するならば分割をＮからＮ＋１へ変更し、ＶＣＯ分割器（３０９）がＮ
＋１で分割するならば分割をＮ＋１からＮへ変更する、ことをＶＣＯ分割器（３
０９）に指令する、部分分割電荷補償手段を有する周波数シンセサイザにおいて
、 位相比較器（３０５）は電荷ポンプ装置（３０７）を選択的に駆動するための
補償論理を含み、補償論理は電荷ポンプの第１の部分を早くターンオンし、かつ
電荷ポンプの第２の部分を遅くターンオンして、電荷ポンプ装置（３０７）を駆
動して位相誤差パルスに比例する補償された電流を出力する部分−Ｎ周波数シン
セサイザ。 - 【請求項２】 請求項１記載の部分−Ｎ周波数シンセサイザであって、複数の電荷ポンプのお
のおのは同一であり、複数は多数の部分比である部分−Ｎ周波数シンセサイザ。 - 【請求項３】 請求項１記載の部分−Ｎ周波数シンセサイザであって、複数の電荷ポンプは部
分比を基にして重み付けられる部分−Ｎ周波数シンセサイザ。 - 【請求項４】 請求項１記載の部分−Ｎ周波数シンセサイザであって、補償論理（５０１）は
、 電荷ポンプ装置（３０７）の第１の部分を駆動するためのアップ−コマンド信
号出力と、 電荷ポンプ装置（３０７）の第２の部分を駆動するためのダウン−コマンド信
号出力と、 を更に備え、 アップ−コマンド信号出力とダウン−コマンド信号出力は分割された基準パル
ス列と、分割されたＶＣＯパルス列と、遅延させられたＶＣＯパルス列との関数
として発生される部分−Ｎ周波数シンセサイザ。 - 【請求項５】 請求項１記載の部分−Ｎ周波数シンセサイザであって、ＶＣＯパルス列と分割
されたＶＣＯパルス列を受けて、分割されたＶＣＯパルス列と遅延させられかつ
分割されたＶＣＯパルス列を位相補償器（３０５）に供給し、遅延させられかつ
分割されたＶＣＯパルス列は分割されたＶＣＯパルス列から離れているＶＣＯサ
イクルの整数倍である部分−Ｎ周波数シンセサイザ。 - 【請求項６】 請求項１記載の部分−Ｎ周波数シンセサイザであって、部分比は５であり、ア
キュムレータ（３１１）は蓄積されている値を２だけ増加する部分−Ｎ周波数シ
ンセサイザ。 - 【請求項７】 請求項１記載の部分−Ｎ周波数シンセサイザであって、分割された基準パルス
列水晶発振器からとりだされる部分−Ｎ周波数シンセサイザ。 - 【請求項８】 請求項１記載の部分−Ｎ周波数シンセサイザであって、各電荷ポンプは、 位相比較器（３０５）から発生されたアップ−コマンド信号に応答して主電流
を出力する第１の電流源（４０１ａ）と、 位相比較器（３０５）から発生されたダウン−コマンド信号に応答してオフセ
ット電流を出力する第２の電流源（４０１ｂ）と、 を備える部分−Ｎ周波数シンセサイザ。 - 【請求項９】 請求項１記載の部分−Ｎ周波数シンセサイザであって、 基準源信号に応答して分割された基準パルス列を出力する基準周波数分割器（
３０３）と、 ＶＣＯパルス列を出力する電圧制御発振器（ＶＣＯ）（３１３）と、 補償された電流を濾波し、関連する制御電圧を出力するループ・フィルタ（３
１５）と、 を更に備え、制御電圧は電圧制御発振器を制御する部分−Ｎ周波数シンセサイザ
。 - 【請求項１０】 部分比に対応する値を蓄積するために構成されたアキュムレータ（３１１）と
、 分割されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号を供給するために
構成された遅延回路（３１７）と、 補償された電流を供給するために構成された電荷ポンプ装置（３０７）と、 分割されたＶＣＯ装置に応答して電荷ポンプ装置（３０７）の一部を駆動する
ため、および遅延されかつ分割されたＶＣＯ信号に応答して電荷ポンプ装置（３
０７）の残りの部分を駆動するために構成された位相補償器（３０５）と、 を備え、分割されたＶＣＯ信号と遅延されかつ分割されたＶＣＯ信号との間のタ
イミング差はＶＣＯサイクルの整数倍である、部分−Ｎ周波数周波数シンセサイ
ザ回路。 - 【請求項１１】 請求項１０記載の部分−Ｎ周波数シンセサイザであって、電荷ポンプ装置（３
０７）は複数の同一の電荷ポンプを備え、その複数は部分比の倍数である部分−
Ｎ周波数シンセサイザ。 - 【請求項１２】 請求項１０記載の部分−Ｎ周波数シンセサイザであって、電荷ポンプ装置（３
０７）は複数の電荷ポンプを備え、複数の電荷ポンプは部分比を基にして重み付
けられる部分−Ｎ周波数シンセサイザ。 - 【請求項１３】 請求項１０記載の部分−Ｎ周波数シンセサイザであって、補償論理（５０１）
を更に備え、この補償論理は、 電荷ポンプ装置（３０７）の部分を駆動するためのアップ−コマンド信号出力
と、 電荷ポンプ装置（３０７）の残りの部分を駆動するためのダウン−コマンド信
号出力と、 を含み、 アップ−コマンド信号出力とダウン−コマンド信号出力は分割された基準パル
ス列と、分割されたＶＣＯパルス列と、遅延されかつ分割されたＶＣＯ信号との
関数として発生される部分−Ｎ周波数シンセサイザ。 - 【請求項１４】 請求項１１記載の部分−Ｎ周波数シンセサイザであって、各電荷ポンプは、 第１の電流源（４０１ａ）から発生されたアップ−コマンド信号に応答して主
電流を出力する第１の電流源と、 位相比較器（３０５）から発生されたダウン−コマンド信号に応答してオフセ
ット電流を出力する第２の電流源（４０１ｂ）と、 を備える部分−Ｎ周波数シンセサイザ。 - 【請求項１５】 請求項１０記載の部分−Ｎ周波数シンセサイザであって、部分比は５であり、
アキュムレータ（３１１）は蓄積されている値を２だけ増加する部分−Ｎ周波数
シンセサイザ。 - 【請求項１６】 請求項１０記載の部分−Ｎ周波数シンセサイザであって、Ｎを整数として、分
割されたＶＣＯ信号はアキュムレータ（３１１）の出力に応答してそれぞれＮお
よびＮ＋１によって分割される部分−Ｎ周波数シンセサイザ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/221,948 | 1998-12-28 | ||
| US09/221,948 US6130561A (en) | 1998-12-28 | 1998-12-28 | Method and apparatus for performing fractional division charge compensation in a frequency synthesizer |
| PCT/EP1999/010224 WO2000039931A1 (en) | 1998-12-28 | 1999-12-15 | Frequency synthesizer with fractional division charge compensation means |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010115707A Division JP2010226751A (ja) | 1998-12-28 | 2010-05-19 | 分数分割電荷補償手段を有する周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002534832A true JP2002534832A (ja) | 2002-10-15 |
| JP4674306B2 JP4674306B2 (ja) | 2011-04-20 |
Family
ID=22830106
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000591730A Expired - Fee Related JP4674306B2 (ja) | 1998-12-28 | 1999-12-15 | 分数分割電荷補償手段を有する周波数シンセサイザ |
| JP2010115707A Withdrawn JP2010226751A (ja) | 1998-12-28 | 2010-05-19 | 分数分割電荷補償手段を有する周波数シンセサイザ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010115707A Withdrawn JP2010226751A (ja) | 1998-12-28 | 2010-05-19 | 分数分割電荷補償手段を有する周波数シンセサイザ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6130561A (ja) |
| EP (1) | EP1057266A1 (ja) |
| JP (2) | JP4674306B2 (ja) |
| WO (1) | WO2000039931A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9019016B2 (en) | 2011-05-18 | 2015-04-28 | Asahi Kasei Microdevices Corporation | Accumulator-type fractional N-PLL synthesizer and control method thereof |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11225072A (ja) * | 1998-02-05 | 1999-08-17 | Fujitsu Ltd | スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ |
| US6308049B1 (en) * | 1998-12-21 | 2001-10-23 | Texas Instruments Incorporated | Fractional-spurs suppression scheme in frequency tracking multi-band fractional-N phase lock loop |
| FR2807587B1 (fr) * | 2000-04-11 | 2002-06-28 | Thomson Csf | Synthetiseur fractionnaire comportant une compensation de la gigue de phase |
| US6987824B1 (en) * | 2000-09-21 | 2006-01-17 | International Business Machines Corporation | Method and system for clock/data recovery for self-clocked high speed interconnects |
| JP2002135116A (ja) | 2000-10-20 | 2002-05-10 | Fujitsu Ltd | Ｐｌｌ回路と分周方法 |
| JP2002217723A (ja) | 2001-01-23 | 2002-08-02 | Mitsubishi Electric Corp | 小数点分周方式ｐｌｌ周波数シンセサイザ |
| WO2002060063A1 (en) | 2001-01-26 | 2002-08-01 | True Circuits, Inc. | Self-biasing phase-locked loop system |
| JP2003037485A (ja) * | 2001-07-24 | 2003-02-07 | Mitsubishi Electric Corp | クロック発生回路 |
| US20040135640A1 (en) * | 2002-01-28 | 2004-07-15 | Maneatis John G. | Phase-locked loop with conditioned charge pump output |
| US7327820B2 (en) * | 2003-11-05 | 2008-02-05 | Massachusetts Institute Of Technology | Method and apparatus for reducing quantization noise in fractional-N frequency synthesizers |
| JP4431015B2 (ja) * | 2004-09-09 | 2010-03-10 | 株式会社ルネサステクノロジ | 位相同期ループ回路 |
| US7151413B2 (en) * | 2004-12-02 | 2006-12-19 | Via Technologies Inc. | Low noise charge pump for PLL-based frequence synthesis |
| KR100735674B1 (ko) * | 2005-08-04 | 2007-07-04 | 삼성전자주식회사 | 승압 전압 발생장치 및 그에 따른 펌핑비율 제어방법 |
| CN1956337B (zh) * | 2005-10-24 | 2011-03-30 | 北京六合万通微电子技术股份有限公司 | 锁相环频率综合器中寄生参考频率的消除方法及装置 |
| US8299826B2 (en) * | 2009-08-25 | 2012-10-30 | Sitime Corporation | Phase locked loop circuitry having switched resistor loop filter circuitry, and methods of operating same |
| US8179163B2 (en) * | 2010-03-25 | 2012-05-15 | Silicon Laboratories Inc. | Method and apparatus for charge pump linearization in fractional-N PLLs |
| US8207766B2 (en) * | 2010-03-25 | 2012-06-26 | Silicon Laboratories Inc. | Method and apparatus for quantization noise reduction in fractional-N PLLs |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0147307A2 (fr) * | 1983-12-27 | 1985-07-03 | Thomson-Csf | Synthétiseur de fréquences à division fractionnaire, à faible gigue de phase et utilisation de ce synthétiseur |
| JPH098656A (ja) * | 1995-06-16 | 1997-01-10 | Sony Corp | 周波数シンセサイザ及び周波数シンセサイズ方法 |
| JPH0951268A (ja) * | 1995-08-08 | 1997-02-18 | Mitsubishi Electric Corp | 周波数シンセサイザ |
| JPH09181712A (ja) * | 1995-08-09 | 1997-07-11 | Symbios Logic Inc | 位相ロック・ループ（ｐｌｌ）内でのデータ標本化および回収 |
| JPH10154935A (ja) * | 1996-11-21 | 1998-06-09 | Fujitsu Ltd | フラクショナルｎ周波数シンセサイザ、及びそのスプリアスキャンセル回路 |
| JPH11355134A (ja) * | 1998-06-08 | 1999-12-24 | Denso Corp | 位相同期回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5180993A (en) * | 1990-01-15 | 1993-01-19 | Telefonaktiebolaget L M Ericsson | Method and arrangement for frequency synthesis |
| FR2702317A1 (fr) * | 1993-03-03 | 1994-09-09 | Philips Composants | Circuit pompe de charge à faible consommation, faible bruit et synthétiseur de fréquence équipé d'un tel circuit. |
| US5495206A (en) * | 1993-10-29 | 1996-02-27 | Motorola, Inc. | Fractional N frequency synthesis with residual error correction and method thereof |
| JPH0897711A (ja) * | 1994-09-26 | 1996-04-12 | Nec Eng Ltd | Ｐｌｌ回路 |
| JPH0964727A (ja) * | 1995-08-23 | 1997-03-07 | Toshiba Corp | 同期回路 |
| US5861766A (en) * | 1997-04-17 | 1999-01-19 | Western Digital Corporation | Multimode frequency synthesizer having high loop gain in frequency seek mode |
| US5834987A (en) * | 1997-07-30 | 1998-11-10 | Ercisson Inc. | Frequency synthesizer systems and methods for three-point modulation with a DC response |
-
1998
- 1998-12-28 US US09/221,948 patent/US6130561A/en not_active Expired - Lifetime
-
1999
- 1999-12-15 JP JP2000591730A patent/JP4674306B2/ja not_active Expired - Fee Related
- 1999-12-15 EP EP99968359A patent/EP1057266A1/en not_active Withdrawn
- 1999-12-15 WO PCT/EP1999/010224 patent/WO2000039931A1/en not_active Application Discontinuation
-
2010
- 2010-05-19 JP JP2010115707A patent/JP2010226751A/ja not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0147307A2 (fr) * | 1983-12-27 | 1985-07-03 | Thomson-Csf | Synthétiseur de fréquences à division fractionnaire, à faible gigue de phase et utilisation de ce synthétiseur |
| JPH098656A (ja) * | 1995-06-16 | 1997-01-10 | Sony Corp | 周波数シンセサイザ及び周波数シンセサイズ方法 |
| JPH0951268A (ja) * | 1995-08-08 | 1997-02-18 | Mitsubishi Electric Corp | 周波数シンセサイザ |
| JPH09181712A (ja) * | 1995-08-09 | 1997-07-11 | Symbios Logic Inc | 位相ロック・ループ（ｐｌｌ）内でのデータ標本化および回収 |
| JPH10154935A (ja) * | 1996-11-21 | 1998-06-09 | Fujitsu Ltd | フラクショナルｎ周波数シンセサイザ、及びそのスプリアスキャンセル回路 |
| JPH11355134A (ja) * | 1998-06-08 | 1999-12-24 | Denso Corp | 位相同期回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9019016B2 (en) | 2011-05-18 | 2015-04-28 | Asahi Kasei Microdevices Corporation | Accumulator-type fractional N-PLL synthesizer and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000039931A1 (en) | 2000-07-06 |
| EP1057266A1 (en) | 2000-12-06 |
| JP2010226751A (ja) | 2010-10-07 |
| US6130561A (en) | 2000-10-10 |
| JP4674306B2 (ja) | 2011-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010226751A (ja) | 分数分割電荷補償手段を有する周波数シンセサイザ | |
| US6114914A (en) | Fractional synthesis scheme for generating periodic signals | |
| US5889436A (en) | Phase locked loop fractional pulse swallowing frequency synthesizer | |
| JP4649362B2 (ja) | 発振器制御装置 | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| US7394319B2 (en) | Pulse width modulation circuit and multiphase clock generation circuit | |
| JPH10154935A (ja) | フラクショナルｎ周波数シンセサイザ、及びそのスプリアスキャンセル回路 | |
| US8125253B2 (en) | System and method for dynamically switching between low and high frequency reference clock to PLL and minimizing PLL output frequency changes | |
| US7372340B2 (en) | Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages | |
| JP2003515963A (ja) | デジタル位相ロックループ周波数シンセサイザ | |
| US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
| JPS6256689B2 (ja) | ||
| JP3267260B2 (ja) | 位相同期ループ回路及びそれを使用した周波数変調方法 | |
| JPH1098376A (ja) | 位相同期ループ | |
| US6556087B2 (en) | Fractional frequency division frequency synthesizer having rounded phase control value | |
| KR100721727B1 (ko) | Ｐｌｌ 회로와 분주 방법 | |
| JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| JP2666682B2 (ja) | Ｐｌｌ回路 | |
| JP3361687B2 (ja) | 小数点分周式周波数シンセサイザ | |
| JP2543290B2 (ja) | 分周器 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPH09307439A (ja) | 周波数シンセサイザ | |
| US7609117B2 (en) | Phase-locked loop circuit with current-pulse injection for improving linearity | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061213 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091102 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100716 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |