JPH098656A - 周波数シンセサイザ及び周波数シンセサイズ方法 - Google Patents
周波数シンセサイザ及び周波数シンセサイズ方法Info
- Publication number
- JPH098656A JPH098656A JP7174267A JP17426795A JPH098656A JP H098656 A JPH098656 A JP H098656A JP 7174267 A JP7174267 A JP 7174267A JP 17426795 A JP17426795 A JP 17426795A JP H098656 A JPH098656 A JP H098656A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- correction
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】本発明は、周波数シンセサイザ及び周波数シン
セサイズ方法において、複数周波数の発振出力を高速に
切り換えて出力する際、簡易な構成で不要波の発生を抑
え、かつそれぞれの周波数を高速にＰＬＬロツクさせ得
るようにする。 【構成】第２の制御手段によつて基準信号生成手段の周
波数信号に応じて補正出力による補正期間を正確に制御
して、位相差検出手段の検出出力をこの補正期間内で正
確に補正する。
セサイズ方法において、複数周波数の発振出力を高速に
切り換えて出力する際、簡易な構成で不要波の発生を抑
え、かつそれぞれの周波数を高速にＰＬＬロツクさせ得
るようにする。 【構成】第２の制御手段によつて基準信号生成手段の周
波数信号に応じて補正出力による補正期間を正確に制御
して、位相差検出手段の検出出力をこの補正期間内で正
確に補正する。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図５） 発明が解決しようとする課題（図５） 課題を解決するための手段（図１） 作用（図１） 実施例（図１〜図４） 発明の効果
【０００２】
【産業上の利用分野】本発明は周波数シンセサイザ及び
周波数シンセサイズ方法に関し、周波数をＰＬＬ（フエ
ーズロツクドループ）回路により安定させた高周波信号
を発生するものに適用し得る。
周波数シンセサイズ方法に関し、周波数をＰＬＬ（フエ
ーズロツクドループ）回路により安定させた高周波信号
を発生するものに適用し得る。
【０００３】
【従来の技術】従来、この種の周波数シンセサイザに
は、基準となる発振器が出力する周波数の整数倍の周波
数や整数倍以外の狭い間隔の周波数で出力するものがあ
る。図５に示すように、フラクシヨナル・Ｎ方式シンセ
サイザ１は、基準発振器２が出力する基準周波数信号Ｓ
１を位相比較器３に与える。位相比較器３は、論理回路
構成の分周器４が出力する分周信号Ｓ２と基準周波数信
号Ｓ１との位相差を検出し、検出した位相差に基づいた
誤差信号Ｓ３を加算器５に与える。
は、基準となる発振器が出力する周波数の整数倍の周波
数や整数倍以外の狭い間隔の周波数で出力するものがあ
る。図５に示すように、フラクシヨナル・Ｎ方式シンセ
サイザ１は、基準発振器２が出力する基準周波数信号Ｓ
１を位相比較器３に与える。位相比較器３は、論理回路
構成の分周器４が出力する分周信号Ｓ２と基準周波数信
号Ｓ１との位相差を検出し、検出した位相差に基づいた
誤差信号Ｓ３を加算器５に与える。
【０００４】加算器５は、自動位相補間回路６が出力す
る補間信号Ｓ４を誤差信号Ｓ３に加算し、加算された誤
差信号Ｓ５を低域フイルタ７に与える。低域フイルタ７
は、誤差信号Ｓ５の高調波成分を阻止して低域成分信号
Ｓ６をサンプルホールド回路８に与える。サンプルホー
ルド回路８は、低域成分信号Ｓ６をサンプルして波形変
動を抑えた直流信号Ｓ７を電圧制御発振器９に与える。
電圧制御発振器９は、発振信号Ｓ８を出力端子（図示せ
ず）に与えると共に、分周器４及び論理回路構成の分周
制御回路１０に与える。
る補間信号Ｓ４を誤差信号Ｓ３に加算し、加算された誤
差信号Ｓ５を低域フイルタ７に与える。低域フイルタ７
は、誤差信号Ｓ５の高調波成分を阻止して低域成分信号
Ｓ６をサンプルホールド回路８に与える。サンプルホー
ルド回路８は、低域成分信号Ｓ６をサンプルして波形変
動を抑えた直流信号Ｓ７を電圧制御発振器９に与える。
電圧制御発振器９は、発振信号Ｓ８を出力端子（図示せ
ず）に与えると共に、分周器４及び論理回路構成の分周
制御回路１０に与える。
【０００５】分周器４は、分周制御回路１０の制御信号
Ｓ９によつて制御されて、電圧制御発振器９の発振信号
Ｓ８を分周するときの２つの分周比が所定周期で交互に
切り換えられ、それぞれの分周比に応じた分周信号Ｓ２
を出力する。この２つの分周比は、整数をＮとして１／
Ｎと１／（Ｎ＋１）とでなる。この２つの分周比を周期
的に切り換えることによつて、見かけ上、整数Ｎに小数
点を付加した分周比で分周するいわゆる小数点分周方式
で分周できる。分周制御回路１０は、所定周期毎に制御
信号Ｓ１０を自動位相補間回路５に与えて補間信号Ｓ４
を出力させる。
Ｓ９によつて制御されて、電圧制御発振器９の発振信号
Ｓ８を分周するときの２つの分周比が所定周期で交互に
切り換えられ、それぞれの分周比に応じた分周信号Ｓ２
を出力する。この２つの分周比は、整数をＮとして１／
Ｎと１／（Ｎ＋１）とでなる。この２つの分周比を周期
的に切り換えることによつて、見かけ上、整数Ｎに小数
点を付加した分周比で分周するいわゆる小数点分周方式
で分周できる。分周制御回路１０は、所定周期毎に制御
信号Ｓ１０を自動位相補間回路５に与えて補間信号Ｓ４
を出力させる。
【０００６】これにより、フラクシヨナル・Ｎ方式シン
セサイザ１は、位相比較器３で検出した位相誤差を相殺
するように補間信号Ｓ４で補正して、基準周波数の例え
ば（Ｎ＋0.5 ）倍の周波数の発振信号Ｓ８を出力するこ
とができる。
セサイザ１は、位相比較器３で検出した位相誤差を相殺
するように補間信号Ｓ４で補正して、基準周波数の例え
ば（Ｎ＋0.5 ）倍の周波数の発振信号Ｓ８を出力するこ
とができる。
【０００７】
【発明が解決しようとする課題】ところで、フラクシヨ
ナル・Ｎ方式シンセサイザ１は、自動位相補間回路６が
生成する補間信号Ｓ４を電圧制御発振器８の発振信号Ｓ
８だけに基づいて生成している。このため、発振信号Ｓ
８の周波数が補間信号Ｓ４の変動に直接影響されて不要
波いわゆるスプリアスが生成されないよう、低域フイル
タ７の後にサンプルホールド回路８が接続されている。
ナル・Ｎ方式シンセサイザ１は、自動位相補間回路６が
生成する補間信号Ｓ４を電圧制御発振器８の発振信号Ｓ
８だけに基づいて生成している。このため、発振信号Ｓ
８の周波数が補間信号Ｓ４の変動に直接影響されて不要
波いわゆるスプリアスが生成されないよう、低域フイル
タ７の後にサンプルホールド回路８が接続されている。
【０００８】ところが、上述の構成ではサンプルホール
ド回路８を高精度の部品で構成したり完全積分回路を接
続する等、実際の構成が複雑であるという問題があつ
た。またサンプルホールドのタイミング制御が難しいと
いう欠点もあつた。さらに、上述のフラクシヨナル・Ｎ
方式シンセサイザ１では、自動位相補間回路６が制御信
号Ｓ１０をアナログレベルに変換するデイジタルアナロ
グ変換器として構成されていた。このため、構成が複雑
となるという問題があつた。
ド回路８を高精度の部品で構成したり完全積分回路を接
続する等、実際の構成が複雑であるという問題があつ
た。またサンプルホールドのタイミング制御が難しいと
いう欠点もあつた。さらに、上述のフラクシヨナル・Ｎ
方式シンセサイザ１では、自動位相補間回路６が制御信
号Ｓ１０をアナログレベルに変換するデイジタルアナロ
グ変換器として構成されていた。このため、構成が複雑
となるという問題があつた。
【０００９】ここでサンプルホールド回路８を使用しな
いで、フラクシヨナル・Ｎ方式シンセサイザより複数チ
ヤンネルの高周波信号を高速に切り換えて取り出す場合
を考える。この場合、高周波信号を高速にＰＬＬでロツ
クさせるには、低域フイルタのカツトオフ周波数を高く
して高速化する必要がある。このようにすると、基準周
波数信号が電圧制御発振器へ抜けて、電圧制御発振器の
発振信号が基準周波数で変調されるおそれがある。この
ため、複数チヤンネルの高周波信号を高速に切り換えて
取り出すことが困難であるという問題があつた。
いで、フラクシヨナル・Ｎ方式シンセサイザより複数チ
ヤンネルの高周波信号を高速に切り換えて取り出す場合
を考える。この場合、高周波信号を高速にＰＬＬでロツ
クさせるには、低域フイルタのカツトオフ周波数を高く
して高速化する必要がある。このようにすると、基準周
波数信号が電圧制御発振器へ抜けて、電圧制御発振器の
発振信号が基準周波数で変調されるおそれがある。この
ため、複数チヤンネルの高周波信号を高速に切り換えて
取り出すことが困難であるという問題があつた。
【００１０】本発明は以上の点を考慮してなされたもの
で、複数周波数の発振出力を高速に切り換えて出力する
際、簡易な構成で不要波の発生を抑え、かつそれぞれの
周波数を高速にＰＬＬロツクさせ得る周波数シンセサイ
ザ及び周波数シンセサイズ方法を提案しようとするもの
である。
で、複数周波数の発振出力を高速に切り換えて出力する
際、簡易な構成で不要波の発生を抑え、かつそれぞれの
周波数を高速にＰＬＬロツクさせ得る周波数シンセサイ
ザ及び周波数シンセサイズ方法を提案しようとするもの
である。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、電圧制御発振器と、任意の整数を
Ｎとする分周比１／Ｎ又は１／（Ｎ＋１）によつて、電
圧制御発振器の発振出力を分周する分周手段と、基準と
なる周波数信号を生成する基準信号生成手段と、周波数
信号と分周手段の分周出力との位相差を検出する位相差
検出手段と、位相差検出手段の検出出力と逆相で、当該
検出出力を補正する補正出力を生成する補正出力生成手
段と、分周手段の分周比を周期的に１／Ｎ又は１／（Ｎ
＋１）に制御する第１の制御手段と、検出出力及び補正
出力を加算する加算手段と、加算手段の加算出力を直流
化して電圧制御発振器に与えるフイルタ手段とを有する
周波数シンセサイザにおいて、補正出力による補正期間
を周波数信号に応じて制御する第２の制御手段を設け
る。
め本発明においては、電圧制御発振器と、任意の整数を
Ｎとする分周比１／Ｎ又は１／（Ｎ＋１）によつて、電
圧制御発振器の発振出力を分周する分周手段と、基準と
なる周波数信号を生成する基準信号生成手段と、周波数
信号と分周手段の分周出力との位相差を検出する位相差
検出手段と、位相差検出手段の検出出力と逆相で、当該
検出出力を補正する補正出力を生成する補正出力生成手
段と、分周手段の分周比を周期的に１／Ｎ又は１／（Ｎ
＋１）に制御する第１の制御手段と、検出出力及び補正
出力を加算する加算手段と、加算手段の加算出力を直流
化して電圧制御発振器に与えるフイルタ手段とを有する
周波数シンセサイザにおいて、補正出力による補正期間
を周波数信号に応じて制御する第２の制御手段を設け
る。
【００１２】また本発明においては、任意の整数をＮと
する分周比１／Ｎ及び１／（Ｎ＋１）を周期的に制御し
て、電圧制御発振器の発振出力を分周する分周処理と、
基準となる周波数信号と分周処理で得た分周出力との位
相差を検出する位相差検出処理と、位相差検出処理で得
た検出出力と逆相で、当該検出出力を補正する補正出力
を生成する補正出力生成処理と、検出出力及び補正出力
を加算する加算処理と、当該加算処理で得た加算出力に
応じて、電圧制御発振器の発振出力の周波数を制御する
直流成分を生成する直流化処理とによつて発振出力を生
成する際の周波数シンセサイズ方法において、補正出力
による補正期間を周波数信号に応じて制御する。
する分周比１／Ｎ及び１／（Ｎ＋１）を周期的に制御し
て、電圧制御発振器の発振出力を分周する分周処理と、
基準となる周波数信号と分周処理で得た分周出力との位
相差を検出する位相差検出処理と、位相差検出処理で得
た検出出力と逆相で、当該検出出力を補正する補正出力
を生成する補正出力生成処理と、検出出力及び補正出力
を加算する加算処理と、当該加算処理で得た加算出力に
応じて、電圧制御発振器の発振出力の周波数を制御する
直流成分を生成する直流化処理とによつて発振出力を生
成する際の周波数シンセサイズ方法において、補正出力
による補正期間を周波数信号に応じて制御する。
【００１３】
【作用】第２の制御手段によつて基準信号生成手段の周
波数信号に応じて補正出力による補正期間を正確に制御
して、位相差検出手段の検出出力をこの補正期間内で正
確に補正することにより、複数周波数の発振出力を高速
に切り換えて出力する際、簡易な構成で不要波の発生を
抑え、かつそれぞれの周波数を高速にＰＬＬロツクさせ
ることができる。
波数信号に応じて補正出力による補正期間を正確に制御
して、位相差検出手段の検出出力をこの補正期間内で正
確に補正することにより、複数周波数の発振出力を高速
に切り換えて出力する際、簡易な構成で不要波の発生を
抑え、かつそれぞれの周波数を高速にＰＬＬロツクさせ
ることができる。
【００１４】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１５】図５との対応部分に同一符号を付して示す
図１において、１１は全体として通信機の搬送波周波数
とする高周波信号を複数チヤンネル分発生するフラクシ
ヨナル・Ｎ方式シンセサイザを示す。フラクシヨナル・
Ｎ方式シンセサイザ１１は、複数チヤンネルの高周波信
号を発生する際、基準信号生成手段、例えば基準発振器
２が出力する周波数信号、例えば基準周波数信号Ｓ１の
整数倍の周波数や整数倍以外の狭い間隔の周波数で発生
させ、それぞれの周波数をＰＬＬでロツクする。
図１において、１１は全体として通信機の搬送波周波数
とする高周波信号を複数チヤンネル分発生するフラクシ
ヨナル・Ｎ方式シンセサイザを示す。フラクシヨナル・
Ｎ方式シンセサイザ１１は、複数チヤンネルの高周波信
号を発生する際、基準信号生成手段、例えば基準発振器
２が出力する周波数信号、例えば基準周波数信号Ｓ１の
整数倍の周波数や整数倍以外の狭い間隔の周波数で発生
させ、それぞれの周波数をＰＬＬでロツクする。
【００１６】フラクシヨナル・Ｎ方式シンセサイザ１１
は、従来のフラクシヨナル・Ｎ方式シンセサイザ１の構
成のうちサンプルホールド回路８が除かれている。また
フラクシヨナル・Ｎ方式シンセサイザ１１は、従来の自
動位相補間回路６に代えて、補正出力生成手段、例えば
自動位相補間回路１２と、第２の制御手段、例えばパル
ス幅制御回路１３とが配設されている。
は、従来のフラクシヨナル・Ｎ方式シンセサイザ１の構
成のうちサンプルホールド回路８が除かれている。また
フラクシヨナル・Ｎ方式シンセサイザ１１は、従来の自
動位相補間回路６に代えて、補正出力生成手段、例えば
自動位相補間回路１２と、第２の制御手段、例えばパル
ス幅制御回路１３とが配設されている。
【００１７】基準発振器２は、ＴＣＸＯ（Temperature
Compensated Crystal Oscillator、温度補償型水晶発振
器）等の高精度な発振器を使用して構成されている。基
準発振器２は、ＴＣＸＯの出力を分周して正確な期間を
有する基準周波数信号Ｓ１を生成し、この基準周波数信
号Ｓ１を位相差検出手段、例えば位相比較器３に与え
る。位相比較器３は、基準発振器２の基準周波数信号Ｓ
１と分周手段、例えば分周器４の分周出力、例えば分周
信号Ｓ２との位相を比較して位相差を検出し、検出した
位相差に応じて期間が異なる矩形波でなる検出出力、例
えば誤差信号Ｓ３を加算手段、例えば加算器５に与え
る。
Compensated Crystal Oscillator、温度補償型水晶発振
器）等の高精度な発振器を使用して構成されている。基
準発振器２は、ＴＣＸＯの出力を分周して正確な期間を
有する基準周波数信号Ｓ１を生成し、この基準周波数信
号Ｓ１を位相差検出手段、例えば位相比較器３に与え
る。位相比較器３は、基準発振器２の基準周波数信号Ｓ
１と分周手段、例えば分周器４の分周出力、例えば分周
信号Ｓ２との位相を比較して位相差を検出し、検出した
位相差に応じて期間が異なる矩形波でなる検出出力、例
えば誤差信号Ｓ３を加算手段、例えば加算器５に与え
る。
【００１８】一方、基準発振器２は、ＴＣＸＯの出力を
分周して生成した基準周波数信号Ｓ１１をパルス幅制御
回路１３に与える。パルス幅制御回路１３は、論理回路
構成でなり、基準周波数信号Ｓ１１により正確な幅（す
なわち期間）を有するパルス幅制御信号Ｓ１２を生成し
て自動位相補間回路１２に与える。自動位相補間回路１
２は、大きさが制御信号Ｓ１０によつて設定されると共
に、補正期間がパルス幅制御信号Ｓ１２によつて正確に
設定された矩形波の補正出力、例えば補正信号Ｓ１３を
生成し、この補正信号Ｓ１３を加算器５に与える。
分周して生成した基準周波数信号Ｓ１１をパルス幅制御
回路１３に与える。パルス幅制御回路１３は、論理回路
構成でなり、基準周波数信号Ｓ１１により正確な幅（す
なわち期間）を有するパルス幅制御信号Ｓ１２を生成し
て自動位相補間回路１２に与える。自動位相補間回路１
２は、大きさが制御信号Ｓ１０によつて設定されると共
に、補正期間がパルス幅制御信号Ｓ１２によつて正確に
設定された矩形波の補正出力、例えば補正信号Ｓ１３を
生成し、この補正信号Ｓ１３を加算器５に与える。
【００１９】加算器５は、位相比較器３の誤差信号Ｓ３
と自動位相補間回路１２の補間信号Ｓ１３とを加算し
て、加算出力、例えば誤差信号Ｓ１４をフイルタ手段、
例えば低域フイルタ７に与える。低域フイルタ７は、加
算器５の誤差信号Ｓ１４の高調波成分を取り除いて低域
成分信号Ｓ６を電圧制御発振器９に与える。この低域フ
イルタ７は、ＰＬＬの応答を決定する。
と自動位相補間回路１２の補間信号Ｓ１３とを加算し
て、加算出力、例えば誤差信号Ｓ１４をフイルタ手段、
例えば低域フイルタ７に与える。低域フイルタ７は、加
算器５の誤差信号Ｓ１４の高調波成分を取り除いて低域
成分信号Ｓ６を電圧制御発振器９に与える。この低域フ
イルタ７は、ＰＬＬの応答を決定する。
【００２０】電圧制御発振器９の発振出力、例えば発振
信号Ｓ８が与えられる第１の制御手段、例えば分周制御
回路１０は、加算器とラツチとで構成されている。分周
制御回路１０は、小数点分周方式による発振信号Ｓ８の
位相のゆらぎを解消するように、制御信号Ｓ１０を自動
位相補間回路１２に与える。これによりフラクシヨナル
・Ｎ方式シンセサイザ１１は、ＰＬＬが位相ずれを短期
間に繰り返し補正して発振信号Ｓ８の位相を高速に同期
させる。
信号Ｓ８が与えられる第１の制御手段、例えば分周制御
回路１０は、加算器とラツチとで構成されている。分周
制御回路１０は、小数点分周方式による発振信号Ｓ８の
位相のゆらぎを解消するように、制御信号Ｓ１０を自動
位相補間回路１２に与える。これによりフラクシヨナル
・Ｎ方式シンセサイザ１１は、ＰＬＬが位相ずれを短期
間に繰り返し補正して発振信号Ｓ８の位相を高速に同期
させる。
【００２１】ここで、例えば図２に示すように、基準発
振器２は、19.2〔MHz 〕で発振し、これを分周して 1.2
〔MHz 〕の基準周波数信号Ｓ１及び基準周波数信号Ｓ１
１をそれぞれ生成する。パルス幅制御回路１３は、この
基準周波数信号Ｓ１１をカウンタ１６で分周した出力を
アンド回路１７に与えて、1/(1.2〔MHz 〕) の周期で1/
(9.6〔MHz 〕) の期間を有するパルス幅制御信号Ｓ１２
を生成する。位相比較器３は、ＮＡＮＤゲートで構成さ
れており、このＮＡＮＤゲートの出力を第１の選択回路
１８及び第２の選択回路１９に与え、この選択回路１８
及び１９によつて誤差信号用チヤージポンプ２０を制御
する。
振器２は、19.2〔MHz 〕で発振し、これを分周して 1.2
〔MHz 〕の基準周波数信号Ｓ１及び基準周波数信号Ｓ１
１をそれぞれ生成する。パルス幅制御回路１３は、この
基準周波数信号Ｓ１１をカウンタ１６で分周した出力を
アンド回路１７に与えて、1/(1.2〔MHz 〕) の周期で1/
(9.6〔MHz 〕) の期間を有するパルス幅制御信号Ｓ１２
を生成する。位相比較器３は、ＮＡＮＤゲートで構成さ
れており、このＮＡＮＤゲートの出力を第１の選択回路
１８及び第２の選択回路１９に与え、この選択回路１８
及び１９によつて誤差信号用チヤージポンプ２０を制御
する。
【００２２】誤差信号用チヤージポンプ２０は、第１の
電源と出力端との間に介挿された充電用電流源及び充電
用スイツチでなる直列回路と、出力端と第２の電源との
間に介挿された放電用電流源及び放電用スイツチでなる
直列回路とで構成されている。誤差信号用チヤージポン
プ２０は、位相比較器３の出力に応じた期間だけ充電用
スイツチ又は放電用スイツチを選択回路１８又は１９で
開閉して矩形波電流を生成し、この矩形波電流を誤差信
号Ｓ３として出力端に出力する。
電源と出力端との間に介挿された充電用電流源及び充電
用スイツチでなる直列回路と、出力端と第２の電源との
間に介挿された放電用電流源及び放電用スイツチでなる
直列回路とで構成されている。誤差信号用チヤージポン
プ２０は、位相比較器３の出力に応じた期間だけ充電用
スイツチ又は放電用スイツチを選択回路１８又は１９で
開閉して矩形波電流を生成し、この矩形波電流を誤差信
号Ｓ３として出力端に出力する。
【００２３】分周制御回路１０は、ラツチ２１、加算器
２２及びラツチ２３で制御信号Ｓ１０を生成し、この制
御信号Ｓ１０を自動位相補間回路１２に与える。自動位
相補間回路１２は、制御信号Ｓ１０に応じた大きさの補
正信号を生成し、この補正信号を補正信号Ｓ１３として
加算器５に出力して、位相ゆらぎを起こす誤差信号Ｓ３
を相殺する。自動位相補間回路１２は、この補正信号の
大きさを２系統の補正用チヤージポンプ２４及び２５に
よつて設定する。
２２及びラツチ２３で制御信号Ｓ１０を生成し、この制
御信号Ｓ１０を自動位相補間回路１２に与える。自動位
相補間回路１２は、制御信号Ｓ１０に応じた大きさの補
正信号を生成し、この補正信号を補正信号Ｓ１３として
加算器５に出力して、位相ゆらぎを起こす誤差信号Ｓ３
を相殺する。自動位相補間回路１２は、この補正信号の
大きさを２系統の補正用チヤージポンプ２４及び２５に
よつて設定する。
【００２４】２系統の補正用チヤージポンプ２４及び２
５は、第１の電源と出力端との間に介挿されたチヤージ
ポンプ用電流源及びチヤージポンプ用スイツチでなる直
列回路と、出力端と第２の電源との間に介挿されたチヤ
ージポンプ用電流源及びチヤージポンプ用スイツチでな
る直列回路とでそれぞれ構成されている。一方の補正用
チヤージポンプ２５は他方の補正用チヤージポンプ２４
に比して２倍の大きさの電流を入出力する。
５は、第１の電源と出力端との間に介挿されたチヤージ
ポンプ用電流源及びチヤージポンプ用スイツチでなる直
列回路と、出力端と第２の電源との間に介挿されたチヤ
ージポンプ用電流源及びチヤージポンプ用スイツチでな
る直列回路とでそれぞれ構成されている。一方の補正用
チヤージポンプ２５は他方の補正用チヤージポンプ２４
に比して２倍の大きさの電流を入出力する。
【００２５】加算器５は、誤差信号用チヤージポンプ２
０と、補正用チヤージポンプ２４及び２５とより出力さ
れた電流をワイアード加算して低域フイルタ７に与え
る。低域フイルタ７は、受動回路、能動回路が任意に選
択される。電圧制御発振器９は、 1.6〔ＧHz〕帯で発振
するように制御される。自動位相補間回路１２は、リセ
ツト回路３２によつてそれぞれの回路をリセツトする。
０と、補正用チヤージポンプ２４及び２５とより出力さ
れた電流をワイアード加算して低域フイルタ７に与え
る。低域フイルタ７は、受動回路、能動回路が任意に選
択される。電圧制御発振器９は、 1.6〔ＧHz〕帯で発振
するように制御される。自動位相補間回路１２は、リセ
ツト回路３２によつてそれぞれの回路をリセツトする。
【００２６】因みに、誤差信号用チヤージポンプ２０の
充電用スイツチ及び放電用スイツチは、第１及び第２の
選択回路１８及び１９によつて、低域フイルタ７で任意
に選択した受動回路又は能動回路に応じて、一方のスイ
ツチが使用される。同様に、補正用チヤージポンプ２４
及び２５の入力用スイツチ及び出力用スイツチは、アン
ド回路２６及び２７でそれぞれ制御される第３及び第４
の選択回路２８及び２９によつて、低域フイルタ７で任
意に選択した受動回路又は能動回路に応じて、一方のス
イツチが使用される。
充電用スイツチ及び放電用スイツチは、第１及び第２の
選択回路１８及び１９によつて、低域フイルタ７で任意
に選択した受動回路又は能動回路に応じて、一方のスイ
ツチが使用される。同様に、補正用チヤージポンプ２４
及び２５の入力用スイツチ及び出力用スイツチは、アン
ド回路２６及び２７でそれぞれ制御される第３及び第４
の選択回路２８及び２９によつて、低域フイルタ７で任
意に選択した受動回路又は能動回路に応じて、一方のス
イツチが使用される。
【００２７】以上の構成において、分周器４は分周カウ
ント数の整数Ｎとして例えば2744を設定されて、発振信
号Ｓ８をそれぞれＮ＋(1/4) 分周、Ｎ＋(1/2) 分周、Ｎ
＋(3/4) 分周及びＮ＋(0/4) 分周し、電圧制御発振器９
の発振周波数は、それぞれの分周比に応じてＰＬＬでロ
ツクされて安定しているとする。
ント数の整数Ｎとして例えば2744を設定されて、発振信
号Ｓ８をそれぞれＮ＋(1/4) 分周、Ｎ＋(1/2) 分周、Ｎ
＋(3/4) 分周及びＮ＋(0/4) 分周し、電圧制御発振器９
の発振周波数は、それぞれの分周比に応じてＰＬＬでロ
ツクされて安定しているとする。
【００２８】まずＮ＋(1/4) 分周する場合、図３（Ａ）
に示すように、時刻ｔ0 において、基準周波数信号Ｓ１
及び分周信号Ｓ２の位相が合うと、位相比較器３の誤差
信号Ｓ３は０となる。また図３（Ｂ）に示すように、自
動位相補間回路１２は、補正用チヤージポンプ２４及び
２５が開放されて、補正信号Ｓ１３を０とする。さらに
図３（Ｃ）に示すように、この時刻ｔ0 において、分周
カウント値はＮ＋１からＮに切り換えられる。
に示すように、時刻ｔ0 において、基準周波数信号Ｓ１
及び分周信号Ｓ２の位相が合うと、位相比較器３の誤差
信号Ｓ３は０となる。また図３（Ｂ）に示すように、自
動位相補間回路１２は、補正用チヤージポンプ２４及び
２５が開放されて、補正信号Ｓ１３を０とする。さらに
図３（Ｃ）に示すように、この時刻ｔ0 において、分周
カウント値はＮ＋１からＮに切り換えられる。
【００２９】続いて、時刻ｔ0 より期間1/(1.2〔MHz
〕) だけ経過した時刻ｔ1 において、所望するＮ＋(1/
4) 分周に比して1/4 分周分早く分周器４がカウントを
終了することにより、1/4 分周分の位相ずれが発生す
る。このため、位相比較器３はこの位相ずれを検出し
て、1/4 分周分のずれに応じた矩形波の誤差信号Ｓ３を
出力する。図３（Ａ）に示すように、このときの誤差信
号Ｓ３は、電流の大きさ及び継続時間を紙面上の高さ及
び幅にそれぞれ対応させた面積Ａ1 の矩形として表示さ
れる。
〕) だけ経過した時刻ｔ1 において、所望するＮ＋(1/
4) 分周に比して1/4 分周分早く分周器４がカウントを
終了することにより、1/4 分周分の位相ずれが発生す
る。このため、位相比較器３はこの位相ずれを検出し
て、1/4 分周分のずれに応じた矩形波の誤差信号Ｓ３を
出力する。図３（Ａ）に示すように、このときの誤差信
号Ｓ３は、電流の大きさ及び継続時間を紙面上の高さ及
び幅にそれぞれ対応させた面積Ａ1 の矩形として表示さ
れる。
【００３０】一方、時刻ｔ1 の少し前に、自動位相補間
回路１２は、大きさが補正用チヤージポンプ２４だけで
決まる矩形波の補正信号Ｓ１３を出力する。この補正信
号Ｓ１３による補正期間は、時刻ｔ1 を中心として1/
(9.6〔MHz 〕) となる。図３（Ｂ）に示すように、この
ときの補正信号Ｓ１３は、電流の大きさ及び継続時間1/
(9.6〔MHz 〕) を紙面上の高さ及び幅にそれぞれ対応さ
せた面積Ａ1 の矩形として表示される。この誤差信号Ｓ
３及び補正信号Ｓ１３を加算すると、1/(9.6〔MHz 〕)
の期間での誤差信号Ｓ１４は、実質的に０となり、Ｎ＋
(1/4) 分周した状態にＰＬＬロツクしていることにな
る。
回路１２は、大きさが補正用チヤージポンプ２４だけで
決まる矩形波の補正信号Ｓ１３を出力する。この補正信
号Ｓ１３による補正期間は、時刻ｔ1 を中心として1/
(9.6〔MHz 〕) となる。図３（Ｂ）に示すように、この
ときの補正信号Ｓ１３は、電流の大きさ及び継続時間1/
(9.6〔MHz 〕) を紙面上の高さ及び幅にそれぞれ対応さ
せた面積Ａ1 の矩形として表示される。この誤差信号Ｓ
３及び補正信号Ｓ１３を加算すると、1/(9.6〔MHz 〕)
の期間での誤差信号Ｓ１４は、実質的に０となり、Ｎ＋
(1/4) 分周した状態にＰＬＬロツクしていることにな
る。
【００３１】続いて、時刻ｔ1 より期間1/(1.2〔MHz
〕) だけ経過した時刻ｔ2 において、1/2 分周分早く
分周器４がカウントを終了することにより、1/2 分周分
の位相ずれが発生する。このため、位相比較器３はこの
位相ずれを検出して、1/2 分周分のずれに応じた矩形波
の誤差信号Ｓ３を出力する。図３（Ａ）に示すように、
このときの誤差信号Ｓ３は、面積２Ａ1 の矩形として表
示される。
〕) だけ経過した時刻ｔ2 において、1/2 分周分早く
分周器４がカウントを終了することにより、1/2 分周分
の位相ずれが発生する。このため、位相比較器３はこの
位相ずれを検出して、1/2 分周分のずれに応じた矩形波
の誤差信号Ｓ３を出力する。図３（Ａ）に示すように、
このときの誤差信号Ｓ３は、面積２Ａ1 の矩形として表
示される。
【００３２】一方、時刻ｔ2 の少し前に、自動位相補間
回路１２は、大きさが補正用チヤージポンプ２５だけで
決まる矩形波の補正信号Ｓ１３を出力する。この補正信
号Ｓ１３による補正期間は、時刻ｔ2 を中心として1/
(9.6〔MHz 〕) となる。図３（Ｂ）に示すように、この
ときの補正信号Ｓ１３は、面積２Ａ1 の矩形として表示
される。この誤差信号Ｓ３及び補正信号Ｓ１３を加算す
ると、1/(9.6〔MHz 〕)の期間での誤差信号Ｓ１４は、
実質的に０となる。
回路１２は、大きさが補正用チヤージポンプ２５だけで
決まる矩形波の補正信号Ｓ１３を出力する。この補正信
号Ｓ１３による補正期間は、時刻ｔ2 を中心として1/
(9.6〔MHz 〕) となる。図３（Ｂ）に示すように、この
ときの補正信号Ｓ１３は、面積２Ａ1 の矩形として表示
される。この誤差信号Ｓ３及び補正信号Ｓ１３を加算す
ると、1/(9.6〔MHz 〕)の期間での誤差信号Ｓ１４は、
実質的に０となる。
【００３３】続いて、時刻ｔ2 より期間1/(1.2〔MHz
〕) だけ経過した時刻ｔ3 において、3/4 分周分早く
分周器４がカウントを終了することにより、3/4 分周分
の位相ずれが発生する。このため、位相比較器３はこの
位相ずれを検出して、3/4 分周分のずれに応じた矩形波
の誤差信号Ｓ３を出力する。図３（Ａ）に示すように、
このときの誤差信号Ｓ３は、面積３Ａ1 の矩形として表
示される。また図３（Ｃ）に示すように、この時刻ｔ3
において、分周カウント値はＮからＮ＋１に切り換えら
れる。
〕) だけ経過した時刻ｔ3 において、3/4 分周分早く
分周器４がカウントを終了することにより、3/4 分周分
の位相ずれが発生する。このため、位相比較器３はこの
位相ずれを検出して、3/4 分周分のずれに応じた矩形波
の誤差信号Ｓ３を出力する。図３（Ａ）に示すように、
このときの誤差信号Ｓ３は、面積３Ａ1 の矩形として表
示される。また図３（Ｃ）に示すように、この時刻ｔ3
において、分周カウント値はＮからＮ＋１に切り換えら
れる。
【００３４】一方、時刻ｔ3 の少し前に、自動位相補間
回路１２は、大きさが補正用チヤージポンプ２４及び２
５で決まる矩形波の補正信号Ｓ１３を出力する。この補
正信号Ｓ１３による補正期間は、時刻ｔ3 を中心として
1/(9.6〔MHz 〕) となる。図３（Ｂ）に示すように、こ
のときの補正信号Ｓ１３は、面積３Ａ1 の矩形として表
示される。この誤差信号Ｓ３及び補正信号Ｓ１３を加算
すると、1/(9.6〔MHz 〕) の期間での誤差信号Ｓ１４
は、実質的に０となる。
回路１２は、大きさが補正用チヤージポンプ２４及び２
５で決まる矩形波の補正信号Ｓ１３を出力する。この補
正信号Ｓ１３による補正期間は、時刻ｔ3 を中心として
1/(9.6〔MHz 〕) となる。図３（Ｂ）に示すように、こ
のときの補正信号Ｓ１３は、面積３Ａ1 の矩形として表
示される。この誤差信号Ｓ３及び補正信号Ｓ１３を加算
すると、1/(9.6〔MHz 〕) の期間での誤差信号Ｓ１４
は、実質的に０となる。
【００３５】続いて、時刻ｔ3 より期間1/(1.2〔MHz
〕) だけ経過した時刻ｔ4 において、基準周波数信号
Ｓ１及び分周信号Ｓ２の位相が合つて、位相比較器３の
誤差信号Ｓ３は０となり、時刻ｔ0 のときと同様に、誤
差信号Ｓ１４は０となる。このようにして期間1/(1.2
〔MHz 〕) の４倍分の期間、即ち期間1/(300〔KHz〕)
を１周期として上述の動作が繰り返されて、電圧制御発
振器９は、中心周波数に比して 300〔KHZ 〕分高い周波
数にＰＬＬロツクさせた発振信号Ｓ８を出力できる。ま
た誤差信号Ｓ３及び補正信号Ｓ１３の波形面積を同一と
して互いに相殺すると共に、互いに相殺するタイミング
がほぼ一致することにより、電圧制御発振器９に加わる
不要波の生成を一段と小さく抑えることができる。
〕) だけ経過した時刻ｔ4 において、基準周波数信号
Ｓ１及び分周信号Ｓ２の位相が合つて、位相比較器３の
誤差信号Ｓ３は０となり、時刻ｔ0 のときと同様に、誤
差信号Ｓ１４は０となる。このようにして期間1/(1.2
〔MHz 〕) の４倍分の期間、即ち期間1/(300〔KHz〕)
を１周期として上述の動作が繰り返されて、電圧制御発
振器９は、中心周波数に比して 300〔KHZ 〕分高い周波
数にＰＬＬロツクさせた発振信号Ｓ８を出力できる。ま
た誤差信号Ｓ３及び補正信号Ｓ１３の波形面積を同一と
して互いに相殺すると共に、互いに相殺するタイミング
がほぼ一致することにより、電圧制御発振器９に加わる
不要波の生成を一段と小さく抑えることができる。
【００３６】次に、Ｎ＋(1/2) 分周する場合、図３
（Ｄ）に示すように、時刻ｔ0 において、基準周波数信
号Ｓ１及び分周信号Ｓ２の位相が合うと、位相比較器３
の誤差信号Ｓ３は０となる。また図３（Ｅ）に示すよう
に、自動位相補間回路１２は、補正用チヤージポンプ２
５が開放されて、補正信号Ｓ１３を０とする。さらに図
３（Ｆ）に示すように、この時刻ｔ0 において、分周カ
ウント値はＮ＋１からＮに切り換えられる。
（Ｄ）に示すように、時刻ｔ0 において、基準周波数信
号Ｓ１及び分周信号Ｓ２の位相が合うと、位相比較器３
の誤差信号Ｓ３は０となる。また図３（Ｅ）に示すよう
に、自動位相補間回路１２は、補正用チヤージポンプ２
５が開放されて、補正信号Ｓ１３を０とする。さらに図
３（Ｆ）に示すように、この時刻ｔ0 において、分周カ
ウント値はＮ＋１からＮに切り換えられる。
【００３７】続いて、時刻ｔ1 において、所望するＮ＋
(1/2) 分周に比して1/2 分周分早く分周器４がカウント
を終了することにより、1/2 分周分の位相ずれが発生す
る。このため、位相比較器３はこの位相ずれを検出し
て、1/2 分周分のずれに応じた矩形波の誤差信号Ｓ３を
出力する。図３（Ｄ）に示すように、このときの誤差信
号Ｓ３は、面積２Ａ2 の矩形として表示される。また図
３（Ｆ）に示すように、この時刻ｔ1 において、分周カ
ウント値はＮからＮ＋１に切り換えられる。
(1/2) 分周に比して1/2 分周分早く分周器４がカウント
を終了することにより、1/2 分周分の位相ずれが発生す
る。このため、位相比較器３はこの位相ずれを検出し
て、1/2 分周分のずれに応じた矩形波の誤差信号Ｓ３を
出力する。図３（Ｄ）に示すように、このときの誤差信
号Ｓ３は、面積２Ａ2 の矩形として表示される。また図
３（Ｆ）に示すように、この時刻ｔ1 において、分周カ
ウント値はＮからＮ＋１に切り換えられる。
【００３８】一方、時刻ｔ1 の少し前に、自動位相補間
回路１２は、大きさが補正用チヤージポンプ２５だけで
決まる矩形波の補正信号Ｓ１３を出力する。この補正信
号Ｓ１３による補正期間は、時刻ｔ1 を中心として1/
(9.6〔MHz 〕) となる。図３（Ｅ）に示すように、この
ときの補正信号Ｓ１３は、面積２Ａ2 の矩形として表示
される。 この誤差信号Ｓ３及び補正信号Ｓ１３を加算
すると、1/(9.6〔MHz 〕) の期間での誤差信号Ｓ１４
は、実質的に０となり、Ｎ＋(1/2) 分周した状態にＰＬ
Ｌロツクしていることになる。
回路１２は、大きさが補正用チヤージポンプ２５だけで
決まる矩形波の補正信号Ｓ１３を出力する。この補正信
号Ｓ１３による補正期間は、時刻ｔ1 を中心として1/
(9.6〔MHz 〕) となる。図３（Ｅ）に示すように、この
ときの補正信号Ｓ１３は、面積２Ａ2 の矩形として表示
される。 この誤差信号Ｓ３及び補正信号Ｓ１３を加算
すると、1/(9.6〔MHz 〕) の期間での誤差信号Ｓ１４
は、実質的に０となり、Ｎ＋(1/2) 分周した状態にＰＬ
Ｌロツクしていることになる。
【００３９】続いて、時刻ｔ2 において、基準周波数信
号Ｓ１及び分周信号Ｓ２の位相が合つて、位相比較器３
の誤差信号Ｓ３は０となる。これにより、Ｎ＋(1/2) 分
周した状態にＰＬＬロツクしていることになる。また図
３（Ｆ）に示すように、この時刻ｔ2 において、分周カ
ウント値はＮ＋１からＮに切り換えられる。
号Ｓ１及び分周信号Ｓ２の位相が合つて、位相比較器３
の誤差信号Ｓ３は０となる。これにより、Ｎ＋(1/2) 分
周した状態にＰＬＬロツクしていることになる。また図
３（Ｆ）に示すように、この時刻ｔ2 において、分周カ
ウント値はＮ＋１からＮに切り換えられる。
【００４０】続いて、時刻ｔ3 においての動作は、上述
の時刻ｔ1 のときと同一である。続いて、時刻ｔ4 にお
いての動作は、上述の時刻ｔ0 のときと同一である。こ
れにより、Ｎ＋(1/2) 分周した状態にそれぞれＰＬＬロ
ツクしていることになる。このようにして期間1/(1.2
〔MHz 〕) の２倍分の期間、を１周期として上述の動作
が繰り返されて、電圧制御発振器９は、中心周波数に比
して 600〔KHz 〕分高い周波数にＰＬＬロツクさせた発
振信号Ｓ８を出力できる。
の時刻ｔ1 のときと同一である。続いて、時刻ｔ4 にお
いての動作は、上述の時刻ｔ0 のときと同一である。こ
れにより、Ｎ＋(1/2) 分周した状態にそれぞれＰＬＬロ
ツクしていることになる。このようにして期間1/(1.2
〔MHz 〕) の２倍分の期間、を１周期として上述の動作
が繰り返されて、電圧制御発振器９は、中心周波数に比
して 600〔KHz 〕分高い周波数にＰＬＬロツクさせた発
振信号Ｓ８を出力できる。
【００４１】次に、Ｎ＋(3/4) 分周する場合、図４
（Ａ）に示すように、時刻ｔ0 において、基準周波数信
号Ｓ１及び分周信号Ｓ２の位相が合うと、位相比較器３
の誤差信号Ｓ３は０となる。また図４（Ｂ）に示すよう
に、自動位相補間回路１２は、補正用チヤージポンプ２
４及び２５が開放されて、補正信号Ｓ１３を０とする。
さらに図４（Ｃ）に示すように、この時刻ｔ0 におい
て、分周カウント値はＮ＋１からＮに切り換えられる。
（Ａ）に示すように、時刻ｔ0 において、基準周波数信
号Ｓ１及び分周信号Ｓ２の位相が合うと、位相比較器３
の誤差信号Ｓ３は０となる。また図４（Ｂ）に示すよう
に、自動位相補間回路１２は、補正用チヤージポンプ２
４及び２５が開放されて、補正信号Ｓ１３を０とする。
さらに図４（Ｃ）に示すように、この時刻ｔ0 におい
て、分周カウント値はＮ＋１からＮに切り換えられる。
【００４２】続いて、時刻ｔ1 において、所望するＮ＋
(3/4) 分周に比して3/4 分周分早く分周器４がカウント
を終了することにより、3/4 分周分の位相ずれが発生す
る。このため、位相比較器３はこの位相ずれを検出し
て、3/4 分周分のずれに応じた矩形波の誤差信号Ｓ３を
出力する。図４（Ａ）に示すように、このときの誤差信
号Ｓ３は、面積３Ａ3 の矩形として表示される。また図
４（Ｃ）に示すように、この時刻ｔ1 において、分周カ
ウント値はＮからＮ＋１に切り換えられる。
(3/4) 分周に比して3/4 分周分早く分周器４がカウント
を終了することにより、3/4 分周分の位相ずれが発生す
る。このため、位相比較器３はこの位相ずれを検出し
て、3/4 分周分のずれに応じた矩形波の誤差信号Ｓ３を
出力する。図４（Ａ）に示すように、このときの誤差信
号Ｓ３は、面積３Ａ3 の矩形として表示される。また図
４（Ｃ）に示すように、この時刻ｔ1 において、分周カ
ウント値はＮからＮ＋１に切り換えられる。
【００４３】一方、時刻ｔ1 の少し前に、自動位相補間
回路１２は、大きさが補正用チヤージポンプ２４及び２
５で決まる矩形波の補正信号Ｓ１３を出力する。この補
正信号Ｓ１３による補正期間は、時刻ｔ1 を中心として
1/(9.6〔MHz 〕) となる。図４（Ｂ）に示すように、こ
のときの補正信号Ｓ１３は、面積３Ａ3 の矩形として表
示される。この誤差信号Ｓ３及び補正信号Ｓ１３を加算
すると、1/(9.6〔MHz 〕) の期間での誤差信号Ｓ１４
は、実質的に０となり、Ｎ＋(3/4) 分周した状態にＰＬ
Ｌロツクしていることになる。
回路１２は、大きさが補正用チヤージポンプ２４及び２
５で決まる矩形波の補正信号Ｓ１３を出力する。この補
正信号Ｓ１３による補正期間は、時刻ｔ1 を中心として
1/(9.6〔MHz 〕) となる。図４（Ｂ）に示すように、こ
のときの補正信号Ｓ１３は、面積３Ａ3 の矩形として表
示される。この誤差信号Ｓ３及び補正信号Ｓ１３を加算
すると、1/(9.6〔MHz 〕) の期間での誤差信号Ｓ１４
は、実質的に０となり、Ｎ＋(3/4) 分周した状態にＰＬ
Ｌロツクしていることになる。
【００４４】続いて、時刻ｔ2 において、1/2 分周分早
く分周器４がカウントを終了することにより、1/2 分周
分の位相ずれが発生する。このため、位相比較器３はこ
の位相ずれを検出して、1/2 分周分のずれに応じた矩形
波の誤差信号Ｓ３を出力する。図４（Ａ）に示すよう
に、このときの誤差信号Ｓ３は、面積２Ａ3 の矩形とし
て表示される。
く分周器４がカウントを終了することにより、1/2 分周
分の位相ずれが発生する。このため、位相比較器３はこ
の位相ずれを検出して、1/2 分周分のずれに応じた矩形
波の誤差信号Ｓ３を出力する。図４（Ａ）に示すよう
に、このときの誤差信号Ｓ３は、面積２Ａ3 の矩形とし
て表示される。
【００４５】一方、時刻ｔ2 の少し前に、自動位相補間
回路１２は、大きさが補正用チヤージポンプ２５だけで
決まる矩形波の補正信号Ｓ１３を出力する。この補正信
号Ｓ１３による補正期間は、時刻ｔ2 を中心として1/
(9.6〔MHz 〕) となる。 図４（Ｂ）に示すように、こ
のときの補正信号Ｓ１３は、面積２Ａ3 の矩形として表
示される。この誤差信号Ｓ３及び補正信号Ｓ１３を加算
すると、1/(9.6〔MHz 〕) の期間での誤差信号Ｓ１４
は、実質的に０となる。
回路１２は、大きさが補正用チヤージポンプ２５だけで
決まる矩形波の補正信号Ｓ１３を出力する。この補正信
号Ｓ１３による補正期間は、時刻ｔ2 を中心として1/
(9.6〔MHz 〕) となる。 図４（Ｂ）に示すように、こ
のときの補正信号Ｓ１３は、面積２Ａ3 の矩形として表
示される。この誤差信号Ｓ３及び補正信号Ｓ１３を加算
すると、1/(9.6〔MHz 〕) の期間での誤差信号Ｓ１４
は、実質的に０となる。
【００４６】続いて、時刻ｔ3 において、1/4 分周分早
く分周器４がカウントを終了することにより、1/4 分周
分の位相ずれが発生する。このため、位相比較器３はこ
の位相ずれを検出して、1/4 分周分のずれに応じた矩形
波の誤差信号Ｓ３を出力する。 図４（Ａ）に示すよう
に、このときの誤差信号Ｓ３は、面積Ａ3 の矩形として
表示される。
く分周器４がカウントを終了することにより、1/4 分周
分の位相ずれが発生する。このため、位相比較器３はこ
の位相ずれを検出して、1/4 分周分のずれに応じた矩形
波の誤差信号Ｓ３を出力する。 図４（Ａ）に示すよう
に、このときの誤差信号Ｓ３は、面積Ａ3 の矩形として
表示される。
【００４７】一方、時刻ｔ3 の少し前に、自動位相補間
回路１２は、大きさが補正用チヤージポンプ２４だけで
決まる矩形波の補正信号Ｓ１３を出力する。この補正信
号Ｓ１３による補正期間は、時刻ｔ3 を中心として1/
(9.6〔MHz 〕) となる。 図４（Ｂ）に示すように、こ
のときの補正信号Ｓ１３は、面積Ａ1 の矩形として表示
される。 この誤差信号Ｓ３及び補正信号Ｓ１３を加算
すると、1/(9.6〔MHz 〕) の期間での誤差信号Ｓ１４
は、実質的に０となる。
回路１２は、大きさが補正用チヤージポンプ２４だけで
決まる矩形波の補正信号Ｓ１３を出力する。この補正信
号Ｓ１３による補正期間は、時刻ｔ3 を中心として1/
(9.6〔MHz 〕) となる。 図４（Ｂ）に示すように、こ
のときの補正信号Ｓ１３は、面積Ａ1 の矩形として表示
される。 この誤差信号Ｓ３及び補正信号Ｓ１３を加算
すると、1/(9.6〔MHz 〕) の期間での誤差信号Ｓ１４
は、実質的に０となる。
【００４８】続いて、時刻ｔ3 より期間1/(1.2〔MHz
〕) だけ経過した時刻ｔ4 において、基準周波数信号
Ｓ１及び分周信号Ｓ２の位相が合つて、位相比較器３の
誤差信号Ｓ３は０となり、時刻ｔ0 のときと同様に、誤
差信号Ｓ１４は０となる。このようにして期間1/(1.2
〔MHz 〕) の４倍分の期間を１周期として上述の動作が
繰り返されて、電圧制御発振器９は、中心周波数に比し
て 900〔KHZ 〕分高い周波数にＰＬＬロツクさせた発振
信号Ｓ８を出力できる。
〕) だけ経過した時刻ｔ4 において、基準周波数信号
Ｓ１及び分周信号Ｓ２の位相が合つて、位相比較器３の
誤差信号Ｓ３は０となり、時刻ｔ0 のときと同様に、誤
差信号Ｓ１４は０となる。このようにして期間1/(1.2
〔MHz 〕) の４倍分の期間を１周期として上述の動作が
繰り返されて、電圧制御発振器９は、中心周波数に比し
て 900〔KHZ 〕分高い周波数にＰＬＬロツクさせた発振
信号Ｓ８を出力できる。
【００４９】次に、Ｎ＋(0/4) 分周する場合、図４
（Ｄ）〜（Ｆ）に示すように、整数Ｎで分周することに
より、位相比較器３の誤差信号Ｓ３は０となる。これに
より、電圧制御発振器９は、整数Ｎの倍数の周波数にＰ
ＬＬロツクさせた発振信号Ｓ８を出力できる。
（Ｄ）〜（Ｆ）に示すように、整数Ｎで分周することに
より、位相比較器３の誤差信号Ｓ３は０となる。これに
より、電圧制御発振器９は、整数Ｎの倍数の周波数にＰ
ＬＬロツクさせた発振信号Ｓ８を出力できる。
【００５０】このようにして、正確な期間を有する基準
周波数信号Ｓ１１によつて、補正期間を正確に設定され
た補正信号Ｓ１３が期間1/(1.2〔MHz 〕) 毎に生成され
て、誤差信号Ｓ３を一段と正確に補正できる。これによ
り、不要波の発生を有効に減少させることができる。ま
たＮ＋(1/4) 分周、Ｎ＋(1/2) 分周、Ｎ＋(3/4) 分周及
びＮ＋(0/4) 分周に共通な１周期である期間1/(300〔KH
z 〕) で位相誤差を検出及び補正してＰＬＬロツクする
ことに加えて、1/4 の周期である期間1/(1.2〔MHz 〕)
毎に補正タイミングを合わせて位相誤差を検出及び補正
してＰＬＬロツクできる。これにより、複数チヤンネル
の発振信号Ｓ８を高速に切り換える際に、それぞれのチ
ヤンネルの周波数を一段と高速にＰＬＬロツクさせて出
力できることになる。
周波数信号Ｓ１１によつて、補正期間を正確に設定され
た補正信号Ｓ１３が期間1/(1.2〔MHz 〕) 毎に生成され
て、誤差信号Ｓ３を一段と正確に補正できる。これによ
り、不要波の発生を有効に減少させることができる。ま
たＮ＋(1/4) 分周、Ｎ＋(1/2) 分周、Ｎ＋(3/4) 分周及
びＮ＋(0/4) 分周に共通な１周期である期間1/(300〔KH
z 〕) で位相誤差を検出及び補正してＰＬＬロツクする
ことに加えて、1/4 の周期である期間1/(1.2〔MHz 〕)
毎に補正タイミングを合わせて位相誤差を検出及び補正
してＰＬＬロツクできる。これにより、複数チヤンネル
の発振信号Ｓ８を高速に切り換える際に、それぞれのチ
ヤンネルの周波数を一段と高速にＰＬＬロツクさせて出
力できることになる。
【００５１】以上の構成によれば、パルス幅制御回路１
３によつて基準発振器２の高精度な発振出力に応じて補
正信号Ｓ１３による補正期間を正確に制御して、位相比
較器３の誤差信号Ｓ３をこの補正期間内で正確に補正す
ることにより、複数チヤンネルの高周波信号を高速に切
り換えて出力する際、簡易な構成で不要波の発生を抑
え、かつそれぞれの周波数を高速にＰＬＬロツクさせる
ことができる。
３によつて基準発振器２の高精度な発振出力に応じて補
正信号Ｓ１３による補正期間を正確に制御して、位相比
較器３の誤差信号Ｓ３をこの補正期間内で正確に補正す
ることにより、複数チヤンネルの高周波信号を高速に切
り換えて出力する際、簡易な構成で不要波の発生を抑
え、かつそれぞれの周波数を高速にＰＬＬロツクさせる
ことができる。
【００５２】また自動位相補間回路１２を簡易に構成で
きる。さらにサンプルホールド回路８が不要となり、全
体を簡易に構成できる。
きる。さらにサンプルホールド回路８が不要となり、全
体を簡易に構成できる。
【００５３】なお上述の実施例においては、通信機の搬
送波周波数とする高周波信号を複数チヤンネル分発生す
る場合について述べたが、本発明はこれに限らず、任意
の周波数の信号を複数チヤンネル分発生する場合に広く
適用し得る。この場合にも上述と同様の効果を得ること
ができる。
送波周波数とする高周波信号を複数チヤンネル分発生す
る場合について述べたが、本発明はこれに限らず、任意
の周波数の信号を複数チヤンネル分発生する場合に広く
適用し得る。この場合にも上述と同様の効果を得ること
ができる。
【００５４】また上述の実施例においては、Ｎの倍数の
周波数間を４つに分割するように分周する場合について
述べたが、本発明はこれに限らず、Ｎの倍数の周波数間
を３つ以下や５つ以上に分割するように分周する場合に
も適用できる。
周波数間を４つに分割するように分周する場合について
述べたが、本発明はこれに限らず、Ｎの倍数の周波数間
を３つ以下や５つ以上に分割するように分周する場合に
も適用できる。
【００５５】さらに上述の実施例においては、誤差信号
用チヤージポンプ２０が生成する誤差信号に応じた補正
信号の大きさを設定する際、２系統の補正用チヤージポ
ンプ２４及び２５を組み合わせる場合について述べた
が、本発明はこれに限らず、３系統以上の補正用チヤー
ジポンプを組み合わせて補正する場合にも適用できる。
用チヤージポンプ２０が生成する誤差信号に応じた補正
信号の大きさを設定する際、２系統の補正用チヤージポ
ンプ２４及び２５を組み合わせる場合について述べた
が、本発明はこれに限らず、３系統以上の補正用チヤー
ジポンプを組み合わせて補正する場合にも適用できる。
【００５６】さらに上述の実施例においては、誤差信号
Ｓ３の期間に係わらず、誤差信号Ｓ３が立ち上がるタイ
ミングと補正信号Ｓ１３の期間の中心とが一致する場合
について述べたが、本発明はこれに限らず、誤差信号Ｓ
３の期間に応じて補正信号Ｓ１３の期間の中心を調節し
ても良い。
Ｓ３の期間に係わらず、誤差信号Ｓ３が立ち上がるタイ
ミングと補正信号Ｓ１３の期間の中心とが一致する場合
について述べたが、本発明はこれに限らず、誤差信号Ｓ
３の期間に応じて補正信号Ｓ１３の期間の中心を調節し
ても良い。
【００５７】
【発明の効果】上述のように本発明によれば、第２の制
御手段によつて基準信号生成手段の周波数信号に応じて
補正出力による補正期間を正確に制御して、位相差検出
手段の検出出力をこの補正期間内で正確に補正すること
により、複数周波数の発振出力を高速に切り換えて出力
する際、簡易な構成で不要波の発生を抑え、かつそれぞ
れの周波数を高速にＰＬＬロツクさせ得る周波数シンセ
サイザ及び周波数シンセサイズ方法を実現できる。
御手段によつて基準信号生成手段の周波数信号に応じて
補正出力による補正期間を正確に制御して、位相差検出
手段の検出出力をこの補正期間内で正確に補正すること
により、複数周波数の発振出力を高速に切り換えて出力
する際、簡易な構成で不要波の発生を抑え、かつそれぞ
れの周波数を高速にＰＬＬロツクさせ得る周波数シンセ
サイザ及び周波数シンセサイズ方法を実現できる。
【図１】本発明による周波数シンセサイザ及び周波数シ
ンセサイズ方法の一実施例によるフラクシヨナル・Ｎ方
式シンセサイザを示すブロツク図である。
ンセサイズ方法の一実施例によるフラクシヨナル・Ｎ方
式シンセサイザを示すブロツク図である。
【図２】フラクシヨナル・Ｎ方式シンセサイザの詳細な
構成をを示す接続図である。
構成をを示す接続図である。
【図３】Ｎ＋(1/4) 分周、及びＮ＋(1/2) 分周のときの
位相比較器の誤差信号、自動位相補間回路の補正信号及
び分周器のカウント数切換のそれぞれのタイミングを示
すタイミング図である。
位相比較器の誤差信号、自動位相補間回路の補正信号及
び分周器のカウント数切換のそれぞれのタイミングを示
すタイミング図である。
【図４】Ｎ＋(1/4) 分周、及びＮ＋(1/2) 分周のときの
位相比較器の誤差信号、自動位相補間回路の補正信号及
び分周器のカウント数切換のそれぞれのタイミングを示
すタイミング図である。
位相比較器の誤差信号、自動位相補間回路の補正信号及
び分周器のカウント数切換のそれぞれのタイミングを示
すタイミング図である。
【図５】従来のフラクシヨナル・Ｎ方式シンセサイザを
示すブロツク図である。
示すブロツク図である。
１、１１……フラクシヨナル・Ｎ方式シンセサイザ、２
……基準発振器、３……位相比較器、４……分周器、
５、２２……加算器、６、１２……自動位相補間回路、
７……低域フイルタ、８……サンプルホールド回路、９
……電圧制御発振器、１０……分周制御回路、１３……
パルス幅制御回路、１５、１６……カウンタ、１７、２
６、２７……アンド回路、１８、１９、２８、２９……
選択回路、２０……誤差信号用チヤージポンプ、２１、
２３……ラツチ、２４、２５……補正用チヤージポン
プ、３２……リセツト回路。
……基準発振器、３……位相比較器、４……分周器、
５、２２……加算器、６、１２……自動位相補間回路、
７……低域フイルタ、８……サンプルホールド回路、９
……電圧制御発振器、１０……分周制御回路、１３……
パルス幅制御回路、１５、１６……カウンタ、１７、２
６、２７……アンド回路、１８、１９、２８、２９……
選択回路、２０……誤差信号用チヤージポンプ、２１、
２３……ラツチ、２４、２５……補正用チヤージポン
プ、３２……リセツト回路。
Claims (8)
- 【請求項１】電圧制御発振器と、任意の整数をＮとする
分周比１／Ｎ又は１／（Ｎ＋１）によつて、上記電圧制
御発振器の発振出力を分周する分周手段と、基準となる
周波数信号を生成する基準信号生成手段と、上記周波数
信号と上記分周手段の分周出力との位相差を検出する位
相差検出手段と、上記位相差検出手段の検出出力と逆相
で、当該検出出力を補正する補正出力を生成する補正出
力生成手段と、上記分周手段の分周比を周期的に上記１
／Ｎ又は上記１／（Ｎ＋１）に制御する第１の制御手段
と、上記検出出力及び上記補正出力を加算する加算手段
と、上記加算手段の加算出力を直流化して上記電圧制御
発振器に与えるフイルタ手段とを有する周波数シンセサ
イザにおいて、 上記補正出力による補正期間を上記周波数信号に応じて
制御する第２の制御手段を具えることを特徴とする周波
数シンセサイザ。 - 【請求項２】上記第１の制御手段は、 上記分周比の制御に応じて、上記補正出力の大きさを周
期的に制御することを特徴とする請求項１に記載の周波
数シンセサイザ。 - 【請求項３】上記第２の制御手段は、 上記周波数信号に応じて、上記補正出力による補正タイ
ミングを制御することを特徴とする請求項１に記載の周
波数シンセサイザ。 - 【請求項４】上記補正出力生成手段は、 電流値が異なる複数の電流源を有し、 上記電流源を上記分周比の制御に応じて選択して、上記
補正出力を生成することを特徴とする請求項１に記載の
周波数シンセサイザ。 - 【請求項５】任意の整数をＮとする分周比１／Ｎ及び１
／（Ｎ＋１）を周期的に制御して、電圧制御発振器の発
振出力を分周する分周処理は、基準となる周波数信号と
上記分周処理で得た分周出力との位相差を検出する位相
差検出処理と、上記位相差検出処理で得た検出出力と逆
相で、当該検出出力を補正する補正出力を生成する補正
出力生成処理と、上記検出出力及び上記補正出力を加算
する加算処理と、当該加算処理で得た加算出力に応じ
て、上記電圧制御発振器の発振出力の周波数を制御する
直流成分を生成する直流化処理とによつて上記発振出力
を生成する際の周波数センササイズ方法において、 上記補正出力による補正期間を上記周波数信号に応じて
制御することを特徴とする周波数シンセサイズ方法。 - 【請求項６】上記分周比の制御に応じて、上記補正出力
の大きさを周期的に制御することを特徴とする請求項５
に記載の周波数シンセサイズ方法。 - 【請求項７】上記周波数信号に応じて、上記補正出力に
よる補正タイミングを制御することを特徴とする請求項
５に記載の周波数シンセサイズ方法。 - 【請求項８】電流値が異なる複数の電流源を上記分周比
の制御に応じて選択して、上記補正出力を生成すること
を特徴とする請求項５に記載の周波数シンセサイズ方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17426795A JP3506287B2 (ja) | 1995-06-16 | 1995-06-16 | 周波数シンセサイザ及び周波数シンセサイズ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17426795A JP3506287B2 (ja) | 1995-06-16 | 1995-06-16 | 周波数シンセサイザ及び周波数シンセサイズ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098656A true JPH098656A (ja) | 1997-01-10 |
| JP3506287B2 JP3506287B2 (ja) | 2004-03-15 |
Family
ID=15975667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17426795A Expired - Fee Related JP3506287B2 (ja) | 1995-06-16 | 1995-06-16 | 周波数シンセサイザ及び周波数シンセサイズ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3506287B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002027282A (ja) * | 2000-07-10 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 同期分離回路 |
| JP2002534832A (ja) * | 1998-12-28 | 2002-10-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 部分分割電荷補償手段を有する周波数シンセサイザ |
| JP2013093759A (ja) * | 2011-10-26 | 2013-05-16 | Fujitsu Ltd | 位相同期回路及び位相同期回路制御方法 |
-
1995
- 1995-06-16 JP JP17426795A patent/JP3506287B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002534832A (ja) * | 1998-12-28 | 2002-10-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 部分分割電荷補償手段を有する周波数シンセサイザ |
| JP4674306B2 (ja) * | 1998-12-28 | 2011-04-20 | エスティー‐エリクソン、ソシエテ、アノニム | 分数分割電荷補償手段を有する周波数シンセサイザ |
| JP2002027282A (ja) * | 2000-07-10 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 同期分離回路 |
| JP2013093759A (ja) * | 2011-10-26 | 2013-05-16 | Fujitsu Ltd | 位相同期回路及び位相同期回路制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3506287B2 (ja) | 2004-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521948A (en) | Frequency synthesizer | |
| US5233316A (en) | Digital voltage controlled oscillator having a ring oscillator with selectable output taps | |
| JPH11234122A (ja) | ディジタルｐｌｌ回路とクロックの生成方法 | |
| GB2329288A (en) | Frequency synthesizers | |
| JPS63219225A (ja) | クロック信号発生器 | |
| US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
| JPS6256689B2 (ja) | ||
| JP2007189455A (ja) | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ | |
| JP3267260B2 (ja) | 位相同期ループ回路及びそれを使用した周波数変調方法 | |
| JP3506287B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JP3417734B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| KR100343078B1 (ko) | 주파수신세사이저 | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JP4392949B2 (ja) | 周波数シンセサイザ | |
| JPH08274629A (ja) | ディジタルｐｌｌ回路 | |
| JPH08149000A (ja) | Ｐｌｌ回路 | |
| JPH0918340A (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPH0336114Y2 (ja) | ||
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JPH02262717A (ja) | 周波数シンセサイザ | |
| JPH04324716A (ja) | 周波数シンセサイザ | |
| JPH0661848A (ja) | 位相同期発振器 | |
| JPH0653828A (ja) | 分周器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |