JPH0918340A - 周波数シンセサイザ及び周波数シンセサイズ方法 - Google Patents

周波数シンセサイザ及び周波数シンセサイズ方法

Info

Publication number
JPH0918340A
JPH0918340A JP7188343A JP18834395A JPH0918340A JP H0918340 A JPH0918340 A JP H0918340A JP 7188343 A JP7188343 A JP 7188343A JP 18834395 A JP18834395 A JP 18834395A JP H0918340 A JPH0918340 A JP H0918340A
Authority
JP
Japan
Prior art keywords
frequency
output
correction
signal
frequency division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7188343A
Other languages
English (en)
Inventor
Isao Takeuchi
勇雄 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7188343A priority Critical patent/JPH0918340A/ja
Publication of JPH0918340A publication Critical patent/JPH0918340A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】本発明は、周波数シンセサイザ及び周波数シン
セサイズ方法において、広帯域の複数周波数の発振出力
を高速に切り換えて出力する際、簡易な構成で不要波の
発生を抑え、かつそれぞれの周波数を高速にPLLロツ
クさせ得るようにする。 【構成】発振出力の第2の分周出力を与えた第2の制御
手段によつて、補正出力による補正期間を発振出力の周
期に正確に比例するように制御して、発振出力の周期に
応じて単位検出期間が増減する位相差検出手段の検出出
力をこの補正期間内で正確に補正する。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術(図9) 発明が解決しようとする課題(図9) 課題を解決するための手段(図1) 作用(図1) 実施例(図1〜図8) 発明の効果
【0002】
【産業上の利用分野】本発明は周波数シンセサイザ及び
周波数シンセサイズ方法に関し、周波数をPLL(フエ
ーズロツクドループ)回路により安定させた高周波信号
を発生するものに適用し得る。
【0003】
【従来の技術】従来、この種の周波数シンセサイザに
は、基準となる発振器が出力する周波数の整数倍の周波
数や整数倍以外の狭い間隔の周波数で出力するものがあ
る。図9に示すように、フラクシヨナル・N方式シンセ
サイザ1は、基準発振器2が出力する基準周波数信号S
1を位相比較器3に与える。位相比較器3は、論理回路
構成の分周器4が出力する分周信号S2と基準周波数信
号S1との位相差を検出し、検出した位相差に基づいた
誤差信号S3を加算器5に与える。
【0004】加算器5は、自動位相補間回路6が出力す
る補間信号S4を誤差信号S3に加算し、加算された誤
差信号S5を低域フイルタ7に与える。低域フイルタ7
は、誤差信号S5の高調波成分を阻止して低域成分信号
S6をサンプルホールド回路8に与える。サンプルホー
ルド回路8は、低域成分信号S6をサンプルして波形変
動を抑えた直流信号S7を電圧制御発振器9に与える。
電圧制御発振器9は、発振信号S8を出力端子(図示せ
ず)に与えると共に、分周器4及び論理回路構成の分周
制御回路10に与える。
【0005】分周器4は、分周制御回路10の制御信号
S9によつて制御されて、電圧制御発振器9の発振信号
S8を分周するときの2つの分周比が所定周期で交互に
切り換えられ、それぞれの分周比に応じた分周信号S2
を出力する。この2つの分周比は、整数をNとして1/
Nと1/(N+1)とでなる。この2つの分周比を周期
的に切り換えることによつて、見かけ上、整数に小数点
を付加した有理数を分母とする分周比で分周するいわゆ
る小数点分周方式で分周できる。分周制御回路10は、
所定周期毎に制御信号S10を自動位相補間回路5に与
えて補間信号S4を出力させる。
【0006】これにより、フラクシヨナル・N方式シン
セサイザ1は、位相比較器3で検出した位相誤差を相殺
するように補間信号S4で補正して、基準周波数の例え
ば(N+0.5 )倍の周波数の発振信号S8を出力するこ
とができる。
【0007】
【発明が解決しようとする課題】ところで、フラクシヨ
ナル・N方式シンセサイザ1は、自動位相補間回路6が
生成する補間信号S4を電圧制御発振器8の発振信号S
8だけに基づいて生成している。このため、発振信号S
8の周波数が補間信号S4の変動に直接影響されて不要
波いわゆるスプリアスが生成されないよう、低域フイル
タ7の後にサンプルホールド回路8が接続されている。
【0008】ところが、上述の構成ではサンプルホール
ド回路8を高精度の部品で構成したり完全積分回路を接
続する等、実際の構成が複雑であるという問題があつ
た。またサンプルホールドのタイミング制御が難しいと
いう欠点もあつた。さらに、上述のフラクシヨナル・N
方式シンセサイザ1では、自動位相補間回路6が制御信
号S10をアナログレベルに変換するデイジタルアナロ
グ変換器として構成されていた。このため、構成が複雑
となるという問題があつた。
【0009】ここでサンプルホールド回路8を使用しな
いで、フラクシヨナル・N方式シンセサイザより複数チ
ヤンネルの高周波信号を高速に切り換えて取り出す場合
を考える。この場合、高周波信号を高速にPLLでロツ
クさせるには、低域フイルタのカツトオフ周波数を高く
して高速化する必要がある。このようにすると、基準周
波数信号が電圧制御発振器へ抜けて、電圧制御発振器の
発振信号が基準周波数で変調されるおそれがある。この
ため、複数チヤンネルの高周波信号を高速に切り換えて
取り出すことが困難であるという問題があつた。この高
速で切り換える複数チヤンネルの高周波信号は、広帯域
で生成されたものであることが所望される。また切り換
えられた任意のチヤンネルの周波数は高速に安定するこ
とが所望される。
【0010】本発明は以上の点を考慮してなされたもの
で、広帯域の複数周波数の発振出力を高速に切り換えて
出力する際、簡易な構成で不要波の発生を抑え、かつそ
れぞれの周波数を高速にPLLロツクさせ得る周波数シ
ンセサイザ及び周波数シンセサイズ方法を提案しようと
するものである。
【0011】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、電圧制御発振器と、任意の整数を
Nとする分周比1/N又は1/(N+1)によつて、電
圧制御発振器の発振出力を分周する分周手段と、基準と
なる周波数信号を生成する基準信号生成手段と、周波数
信号と分周手段の第1の分周出力との位相差を検出する
位相差検出手段と、位相差検出手段の検出出力と逆相
で、当該検出出力を補正する補正出力を生成する補正出
力生成手段と、分周手段の分周比を周期的に1/N又は
1/(N+1)に制御する第1の制御手段と、検出出力
及び補正出力を加算する加算手段と、加算手段の加算出
力を直流化して電圧制御発振器に与えるフイルタ手段と
を有する周波数シンセサイザにおいて、補正出力による
補正期間を分周手段の第2の分周出力に応じて制御する
第2の制御手段を設ける。
【0012】また本発明においては、任意の整数をNと
する分周比1/N及び1/(N+1)を周期的に制御し
て、電圧制御発振器の発振出力を分周する分周処理と、
基準となる周波数信号と分周処理で得た第1の分周出力
との位相差を検出する位相差検出処理と、位相差検出処
理で得た検出出力と逆相で、当該検出出力を補正する補
正出力を生成する補正出力生成処理と、検出出力及び補
正出力を加算する加算処理と、当該加算処理で得た加算
出力に応じて、電圧制御発振器の発振出力の周波数を制
御する直流成分を生成する直流化処理とによつて発振出
力を生成する際の周波数シンセサイズ方法において、補
正出力による補正期間を分周処理で得た第2の分周出力
に応じて制御する。
【0013】
【作用】発振出力の第2の分周出力を与えた第2の制御
手段によつて、補正出力による補正期間を発振出力の周
期に正確に比例するように制御して、発振出力の周期に
応じて単位検出期間が増減する位相差検出手段の検出出
力をこの補正期間内で正確に補正することにより、広帯
域の複数周波数の発振出力を高速に切り換えて出力する
際、簡易な構成で不要波の発生を抑え、かつそれぞれの
周波数を高速にPLLロツクさせることができる。
【0014】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【0015】図5との対応部分に同一符号を付して示す
図1において、11は全体として通信機の搬送波周波数
とする高周波信号を広帯域で複数チヤンネル分発生する
フラクシヨナル・N方式シンセサイザを示す。フラクシ
ヨナル・N方式シンセサイザ11は、複数チヤンネルの
高周波信号を発生する際、基準信号生成手段、例えば基
準発振器2が出力する周波数信号、例えば基準周波数信
号S1の整数倍の周波数や整数倍以外の狭い間隔の周波
数で発生させ、それぞれの周波数をPLLでロツクす
る。
【0016】フラクシヨナル・N方式シンセサイザ11
は、従来のフラクシヨナル・N方式シンセサイザ1の構
成のうちサンプルホールド回路8が除かれている。また
フラクシヨナル・N方式シンセサイザ11は、従来の自
動位相補間回路6に代えて、補正出力生成手段、例えば
自動位相補間回路12と、第2の制御手段、例えばパル
ス幅制御回路13とが配設されている。
【0017】基準発振器2は、TCXO(Temperature
Compensated Crystal Qscillator、温度補償型水晶発振
器)等の高精度な発振器を使用して構成されている。基
準発振器2は、TCXOの出力を分周して正確な期間を
有する基準周波数信号S1を生成し、この基準周波数信
号S1を位相差検出手段、例えば位相比較器3に与え
る。位相比較器3は、基準発振器2の基準周波数信号S
1と分周手段、例えば分周器4の分周出力、例えば分周
信号S2との位相を比較して位相差を検出し、検出した
位相差に応じて期間が異なる矩形波でなる検出出力、例
えば誤差信号S3を加算手段、例えば加算器5に与え
る。
【0018】電圧制御発振器9の発振出力、例えば発振
信号S8が与えられる第1の制御手段、例えば分周制御
回路10は、加算器とラツチとで構成されている。分周
制御回路10は、制御信号S10を自動位相補間回路1
2に与えて、小数点分周方式による発振信号S8の位相
のゆらぎを解消する。
【0019】パルス幅制御回路13は、論理回路構成で
なり、分周器4より発振信号S8を分周した分周信号S
11が与えられる。パルス幅制御回路13は、分周信号
S11により1/(1.2〔MHz 〕) の周期を有し、発振信号
S8の周期に比例した補正幅(すなわち補正期間)を有
するパルス幅制御信号S12を生成して自動位相補間回
路12に与える。自動位相補間回路12は、大きさが制
御信号S10によつて設定されると共に、補正期間がパ
ルス幅制御信号S12によつて発振信号S8の周波数に
応じて設定された矩形波の補正出力、例えば補正信号S
13を生成し、この補正信号S13を加算器5に与え
る。
【0020】加算器5は、位相比較器3の誤差信号S3
と自動位相補間回路12の補間信号S13とを加算し
て、加算出力、例えば誤差信号S14をフイルタ手段、
例えば低域フイルタ7に与える。低域フイルタ7は、加
算器5の誤差信号S14の高調波成分を取り除いて低域
成分信号S6を電圧制御発振器9に与える。この低域フ
イルタ7は、PLLの応答を決定する。これによりフラ
クシヨナル・N方式シンセサイザ11は、PLLが位相
ずれを短期間に繰り返し補正して発振信号S8の位相を
高速に同期させる。
【0021】ここで、例えば図2に示すように、基準発
振器2は、19.2〔MHz 〕で発振し、これを分周して 1.2
〔MHz 〕の基準周波数信号S1を生成する。位相比較器
3は、NANDゲートで構成されており、このNAND
ゲートの出力を第1の選択回路16及び第2の選択回路
17に与え、この選択回路16及び17によつて誤差信
号用チヤージポンプ18を制御する。
【0022】誤差信号用チヤージポンプ18は、第1の
電源と出力端との間に介挿されたチヤージポンプ用電流
源及び入力スイツチでなる直列回路と、出力端と第2の
電源との間に介挿されたチヤージポンプ用電流源及び出
力スイツチでなる直列回路とで構成されている。図3に
示すように、誤差信号用チヤージポンプ18は、位相比
較器3の出力に応じて、入力スイツチ及び出力スイツチ
が同時に投入され、ある時刻に一方のスイツチが開かれ
る。
【0023】また誤差信号用チヤージポンプ18は、位
相差の有無及び大きさに応じて、他方のスイツチが誤差
期間0、T1 、2T1 又は3T1 後に開かれる。これに
より、誤差信号用チヤージポンプ18は、誤差期間0、
1 、2T1 又は3T1 と誤差電流I1 とでなる矩形波
の入出力電流を生成して、この矩形波電流を誤差信号S
3として出力端に与える。例えば小数点分周値を0.25
(=1/4 )として動作している場合、誤差期間は、0、
1 、2T1 、3T1 、0、T1 、2T1 、3T1 ……
の順となる。
【0024】図2に示すように、分周制御回路10は、
ラツチ19、加算器20及びラツチ21で制御信号S9
及びS10を生成し、この制御信号S9及びS10をそ
れぞれ分周器4及び自動位相補間回路12に与える。図
4に示すように、分周器4は、1.6 〔GHz 〕帯で発振す
る発振信号S8をプリスケーラ22に与える。プリスケ
ーラ22は、発振信号S8を分周比1/32で分周して図5
(E)に示す50〔MHz 〕帯の分周信号S15を生成し、
この分周信号S15を図4に示すスワローカウンタ23
及びプログラムカウンタ24に与える。
【0025】プログラムカウンタ24は、図2に示すシ
フトレジスタ25より図4に示すラツチ26を介して、
分周カウント値が例えば42又は43に設定される。これに
より、プログラムカウンタ24は、分周信号S15を分
周比1/42又は分周比1/43で分周して図5(A)又は
(C)に示す1.2 〔MHz 〕の分周信号S2を生成する。
従つて、分周器4は、全体の分周カウント値が整数N、
例えば32×42=1344に設定されて、発振信号S8を分周
比1/1344で分周した分周信号S2を生成することにな
る。
【0026】分周信号S2は、分周カウント値が42に設
定されているとき41カウントで論理「0」レベルに立ち
下がり、42カウントで論理「1」レベルに立ち上がる。
同様に、分周信号S2は、分周カウント値が43に設定さ
れているとき42カウントで論理「0」レベルに立ち下が
り、43カウントで論理「1」レベルに立ち上がる。これ
により、分周信号S2が論理「0」レベルである期間
は、分周信号S15の1周期に等しい。例えば、この論
理「0」レベルである期間は、プリスケーラ22が1.6
〔GHz 〕の発振信号S8を分周比1/32で分周するとき50
〔MHz 〕の1周期、即ち20〔ns〕となる。
【0027】図4に示すプログラムカウンタ24は、分
周信号S2をスワローカウンタ23に与える。スワロー
カウンタ23は、図2に示すシフトレジスタ25より図
4に示すラツチ27、加算器28及びラツチ29を介し
て、分周カウント値が例えば32に設定される。これによ
り、スワローカウンタ23は、分周信号S2の立ち上が
りのタイミングから分周カウント値32までカウントす
る。
【0028】またスワローカウンタ23は、図2に示す
加算器20のキヤリー信号が制御信号S9として図4に
示す加算器28に与えられると、分周カウント値が1つ
インクリメントされる。このとき図5(B)及び(D)
に示すように、スワローカウンタ23は、分周信号S1
5を1回だけ分周カウント値33までカウントして、カウ
ント信号S16をプリスケーラ22に与える。これによ
り、プリスケーラ22は、発振信号S8を1回だけ分周
比1/33で分周する。
【0029】この後、プリスケーラ22は、発振信号S
8を分周比1/32で繰り返し分周してプログラムカウンタ
24に与える。従つて、分周器4は、全体の分周カウン
ト値が整数N+1、例えば32×42+1=1345に設定され
て、発振信号S8を分周比1/1345で分周した分周信号S
2を生成することになる。因みに、図5(B)及び
(D)の波形中の×印は、論理「0」又は「1」レベル
となることを示す。
【0030】分周器4は、このようにして生成した分周
信号S2を位相比較器3に与えると共に、ラツチ30を
介して分周制御回路10に与える。また分周器4は、分
周信号S2及びS15を分周信号S11として、図2に
示すパルス幅制御回路13に与える。図2に示すよう
に、パルス幅制御回路13はDフリツプフロツプでな
り、分周信号S2及びS15をそれぞれD端子及びT端
子に入力する。これにより、パルス幅制御回路13は、
反転出力をパルス幅制御信号S12として自動位相補間
回路12に出力し、補正期間をパルス幅制御信号S12
の論理「1」レベルの期間に設定する。
【0031】図5(A)及び(C)に示すように、分周
信号S2は、論理「0」レベルの期間が分周信号S15
の1周期に等しい。これにより、図5(F)及び(G)
に示すように、パルス幅制御信号S12は、分周信号S
2と同時に論理「1」レベルに立ち上がり、論理「1」
レベルである期間が分周信号S15の1周期に等しい。
また分周信号S15の1周期は、発振信号S8の周期に
比例して増減する。これにより、パルス幅制御信号S1
2は、論理「1」レベルである期間が発振信号S8の周
期に比例して増減することになる。因みに、位相比較器
3に与えられる分周信号S2の論理「0」レベルの期間
が分周信号S15の1周期に等しいことにより、発振信
号S8の周期に応じて誤差期間T1 は増減する。
【0032】図2に示すように、自動位相補間回路12
は、大きさ及び補正期間がそれぞれ制御信号S10及び
パルス幅制御信号S12で設定された補正電流を生成す
る。自動位相補間回路12は、この補正電流を補正信号
S13として加算器5に出力して、位相ゆらぎを起こす
誤差信号S3を相殺する。自動位相補間回路12は、こ
の補正電流の大きさを第1〜第4系統の補正用チヤージ
ポンプ31〜34によつて設定する。
【0033】第1〜第4系統の補正用チヤージポンプ3
1〜34は、第1の電源と出力端との間に介挿されたチ
ヤージポンプ用電流源及び入力スイツチでなる直列回路
と、出力端と第2の電源との間に介挿されたチヤージポ
ンプ用電流源及び出力スイツチでなる直列回路とでそれ
ぞれ構成されている。第1〜第4系統の補正用チヤージ
ポンプ31〜34は、それぞれの電流源に暗電流が流さ
れ、誤差信号S3を打ち消す際、それぞれ入力スイツチ
及び出力スイツチが同時に投入される。これにより、第
1の電源側のチヤージポンプ用電流源の電流と、第2の
電源側のチヤージポンプ用電流源の電流との差分電流が
入力電流又は出力電流として生成される。
【0034】即ち、第1系統の補正用チヤージポンプ3
1は、第2の電源側のチヤージポンプ用電流源が第1の
電源側のチヤージポンプ用電流源に比してI0 だけ小さ
い電流を流して入力電流I0 を生成する。第2系統の補
正用チヤージポンプ32は、第2の電源側のチヤージポ
ンプ用電流源が第1の電源側のチヤージポンプ用電流源
に比してI0 だけ大きい電流を流して出力電流−I0
生成する。
【0035】第3系統の補正用チヤージポンプ33は、
第2の電源側のチヤージポンプ用電流源が第1の電源側
のチヤージポンプ用電流源に比して2I0 だけ小さい電
流を流して入力電流2I0 を生成する。第4系統の補正
用チヤージポンプ34は、第2の電源側のチヤージポン
プ用電流源が第1の電源側のチヤージポンプ用電流源に
比して2I0 だけ大きい電流を流して出力電流−2I0
を生成する。
【0036】自動位相補間回路12は、第1及び第3の
補正用チヤージポンプ31及び33又は第2及び第4の
チヤージポンプ32及び34を所定の周期で選択的に組
み合わせる。これにより、図6に示すように、位相差の
有無及び大きさに応じた補正電流、0、I0 、2I0
は3I0 と補正期間T0 とを有する入力電流又は出力電
流でなる補正信号S13が生成される。例えば小数点分
周値を0.25(=1/4 )として動作している場合、自動位
相補間回路12が生成する補正電流は、0、I0 、2I
0 、3I0 、0、I0 、2I0 、3I0 ……の大きさ順
に生成される。
【0037】誤差信号S3の誤差電流I1 及び誤差期間
1 と、補正信号S13の補正電流I0 及び補正期間T
0 との間には、I1 ×T1 =I0 ×T0 の関係が成り立
つ。電圧制御発振器9が 1.6〔GHz〕帯で発振している
ことにより、例えば、小数点分周値を0.25(=1/4 )と
し、I1 =1.45〔mA〕、T1 = 603〔ps〕×(1/4)及
びT0 =20〔ns〕とする場合には、I0 =11〔μA〕に
設定される。
【0038】加算器5は、誤差信号用チヤージポンプ1
8と、補正用チヤージポンプ31〜34とより出力され
た電流をワイアード加算して低域フイルタ7に与える。
低域フイルタ7は、受動回路、能動回路が任意に選択さ
れる。自動位相補間回路12は、リセツト回路41によ
つてそれぞれの回路をリセツトする。
【0039】因みに、誤差信号用チヤージポンプ18の
入力スイツチ及び出力スイツチは、第1及び第2の選択
回路16及び17によつて、低域フイルタ7で任意に選
択した受動回路又は能動回路に応じて、一方のスイツチ
が先に開放される。同様に、第1〜第4系統の補正用チ
ヤージポンプ31〜34の入力スイツチ及び出力スイツ
チは、アンド回路35及び36でそれぞれ制御される第
3及び第4の選択回路37及び38によつて、低域フイ
ルタ7で任意に選択した受動回路又は能動回路に応じ
て、一方のスイツチが使用される。
【0040】以上の構成において、分周器4は分周カウ
ント値の整数Nとして例えば1376を設定されて、発振信
号S8をそれぞれN+(1/4) 分周、N+(1/2) 分周、N
+(3/4) 分周及びN+(0/4) 分周し、電圧制御発振器9
の発振周波数は、それぞれの分周比に応じてPLLでロ
ツクされて安定しているとする。また補正用チヤージポ
ンプ31〜34のうち補正用チヤージポンプ32及び3
4を選択して組み合わせるとする。
【0041】まずN+(1/4) 分周する場合、図7(A)
に示すように、時刻t0 において、基準周波数信号S1
及び分周信号S2の位相が合うと、位相比較器3の誤差
信号S3は0となる。また図7(B)に示すように、自
動位相補間回路12は、補正用チヤージポンプ32及び
34が開放されて、補正信号S13を0とする。さらに
図7(C)に示すように、この時刻t0 において、分周
カウント値はN+1からNに切り換えられる。
【0042】続いて、時刻t0 より期間1/(1.2〔MHz
〕) だけ経過した時刻t1 において、所望するN+(1/
4) 分周に比して1/4 分周分早く分周器4がカウントを
終了することにより、1/4 分周分の位相ずれが発生す
る。このため、位相比較器3はこの位相ずれを検出し
て、1/4 分周分のずれに応じた矩形波の誤差信号S3を
出力する。図7(A)に示すように、このときの誤差信
号S3は、電流の大きさ及び継続時間を紙面上の高さ及
び幅にそれぞれ対応させた面積A1 の矩形として表示さ
れる。
【0043】一方、時刻t1 の少し前に、自動位相補間
回路12は、大きさが補正用チヤージポンプ32だけで
決まる矩形波の補正信号S13を出力する。この補正信
号S13による補正期間T0 は、時刻t1 を中心として
例えば20〔ns〕となる。図7(B)に示すように、この
ときの補正信号S13は、電流の大きさ及び継続時間20
〔ns〕を紙面上の高さ及び幅にそれぞれ対応させた面積
1 の矩形として表示される。
【0044】この誤差信号S3及び補正信号S13を加
算すると、20〔ns〕の期間での誤差信号S14は、実質
的に0となり、N+(1/4) 分周した状態にPLLロツク
していることになる。因みに、図中に示すSは、チヤー
ジポンプの電流のうち暗電流として相殺される部分であ
る。
【0045】続いて、時刻t1 より期間1/(1.2〔MHz
〕) だけ経過した時刻t2 において、1/2 分周分早く
分周器4がカウントを終了することにより、1/2 分周分
の位相ずれが発生する。このため、位相比較器3はこの
位相ずれを検出して、1/2 分周分のずれに応じた矩形波
の誤差信号S3を出力する。図7(A)に示すように、
このときの誤差信号S3は、面積2A1 の矩形として表
示される。
【0046】一方、時刻t2 の少し前に、自動位相補間
回路12は、大きさが補正用チヤージポンプ34だけで
決まる矩形波の補正信号S13を出力する。この補正信
号S13による補正期間T0 は、時刻t2 を中心として
20〔ns〕となる。図7(B)に示すように、このときの
補正信号S13は、面積2A1 の矩形として表示され
る。この誤差信号S3及び補正信号S13を加算する
と、20〔ns〕の期間での誤差信号S14は、実質的に0
となる。
【0047】続いて、時刻t2 より期間1/(1.2〔MHz
〕) だけ経過した時刻t3 において、3/4 分周分早く
分周器4がカウントを終了することにより、3/4 分周分
の位相ずれが発生する。このため、位相比較器3はこの
位相ずれを検出して、3/4 分周分のずれに応じた矩形波
の誤差信号S3を出力する。図7(A)に示すように、
このときの誤差信号S3は、面積3A1 の矩形として表
示される。また図7(C)に示すように、この時刻t3
において、分周カウント値はNからN+1に切り換えら
れる。
【0048】一方、時刻t3 の少し前に、自動位相補間
回路12は、大きさが補正用チヤージポンプ32及び3
4で決まる矩形波の補正信号S13を出力する。この補
正信号S13による補正期間T0 は、時刻t3 を中心と
して20〔ns〕となる。図7(B)に示すように、このと
きの補正信号S13は、面積3A1 の矩形として表示さ
れる。この誤差信号S3及び補正信号S13を加算する
と、20〔ns〕の期間での誤差信号S14は、実質的に0
となる。
【0049】続いて、時刻t3 より期間1/(1.2〔MHz
〕) だけ経過した時刻t4 において、基準周波数信号
S1及び分周信号S2の位相が合つて、位相比較器3の
誤差信号S3は0となり、時刻t0 のときと同様に、誤
差信号S14は0となる。このようにして期間1/(1.2
〔MHz 〕) の4倍分の期間、即ち期間1/(300〔KHz〕)
を1周期として上述の動作が繰り返されて、電圧制御発
振器9は、中心周波数に比して 300〔KHz 〕分高い周波
数にPLLロツクさせた発振信号S8を出力できる。ま
た誤差信号S3及び補正信号S13の波形面積を同一と
して互いに相殺すると共に、互いに相殺するタイミング
がほぼ一致することにより、電圧制御発振器9に加わる
不要波の生成を一段と小さく抑えることができる。
【0050】次に、N+(1/2) 分周する場合、図7
(D)に示すように、時刻t0 において、基準周波数信
号S1及び分周信号S2の位相が合うと、位相比較器3
の誤差信号S3は0となる。また図7(E)に示すよう
に、自動位相補間回路12は、補正用チヤージポンプ3
2及び34が開放されて、補正信号S13を0とする。
さらに図7(F)に示すように、この時刻t0 におい
て、分周カウント値はN+1からNに切り換えられる。
【0051】続いて、時刻t1 において、所望するN+
(1/2) 分周に比して1/2 分周分早く分周器4がカウント
を終了することにより、1/2 分周分の位相ずれが発生す
る。このため、位相比較器3はこの位相ずれを検出し
て、1/2 分周分のずれに応じた矩形波の誤差信号S3を
出力する。図7(D)に示すように、このときの誤差信
号S3は、面積2A2 の矩形として表示される。また図
7(F)に示すように、この時刻t1 において、分周カ
ウント値はNからN+1に切り換えられる。
【0052】一方、時刻t1 の少し前に、自動位相補間
回路12は、大きさが補正用チヤージポンプ34だけで
決まる矩形波の補正信号S13を出力する。この補正信
号S13による補正期間T0 は、時刻t1 を中心として
20〔ns〕となる。図7(E)に示すように、このときの
補正信号S13は、面積2A2 の矩形として表示され
る。この誤差信号S3及び補正信号S13を加算する
と、20〔ns〕の期間での誤差信号S14は、実質的に0
となり、N+(1/2) 分周した状態にPLLロツクしてい
ることになる。
【0053】続いて、時刻t2 において、基準周波数信
号S1及び分周信号S2の位相が合つて、位相比較器3
の誤差信号S3は0となる。これにより、N+(1/2) 分
周した状態にPLLロツクしていることになる。また図
7(F)に示すように、この時刻t2 において、分周カ
ウント値はN+1からNに切り換えられる。
【0054】続いて、時刻t3 においての動作は、上述
の時刻t1 のときと同一である。続いて、時刻t4 にお
いての動作は、上述の時刻t0 のときと同一である。こ
れにより、N+(1/2) 分周した状態にそれぞれPLLロ
ツクしていることになる。このようにして期間1/(1.2
〔MHz 〕) の2倍分の期間、すなわち1/(600〔KHz〕)
を1周期として上述の動作が繰り返されて、電圧制御発
振器9は、中心周波数に比して 600〔KHz 〕分高い周波
数にPLLロツクさせた発振信号S8を出力できる。
【0055】次に、N+(3/4) 分周する場合、図8
(A)に示すように、時刻t0 において、基準周波数信
号S1及び分周信号S2の位相が合うと、位相比較器3
の誤差信号S3は0となる。また図8(B)に示すよう
に、自動位相補間回路12は、補正用チヤージポンプ3
2及び34が開放されて、補正信号S13を0とする。
さらに図8(C)に示すように、この時刻t0 におい
て、分周カウント値はN+1からNに切り換えられる。
【0056】続いて、時刻t1 において、所望するN+
(3/4) 分周に比して3/4 分周分早く分周器4がカウント
を終了することにより、3/4 分周分の位相ずれが発生す
る。このため、位相比較器3はこの位相ずれを検出し
て、3/4 分周分のずれに応じた矩形波の誤差信号S3を
出力する。図8(A)に示すように、このときの誤差信
号S3は、面積3A3 の矩形として表示される。また図
8(C)に示すように、この時刻t1 において、分周カ
ウント値はNからN+1に切り換えられる。
【0057】一方、時刻t1 の少し前に、自動位相補間
回路12は、大きさが補正用チヤージポンプ32及び3
4で決まる矩形波の補正信号S13を出力する。この補
正信号S13による補正期間T0 は、時刻t1 を中心と
して20〔ns〕となる。図8(B)に示すように、このと
きの補正信号S13は、面積3A3 の矩形として表示さ
れる。この誤差信号S3及び補正信号S13を加算する
と、20〔ns〕の期間での誤差信号S14は、実質的に0
となり、N+(3/4) 分周した状態にPLLロツクしてい
ることになる。
【0058】続いて、時刻t2 において、1/2 分周分早
く分周器4がカウントを終了することにより、1/2 分周
分の位相ずれが発生する。このため、位相比較器3はこ
の位相ずれを検出して、1/2 分周分のずれに応じた矩形
波の誤差信号S3を出力する。図8(A)に示すよう
に、このときの誤差信号S3は、面積2A3 の矩形とし
て表示される。
【0059】一方、時刻t2 の少し前に、自動位相補間
回路12は、大きさが補正用チヤージポンプ34だけで
決まる矩形波の補正信号S13を出力する。この補正信
号S13による補正期間T0 は、時刻t2 を中心として
20〔ns〕となる。図8(B)に示すように、このときの
補正信号S13は、面積2A3 の矩形として表示され
る。この誤差信号S3及び補正信号S13を加算する
と、20〔ns〕の期間での誤差信号S14は、実質的に0
となる。
【0060】続いて、時刻t3 において、1/4 分周分早
く分周器4がカウントを終了することにより、1/4 分周
分の位相ずれが発生する。このため、位相比較器3はこ
の位相ずれを検出して、1/4 分周分のずれに応じた矩形
波の誤差信号S3を出力する。図8(A)に示すよう
に、このときの誤差信号S3は、面積A3 の矩形として
表示される。
【0061】一方、時刻t3 の少し前に、自動位相補間
回路12は、大きさが補正用チヤージポンプ32だけで
決まる矩形波の補正信号S13を出力する。この補正信
号S13による補正期間T0 は、時刻t3 を中心として
20〔ns〕となる。図8(B)に示すように、このときの
補正信号S13は、面積A1 の矩形として表示される。
この誤差信号S3及び補正信号S13を加算すると、20
〔ns〕の期間での誤差信号S14は、実質的に0とな
る。
【0062】続いて、時刻t3 より期間1/(1.2〔MHz
〕) だけ経過した時刻t4 において、基準周波数信号
S1及び分周信号S2の位相が合つて、位相比較器3の
誤差信号S3は0となり、時刻t0 のときと同様に、誤
差信号S14は0となる。このようにして期間1/(1.2
〔MHz 〕) の4倍分の期間を1周期として上述の動作が
繰り返されて、電圧制御発振器9は、中心周波数に比し
て 900〔KHz 〕分高い周波数にPLLロツクさせた発振
信号S8を出力できる。
【0063】次に、N+(0/4) 分周する場合、図8
(D)〜(F)に示すように、整数Nで分周することに
より、位相比較器3の誤差信号S3は0となる。これに
より、電圧制御発振器9は、整数Nの倍数の周波数にP
LLロツクさせた発振信号S8を出力できる。
【0064】このようにして、誤差信号S3の誤差期間
1 が発振信号S8の周期に応じて増減しても、発振信
号S8を分周した分周信号S2及びS15によつて、補
正期間T0 を発振信号S8の周期に応じて正確に設定さ
れた補正信号S13が期間1/(1.2〔MHz 〕) 毎に生成さ
れて、誤差信号S3を一段と正確に補正できる。これに
より、不要波の発生を有効に減少させることができると
共に、発振信号S8の周波数が広帯域であつても、帯域
の上端から下端まで誤差信号S3を一段と正確に補正で
きる。
【0065】またN+(1/4) 分周、N+(1/2) 分周、N
+(3/4) 分周及びN+(0/4) 分周に共通な1周期である
期間1/(300〔KHz 〕) で位相誤差を検出及び補正してP
LLロツクすることに加えて、1/4 の周期である期間1/
(1.2〔MHz 〕) 毎に補正タイミングを合わせて位相誤差
を検出及び補正してPLLロツクできる。これにより、
複数チヤンネルの発振信号S8を高速に切り換える際
に、それぞれのチヤンネルの周波数を一段と高速にPL
Lロツクさせて出力できることになる。
【0066】さらに発振信号S8の周波数が変更された
過渡期の補正期間T0 は、発振信号S8の周期の増減に
応じて分周中でも増減する。これにより、変更後の周波
数に対応した補正期間T0 を一段と高速に設定できるこ
とになる。従つて、発振信号S8の周波数が広帯域であ
つても、帯域の上端から下端までそれぞれのチヤンネル
の周波数を一段と高速にPLLロツクさせて出力でき
る。
【0067】以上の構成によれば、発振信号S8の分周
信号S2及びS15を与えたパルス幅制御回路13によ
つて、補正信号S13による補正期間T0 を発振信号S
8の周期に正確に比例するように制御して、発振信号S
8の周期に応じて誤差期間T1 が増減する位相比較器3
の誤差信号S3をこの補正期間T0 内で正確に補正する
ことにより、広帯域の複数チヤンネルの高周波信号を高
速に切り換えて出力する際、簡易な構成で不要波の発生
を抑え、かつそれぞれの周波数を高速にPLLロツクさ
せることができる。
【0068】また自動位相補間回路12を簡易に構成で
きる。さらにサンプルホールド回路8が不要となり、全
体を簡易に構成できる。
【0069】なお上述の実施例においては、通信機の搬
送波周波数とする高周波信号を複数チヤンネル分発生す
る場合について述べたが、本発明はこれに限らず、任意
の周波数の信号を複数チヤンネル分発生する場合に広く
適用し得る。この場合にも上述と同様の効果を得ること
ができる。
【0070】また上述の実施例においては、Nの倍数の
周波数間を4つに分割するように分周する場合について
述べたが、本発明はこれに限らず、Nの倍数の周波数間
を3つ以下や5つ以上に分割するように分周する場合に
も適用できる。
【0071】さらに上述の実施例においては、誤差信号
用チヤージポンプ18が生成する誤差信号に応じた補正
信号の大きさを設定する際、4系統の補正用チヤージポ
ンプ31〜34を組み合わせる場合について述べたが、
本発明はこれに限らず、5系統以上の補正用チヤージポ
ンプを組み合わせて補正する場合にも適用できる。
【0072】さらに上述の実施例においては、誤差信号
S3の期間に係わらず、誤差信号S3が立ち上がるタイ
ミングと補正信号S13の期間の中心とが一致する場合
について述べたが、本発明はこれに限らず、誤差信号S
3の期間に応じて補正信号S13の期間の中心を調節し
ても良い。
【0073】
【発明の効果】上述のように本発明によれば、発振出力
の第2の分周出力を与えた第2の制御手段によつて、補
正出力による補正期間を発振出力の周期に正確に比例す
るように制御して、発振出力の周期に応じて単位検出期
間が増減する位相差検出手段の検出出力をこの補正期間
内で正確に補正することにより、広帯域の複数周波数の
発振出力を高速に切り換えて出力する際、簡易な構成で
不要波の発生を抑え、かつそれぞれの周波数を高速にP
LLロツクさせ得る周波数シンセサイザ及び周波数シン
セサイズ方法を実現できる。
【図面の簡単な説明】
【図1】本発明による周波数シンセサイザ及び周波数シ
ンセサイズ方法の一実施例によるフラクシヨナル・N方
式シンセサイザを示すブロツク図である。
【図2】フラクシヨナル・N方式シンセサイザの詳細な
構成を示す接続図である。
【図3】誤差信号用チヤージポンプの出力生成方法の説
明に供する波形図である。
【図4】分周器の構成を示すブロツク図である。
【図5】分周信号及びパルス幅制御信号のタイミングを
示すタイミング図である。
【図6】補正用チヤージポンプの出力生成方法の説明に
供する波形図である。
【図7】N+(1/4) 分周、及びN+(1/2) 分周のときの
位相比較器の誤差信号、自動位相補間回路の補正信号及
び分周器のカウント値切換のそれぞれのタイミングを示
すタイミング図である。
【図8】N+(1/4) 分周、及びN+(1/2) 分周のときの
位相比較器の誤差信号、自動位相補間回路の補正信号及
び分周器のカウント値切換のそれぞれのタイミングを示
すタイミング図である。
【図9】従来のフラクシヨナル・N方式シンセサイザを
示すブロツク図である。
【符号の説明】
1、11……フラクシヨナル・N方式シンセサイザ、2
……基準発振器、3……位相比較器、4……分周器、
5、20、28……加算器、6、12……自動位相補間
回路、7……低域フイルタ、8……サンプルホールド回
路、9……電圧制御発振器、10……分周制御回路、1
3……パルス幅制御回路、15……カウンタ、16、1
7、37、38……選択回路、18……誤差信号用チヤ
ージポンプ、19、21、26、27、29、30……
ラツチ、22……プリスケーラ、23……スワローカウ
ンタ、24……プログラムカウンタ、25……シフトレ
ジスタ、31〜34……補正用チヤージポンプ、35、
36……アンド回路、41……リセツト回路。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】電圧制御発振器と、任意の整数をNとする
    分周比1/N又は1/(N+1)によつて、上記電圧制
    御発振器の発振出力を分周する分周手段と、基準となる
    周波数信号を生成する基準信号生成手段と、上記周波数
    信号と上記分周手段の第1の分周出力との位相差を検出
    する位相差検出手段と、上記位相差検出手段の検出出力
    と逆相で、当該検出出力を補正する補正出力を生成する
    補正出力生成手段と、上記分周手段の分周比を周期的に
    上記1/N又は上記1/(N+1)に制御する第1の制
    御手段と、上記検出出力及び上記補正出力を加算する加
    算手段と、上記加算手段の加算出力を直流化して上記電
    圧制御発振器に与えるフイルタ手段とを有する周波数シ
    ンセサイザにおいて、 上記補正出力による補正期間を上記分周手段の第2の分
    周出力に応じて制御する第2の制御手段を具えることを
    特徴とする周波数シンセサイザ。
  2. 【請求項2】上記第1の制御手段は、 上記分周比の制御に応じて、上記補正出力の大きさを周
    期的に制御することを特徴とする請求項1に記載の周波
    数シンセサイザ。
  3. 【請求項3】上記第2の制御手段は、 上記第2の分周出力に応じて、上記補正出力による補正
    タイミングを制御することを特徴とする請求項1に記載
    の周波数シンセサイザ。
  4. 【請求項4】上記補正出力生成手段は、 電流値が異なる複数の電流源を有し、 上記電流源を上記分周比の制御に応じて選択して、上記
    補正出力を生成することを特徴とする請求項1に記載の
    周波数シンセサイザ。
  5. 【請求項5】任意の整数をNとする分周比1/N及び1
    /(N+1)を周期的に制御して、電圧制御発振器の発
    振出力を分周する分周処理と、基準となる周波数信号と
    上記分周処理で得た第1の分周出力との位相差を検出す
    る位相差検出処理と、上記位相差検出処理で得た検出出
    力と逆相で、当該検出出力を補正する補正出力を生成す
    る補正出力生成処理と、上記検出出力及び上記補正出力
    を加算する加算処理と、当該加算処理で得た加算出力に
    応じて、上記電圧制御発振器の発振出力の周波数を制御
    する直流成分を生成する直流化処理とによつて上記発振
    出力を生成する際の周波数シンセサイズ方法において、 上記補正出力による補正期間を上記分周処理で得た第2
    の分周出力に応じて制御することを特徴とする周波数シ
    ンセサイズ方法。
  6. 【請求項6】上記分周比の制御に応じて、上記補正出力
    の大きさを周期的に制御することを特徴とする請求項5
    に記載の周波数シンセサイズ方法。
  7. 【請求項7】上記第2の分周出力に応じて、上記補正出
    力による補正タイミングを制御することを特徴とする請
    求項5に記載の周波数シンセサイズ方法。
  8. 【請求項8】電流値が異なる複数の電流源を上記分周比
    の制御に応じて選択して、上記補正出力を生成すること
    を特徴とする請求項5に記載の周波数シンセサイズ方
    法。
JP7188343A 1995-06-30 1995-06-30 周波数シンセサイザ及び周波数シンセサイズ方法 Pending JPH0918340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7188343A JPH0918340A (ja) 1995-06-30 1995-06-30 周波数シンセサイザ及び周波数シンセサイズ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7188343A JPH0918340A (ja) 1995-06-30 1995-06-30 周波数シンセサイザ及び周波数シンセサイズ方法

Publications (1)

Publication Number Publication Date
JPH0918340A true JPH0918340A (ja) 1997-01-17

Family

ID=16221963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7188343A Pending JPH0918340A (ja) 1995-06-30 1995-06-30 周波数シンセサイザ及び周波数シンセサイズ方法

Country Status (1)

Country Link
JP (1) JPH0918340A (ja)

Similar Documents

Publication Publication Date Title
US5521948A (en) Frequency synthesizer
US6456164B1 (en) Sigma delta fractional-N frequency divider with improved noise and spur performance
US4573176A (en) Fractional frequency divider
US5233316A (en) Digital voltage controlled oscillator having a ring oscillator with selectable output taps
EP1249936A2 (en) Lock detection circuit
US20030198311A1 (en) Fractional-N frequency synthesizer and method
JPH11234122A (ja) ディジタルpll回路とクロックの生成方法
KR0138220B1 (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
JPH0897711A (ja) Pll回路
US5563531A (en) Digital phase comparator
JP3506287B2 (ja) 周波数シンセサイザ及び周波数シンセサイズ方法
JP3417734B2 (ja) 周波数シンセサイザ及び周波数シンセサイズ方法
US6556087B2 (en) Fractional frequency division frequency synthesizer having rounded phase control value
KR100209739B1 (ko) 주파수 발생장치
JPH0918340A (ja) 周波数シンセサイザ及び周波数シンセサイズ方法
KR100343078B1 (ko) 주파수신세사이저
JPH1070457A (ja) Pll回路
JP2002280897A (ja) フルディジタルpll回路
US6298106B1 (en) Frequency synthesiser
JPH0795051A (ja) ディジタルpll回路
JPH0661848A (ja) 位相同期発振器
JPH05199498A (ja) クロツク発生回路
JPH0336114Y2 (ja)
JPS6333739B2 (ja)
JPH09130238A (ja) 位相比較回路