KR100343078B1 - 주파수신세사이저 - Google Patents

주파수신세사이저 Download PDF

Info

Publication number
KR100343078B1
KR100343078B1 KR1019950010085A KR19950010085A KR100343078B1 KR 100343078 B1 KR100343078 B1 KR 100343078B1 KR 1019950010085 A KR1019950010085 A KR 1019950010085A KR 19950010085 A KR19950010085 A KR 19950010085A KR 100343078 B1 KR100343078 B1 KR 100343078B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
divider
dividers
division ratio
Prior art date
Application number
KR1019950010085A
Other languages
English (en)
Other versions
KR950035076A (ko
Inventor
다께우찌이사오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR950035076A publication Critical patent/KR950035076A/ko
Application granted granted Critical
Publication of KR100343078B1 publication Critical patent/KR100343078B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/18—Automatic scanning over a band of frequencies
    • H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
    • H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

간단한 구성으로 기준 신호의 정수배 이외의 주파수 신호를 출력시킬 수 있는 주파수 신세사이저를 제공하는 것을 목적으로 한다.
전압 제어 발진기(5)와, 이 전압 제어 발진기(5)의 출력을 분주비 1/N 또는 1/(N+1)[N은 임의의 정수]로 분주할 수 있는 복수개의 분주기(14, 15)와, 이 각 분주기(14, 15)의 분주비 제어 수단(16)과, 기준 주파수 신호 공급 수단(1)로부터의 신호와 분주기(14, 15)의 분주 신호와의 위상차를 개별적으로 검출하는 복수개의 위상 비교기(11, 112)와, 이 위상 비교기(14, 15)의 비교 오차 신호를 가산하는 가산기(13)과, 이 가산기(13)의 가산 출력을 직류화하여 전압 제어 발진기(5)에 공급하는 필터(4)로 구성되고, 제어 수단(16)의 제어로 각 분주기(14, 15)의 분주비를 1/N 또는 1/(N+1)로 주기적으로 각각이 다른 타이밍에서 변화되도록 했다.

Description

주파수 신세사이저
본 발명은 PLL 회로(페이즈ㆍ로크드ㆍ루프 회로)에 의한 주파수 신세사이저에 관한 것이다.
통상, PLL 회로에 의한 주파수 신세사이저는 기준이 되는 발진기가 출력하는 주파수 신호의 정수배의 주파수 신호를 작성해서 출력한다. 이에 대하여 정수배 보다 세밀한 간격으로 주파수를 변화시킬 수 있는 주파수 신세사이저가 개발되고 있다. 종래의 이런 주파수 신세사이저의 일예를 제5도에 도시한다. 이 주파수 신세사이저는 블랭크셔널ㆍN 방식이라 불리는 방식으로, 기준 발진기(1)이 출력하는 기준 주파수 신호를 위상 비교기(2)에 공급한다.
상기 위상 비교기(2)에서는 후술하는 분주기(7)이 출력하는 분주 신호와, 기준 주파수 신호와의 위상차를 검출하는 회로에서 검출된 위상차를 기초로 한 오차 신호를 가산기(3)에 공급한다. 이 가산기(3)에서는 후술하는 자동 위상 보간 회로(9)가 출력하는 보간 신호를 오차 신호에 가산하는 처리가 행해지고, 가산된 오차 신호를 로우 패스 필터(LPF:4)에 공급한다. 이 로우 패스 필터(4)에서는 오차 신호를 직류화하는 처리가 행해지고, 직류화천 오차 신호를 전압 제어 발진기(VCO:5)에 제어 신호로서 공급한다. 그리고, 전압 제어 발진기(5)의 발진 출력을 주파수 신호 출력 단자(6)에 공급함과 동시에, 분주기(7) 및 제어부(8)에 공급한다.
분주기(7)은 전압 제어 발진기(5)의 발진 출력을 분주하는 회로이지만, 제어부(8)의 제어로 분주비가 소정치 1/N(N은 정수)와 1/(N+1)로 교대로 변화하도록 되어 있다. 그리고, 상기 분주기(7)의 분주 신호를 위상 비교기(2)에 공급한다. 또, 제어부(8)은 소정 주기마다 자동 위상 보간 회로(9)로부터 보간 신호를 출력하도록 제어한다.
이와 같이 구성되는 주파수 신세사이저의 동작을 제6도의 타이밍을 참조하여 설명한다. 우선, 기준 발진기(1)이 출력하는 기준 주파수 신호는 제6도의 A에 도시한 주기의 신호로 하면, 이 기준 주파수 신호의 어떤 타이밍 ta에서 제6도의 B에 도시한 바와 같이 분주기(7)의 분주비를 1/N으로 한다. 그리고, 기준 주파수 신호가 타이밍 ta에서 1주기 진행한 타이밍 tb가 되면 분주기(7)의 분주비를 1/(N+1)로 한다. 또한, 기준 주파수 신호가 타이밍 tb에서 1주기 진행한 타이밍 tc가 되면 분주기(7)의 분주비를 1/N으로 복귀한다. 이하, 1주기마다 분주기 1(N+1), 1/N을 반복한다.
이와 같이 분주비를 설정한 경우, 위상 비교기(2)에서 검출되는 위상 오차는 제6도 C에 도시한 바와 같이 기준 주파수 신호의 2주기마다 분주비가 1/N에서 1(N+1)으로 변화하는 시점에서 소정의 위상 오차 φ1이 검출된다. 따라서, 그 상태에서는 전압 제어 발진기(5)의 발진 주파수가 흐트러진다.
여기서, 상기 회로에서는 상기 기준 주파수 신호의 2주기마다 위상 오차 φ1을 보정하는 보간 신호를 자동 위상 보간 회로(9)로부터 출력시키고, 이 보간 신호의 가산기(3)에서 가산하여 위상 오차 φ1를 캔슬시키며, 전압 제어 발진기(5)의 발진 출력은 안정시킨다.
이와 같이 처리하여 기준 주파수 신호의 (N+0.5)배의 주파수 신호를 전압 제어 발진기(5)가 출력함으로써, 정수배보다 세밀한 간격으로 주파수를 변화시키는 것이 가능해진다.
그런데, 상기 제5도에 도시한 회로의 경우에는 자동 위상 보간 회로와 그 주변 회로 구성이 복잡해진다는 결점이 있었다. 즉, 자동 위상 보간 회로는 제어 데이타를 아날로그 레벨로 변환하는 디지탈/아날로그 변환기로서 구성되어 있고, 그 구성이 복잡하여 상기 자동 위상 보간 회로를 설치하면, PLL 회로의 구성이 복잡해진다.
본 발명은 이러한 점을 감안하여, 간단한 구성으로 기준 신호의 정수배 이외의 주파수 신호를 출력시킬 수 있는 주파수 신세사이저를 제공하는 것을 목적으로 한다.
본 발명은 예를 들면 제1도에 도시한 바와 같이, 전압 제어 발진기(5)와, 이전압 제어 발진기(5)의 출력을 분주비 1/N 또는 1/(N+1)[N은 임의의 정수]로 분주 할 수 있는 M개 [M은 2이상의 정수]의 분주기(14, 15)와, 이 M개의 분주기(14, 15)의 분주비를 제어하는 제어 수단(16)과, 기준이 되는 주파수 신호의 공급 수단(1)과, 이 공급 수단(1)로부터 공급되는 기준 주파수 신호와 M개의 분주기(14, 15)의 분주 신호와의 위상차를 개별적으로 검출하는 M개의 위상 비교기(11, 112)와, 이 M개의 위상 비교기(14, 15)의 비교 오차 신호를 가산하는 가산기(13)과, 이 가산기(13)의 가산 출력을 직류화하여 전압 제어 발진기(5)에 공급하는 필터(4)로 구성하여 제어 수단(16)의 제어로 M개의 분주기(14, 15)의 분주비를 1/N 또는 1/(N+1)로 주기적으로 변화시킴과 동시에, 이 분주비가 변화하는 1주기 중에 분주비가 1/N 또는 1/(N+1)이 되는 타이밍을 각 분주기마다 변화시키도록 한 것이다.
또, 이 경우에 예를 들면 제1도 도시한 바와 같이 분주기를 2개로 하여 한쪽 분주기로 분주비를 1/N과 1/(N+1)로 교대로 변화시키고, 다른쪽 분주기로 분주비를 1/(N+1)과 1/N으로 교대로 변화시키며, 기준 주파수 신호의 (정수+0.5)배의 주파수 신호를 전압 제어 발진기가 출력하도록 한 것이다.
또한, 상술한 경우에 예를 들면 제3도에 도시한 바와 같이 분주기를 4개로 하고, 이 4개의 분주기의 분주비를 기준 주파수 신호의 4주기에 1회씩 각각이 다른 타이밍에서 1/(N+1)로 하며, 그 밖의 타이밍에서 1/N으로 하여 기준 주파수 신호의 (정수+0.25)배의 주파수 신호를 전압 제어 발진기가 출력하도록 한 것이다.
본 발명에 따르면, 각 분주기의 분주비가 다른 타이밍에서 주기적으로 변화하므로 각 분주 신호와 기준 주파수 신호와의 위상 오차는 주기적으로 변동하지만, 각 위상 오차 신호를 가산하여 평균적인 위상 오차는 동일해지고, 전압 제어발진기를 균일한 상태에서 제어할 수 있게 되고, 안정되어 분주비 1/N과 1/(N+1)을 조합시킨 분주비에 의한 발진 제어가 가능해진다.
이 경우, 분주기를 2개로 하여 한쪽의 분주기로 분주비를 1/N과 1/(N+1)로 교대로 변화시키고, 다른쪽의 분주기로 분주비를 1/(N+1)과 1/N으로 교대로 변화시켜 기준 주파수 신호의 (정수+0.5)배의 주파수 신호가 작성되게 된다.
또, 분주기를 4개로 하여 이 4개의 분주기의 분주비를 기준 주파수 신호의 4주기에 1회씩 각각이 다른 타이밍으로 1/(N+1)로 하고, 그 밖의 타이밍에서 1/N으로 하여 기준 주파수 신호의 (정수+0.25)배의 주파수 신호가 작성된다.
이하, 본 발명의 일실시예를 제1도 및 제2도를 참조해서 설명한다. 상기 제1도 및 제2도에서 종래예에서 설명한 제5도에 대응하는 부분에는 동일 부호를 붙여 그 상세한 설명은 생략한다.
제1도는 본예의 PLL 회로에 의한 주파수 신세사이저의 구성을 도시한 도면으로 기준 발진기(1)이 출력하는 기준 주파수 신호 fr을 제1 위상 비교기(11)과 제2 위상 비교기(12)에 공급한다. 여기서는 기준 주파수 신호 fr을 600kHz로 한다. 제1 위상 비교기(11)에서는 후술하는 제1 분주기(14)의 분주 신호와 기준 주파수 신호와의 위상 오차를 검출하고, 제2 위상 비교기(12)에서는 후술하는 제2 분주기(15)의 분주 신호와 기준 주파수 신호와의 위상 오차를 검출한다.
그리고, 양 위상 비교기(11, 12)가 출력하는 위상 오차 신호를 가산기(13)에서 가산한다. 그리고, 이 가산기(13)에서 가산된 위상 오차 신호를 로우 패스 필터(4)를 통해 전압 제어 발진기(5)에 제어 신호로서 공급한다. 그리고, 이 전압 제어 발진기(5)가 출력하는 발진 출력 fc를 주파수 신호 출력 단자(6)에 공급함과동시에 제1 및 제2 분주기(14 및 15)에 공급한다.
제1 및 제2 분주기(14 및 15)는 소정 주기마다 분주비를 1/N과 1/(N+1)[여기서는 1/2744와 1/2745로 한다]와의 사이에서 변화시킨다. 상기 양 분주기(14, 15)의 분주비의 전환은 제어부(16)의 제어에 의해 행해진다.
그리고, 제1 분주기(14)의 분주 출력을 제1 위상 비교기(11)에 공급함과 동시에 제어부(16)에 공급한다. 또, 제2 분주기(15)의 분주 출력을 제2 위상 비교기(12)에 공급한다. 그리고, 제어부(16)에서는 제1 분주기(14)의 분주 출력의 1주기마다 각 분주기(14, 15)의 분주비를 전환시킨다. 이 경우 제1 분주기(14)에 분주비 1/2744를 설정했을 때, 제2 분주기(15)에 분주비 1/2745를 설정하게 하고, 제1 분주기(14)에 분주비 1/2745를 설정했을 때 제2 분주기(15)에 분주비 1/2744를 설정하게 한다.
다음으로, 본예의 주파수 신세사이저의 동작을 제2도를 참조해서 설명한다. 우선, 기준 발진기(1)이 출력하는 600kHz의 기준 주파수 신호는 제2도 A에 도시한 주기의 신호로 하면, 이 기준 주파수 신호의 어떤 타이밍 t1에서 제1 분주기(14)의 분주비를 1/2744(제2도의 B)로 설정하게 하고, 제2 분주기(15)의 분주비를 1/2745(제2도 C)에 설정하게 한다. 그리고, 전압 제어 발진기(5)의 발진 주파수를 1.6GHz로 한다.
이 상태에서 분주 동작을 행하게 하면, 제1 분주기(14)의 분주 출력은 제2도 B에 도시한 바와 같이 기준 주파수 신호의 타이밍 t1에서 1주기 경과한 타이밍 t2보다 약간 전에 분주 출력으로서의 펄스가 출력된다. 여기서는 타이밍 t2보다 0.3n초 빨리 분주 펄스가 출력된다. 이 0.3n초는 1.6GHz의 1/2주기에 상당하는 시간이다. 또, 제2 분주기(15)의 분주 출력은 제2도 C에 도시한 바와 같이 기준주파수 신호의 타이밍 t1에서 1주기 경과한 타이밍 t2보다 약간 후에 분주 출력으로서의 펄스가 출력된다. 여기서는 타이밍 t2보다 0.3n초 늦게(즉, 1.6GHz의 1/2주기에 상당하는 시간) 분주 펄스가 출력된다.
이 때, 제1 분주기(14)의 분주 출력 펄스와 기준 주파수 신호와의 위상차가 제1 위상 비교기(11)에서 검출되고, 제2 분주기(15)의 분주 출력 펄스와 기준 주파수 신호와의 위상차가 제2 위상 비교기(12)에서 검출되며, 각각에서 대응한 위상 오차(즉 0.3n초간의 차이에 상당하는 위상차)가 검출되지만, 기준 주파수 신호에 대하여 0.3n초간 진행한 위상차와 0.3n초간 지연된 위상차이므로 가산기(13)에서 양 위상 오차 신호를 가산 처리하여 위상차 0인 위상 오차 신호가 된다.
따라서, 로우 패스 필터(4)를 통해 전압 제어 발진기(5)에 공급되는 위상 오차 신호는 위상차 0인 신호가 되고, 전압 제어 발진기(5)의 발진 출력이 계속해서 안정된다.
그리고, 제1 분주기(14)로부터 분주 펄스가 출력되면 제어부(16)의 제어로 제1 분주기(14)의 분주비를 1/2745(제2도 B)로 전환시키고, 제2 분주기(15)의 분주비를 1/2744(제2도 C)로 전환시킨다. 이 때문에, 기준 주파수 신호의 타이밍 t2에서1주기 경과한 타이밍 t3에서는 제1 위상 비교기(11)에서 검출되는 제1 분주기(14)의 분주 출력 펄스와 기준 주파수 신호와의 위상차가 0이 되고, 제2 위상비교기(12)에서 검출되는 제2 분주기(15)의 분주 출력 펄스와 기준 주파수 신호와의 위상차도 0이 된다. 즉, 타이밍 t2의 약간 전의 타이밍에서 제1 분주기(14)의 분주 펄스가 출력되고나서 타이밍 t3이 될때까지는 기준 주파수 신호의 1주기 보다 0.3초n간 길고, 분주비 1/2745로 1.6GHz를 분주시킨 경우의 1주기에 상당하게 된다. 또, 타이밍 t2의 약간 후의 타이밍에서 제2 분주기(15)의 분주 펄스가 출력되고나서 타이밍 t3이 될때까지는 기준 주파수 신호의 1주기보다 0.3n초간 짧고, 분주비 1/2744로 1.6GHz를 분주시킨 경우의 1주기에 상당하게 된다.
따라서, 타이밍 t3에서는 쌍방의 위상 비교기(11, 12)에서 위상차 0이 검출되고, 가산기(13)에서 양 위상 오차 신호를 가산 처리해도 위상차가 0으로 위상차 0인 위상 오차 신호가 전압 제어 발진기(5)에 공급된다. 그리고, 이하는 상기 타이밍 t1에서 타이밍 t3까지의 처리가 반복해서 행해진다.
이와 같이 처리가 행해져서 결국 분주비로서 1/2744.5를 설정한 경우의 발진출력과 동일한 신호가 전압 제어 발진기(5)로부터 출력되게 되고, 출력 단자(6)으로부터 분주비 1/2744.5를 설정한 경우의 주파수 신호(약 1.6GHz)가 출력된다. 또한, 이 회로의 루프가 안정된 상태에서는 전압 제어 발진기(5)는 정확하게는 1646.7MHz가 된다.
이와 같이 구성되는 주파수 신세사이저에 따르면, 기준 주파수 신호의 (정수+0.5)배의 주파수 신호가 작성되게 된다. 이 경우 종래예(제5도의 회로)와 같이 위상 오차 신호를 보간할 필요가 없으므로, 회로 구성이 간단함과 동시에 루프가 안정된 상태에서는 전압 제어 발진기(5)측에 공급되는 위상 오차 신호는 항상 위상차 0이 되고, 루프 회로가 안정되어 발진 동작을 행하게 된다.
또, 이와 같이 기준 주파수 신호의 (정수+0.5)배의 주파수 신호가 작성되어 필요로 하는 주파수 신호를 얻기 위한 기준 발진 신호의 주파수를 높일 수 있고, 루프가 안정될 때까지의 시간을 빠르게 할 수 있음과 동시에, 기준 발진 신호의 주파수를 높일 수 있어 로우 패스 필터(4)에 의해 기준 발진 신호에 의한 불필요한 신호를 간단하게 감쇠시킬 수 있고, 불필요한 신호에 의한 악영향을 제거할 수 있다.
다음으로, 본 발명의 주파수 신세사이저의 다른 실시예를 제3도 및 제4도를 참조해서 설명한다. 본 예에서는 기준 주파수 신호의 (정수+0.25)배의 주파수 신호가 작성되므로, 제3도에 도시한 바와 같이 기준 발진기(1)이 출력하는 기준 발진 신호 fr을 제1, 제2, 제3, 제4의 위상 비교기(21, 22, 23, 24)에 공급한다. 그리고, 제1 위상 비교기(21)에서 기준 발진 신호와 제1 분주기(26)의 분주 신호를 위상 비교하고, 제2 위상 비교기(22)에서 기준 발진 신호와 제2 분주기(27)의 분주 신호를 위상 비교하며, 제3 위상 비교기(23)에서 기준 발진 신호와 제3 분주기(28)의 분주 신호를 위상 비교하고, 제4 위상 비교기(24)에서 기준 발진 신호와 제4 분주기(29)의 분주 신호를 위상 비교한다.
그리고, 각 위상 비교기(21, 22, 23, 24)가 출력하는 위상 오차 신호를 가산기(25)에 공급하여 가산한다. 그리고, 이 가산기(25)가 출력하는 가산 출력을 로우 패스 필터(4)를 통해 전압 제어 발진기(5)에 공급한다. 그리고, 전압 제어 발진기(5)의 발진 출력 fc를 주파수 신호 출력 단자(6)에 공급함과 동시에, 제1, 제2, 제3, 제4 분주기(26, 27, 28, 29)에 공급한다. 이 4개의 분주기(26, 27, 28, 29)는 소정 주기마다 분주비를 1/N과 1/(N+1)[N은 정수]와의 사이에서 변화시킨다. 상기 각 분주기(26~29)의 분주비의 전환은 제어부(30)의 제어에 의해 행해진다.
그리고, 제1, 제2, 제3, 제4 분주기(26, 27, 28, 29)의 분주 신호를 제1, 제2, 제3, 제4 위상 비교기(21, 22, 23, 24)에 공급하고, 기준 주파수 신호와 위상 비교시킨다. 또, 제4 분주기(29)의 분주 신호를 제어부(30)에 공급한다. 이 제어부(30)은 각 분주기(26∼29)의 분주비를 제어하는 회로에서 분주 신호로서의 펄스가 공급되는 간격을 1주기로 하면, 4주기에 1회만 각 분주기(26∼29)의 분주비를 1/(N+1)로 하고, 다른 기간은 각 분주기(26~29)의 분주비를 1/N으로 한다. 단, 각 분주기(26∼29)에서 분주비가 1/(N+1)이 되는 기간은 각각 다른 타이밍이 되도록 제어한다.
이와 같이 구성되는 주파수 신세사이저의 동작을 제4도를 참조해서 설명하면, 예를 들면 기준 발진기(1)이 출력되는 기준 주파수 신호는 제4도의 A에 도시한 주기의 신호일 때, 이 기준 주파수 신호의 어떤 타이밍 t11에서 각 분주기(26, 27,28, 29)의 분주 출력 펄스(제4도의 B, C, D, E)의 타이밍이 일치하고, 이 타이밍 t11에서는 각 위상 비교기(21~24)에서 위상 오차가 0으로 된다.
여기서, 타이밍 t11에서 최초의 1주기(타이밍 t12근방에서 분주 펄스가 출력될때까지)에서는 제4도 B에 도시한 바와 같이 제1 분주기(26)의 분주비를 1/(N+1)로 하고, 그 밖의 분주기(27, 28, 29)의 분주비를 1/N으로 한다. 그리고, 다음의 1주기(타이밍 t13근방에서 분주 펄스가 출력될 때까지)에서는 제4도 C에 도시한 바와 같이 제2 분주기(27)의 분주비를 1/(N+1)로 하고, 다른 분주기(26, 28, 29)의 분주비를 1/N으로 한다. 또한, 다음 1주기(타이밍 t14근방에서 분주 펄스가 출력될 때까지)에서는 제4도 D에 도시한 바와 같이 제3 분주기(28)의 분주비를 1/(N+1)로 하고, 다른 분주기(26, 27, 29)의 분주비를 1/N으로 한다. 또한, 다음 1주기(타이밍 t15까지)에서는 제4도 E에 도시한 바와 같이 제4 분주기(29)의 분주비를 1/(N+1)로 하고, 다른 분주기(26, 27, 28)의 분주비를 1/N으로 한다.
이와 같이 4개의 분주기(26~29)의 분주비가 순서대로 변화하여 4주기 경과한 타이밍 t15에서는 다시 각 분주기(26~29)의 분주 출력 펄스의 위상이 일치하게 되고, 위상 오차가 0이 된다. 그리고, 상기 타이밍 t11에서 4주기 경과할 때까지 그 동안 타이밍 t12, t13, t14에서의 위상 오차로서는 어느것이나 1개의 분주기의 출력이 분주비 1/(N+1)이고, 나머지 3개의 분주기의 출력이 분주비 1/N이며, 가산기(25)에서의 가산에 의한 위상 오차의 평균화로 타이밍 t12, t13, t14와 일치하게 되어 위상 오차 0이 된다. 따라서, 각 타이밍에서 위상 오차가 0이 되어 루프가 안정된다.
그리고, 본예의 경우에는 4주기에서 분주비가 1만큼 차이가 나게 되고, 기준주파수 신호의 (정수+0.25)배의 주파수 신호가 작성된다. 상기 제3도에 도시한 회로의 경우에도 제1도 회로의 경우와 같은 효과를 갖는다.
또한, 이상의 설명에서는 (정수+0.5)배의 주파수 신호 또는 (정수+0.25)배의 주파수 신호를 작성하는 경우에 관해 설명했으나, 다른 소수점을 갖는 배수의 주파수 신호를 작성할 수도 있다. 즉, 분주비가 전환되는 분주기와, 위상 비교기를 대응한 수만큼 설치하여 위상 오차가 1주기마다 평균 0이 되도록 전환시키면 좋다.
또, 상술한 실시예에서 나타낸 주파수나 분주비의 값은 일예를 나타낸 것으로, 이 값에 한정되는 것은 아니다.
본 발명에 따르면, 각 분주기의 분주비가 다른 타이밍에서 주기적으로 변화하므로, 각 분주 신호와 기준 주파수 신호와의 위상 오차는 주기적으로 변동하지만, 각 위상 오차 신호를 가산하여 평균적인 위상 오차는 동일해지고, 전압 제어 발진기를 균일한 상태에서 제어할 수 있게 되며, 안정되어 분주비 1/N과 1/(N+1)를 조합시킨 분주비에 의한 발진 제어가 가능해진다. 따라서, 기준 주파수의 주파수가 낮아도 세밀한 간격으로 출력 주파수를 바꿀수 있게 되고, 출력 주파수를 세밀하게 바꿀 수 있는 주파수 신세사이저가 높은 기준 주파수를 사용한 간단한 회로로 실현할 수 있다. 상기 기준 주파수를 높일 수 있어서 불필요한 신호의 로우 패스 필터에 의한 제거가 간단하게 가능하고, 다른 회로에의 방해의 발생을 저감시킬 수 있다.
이 경우, 분주기를 2개로 하고, 한쪽 분주기에서 분주비를 1/N과 1/(N+1)로 교대로 변화시켜 다른쪽의 분주기에서 분주비를 1/(N+1)과 1/N으로 교대로 변화시켜 기준 주파수 신호의 (정수+0.5)배의 주파수 신호가 작성되는 효과를 갖는다.
또, 분주기를 4개로 하여 이 4개의 분주기의 분주비를 기준 주파수 신호의 4주기에 1회씩 각각이 다른 타이밍에서 1/(N+1)로 하고, 다른 타이밍에서 1/N으로 하여 기준 주파수 신호의 (정수+0.25)배의 주파수 신호가 작성된다는 효과를 갖는다.
제1도는 본 발명의 일실시예에 따른 1/2 분주 신세사이저를 도시한 구성도.
제2도는 제1도 구성의 신세사이저의 동작 타이밍도.
제3도는 본 발명의 다른 실시예에 따른 1/4 분주 신세사이저를 도시한 구성도.
제4도는 제3도 구성의 신세사이저의 동작 타이밍도.
제5도는 종래의 주파수 신세사이저의 일예를 도시한 구성도.
제6도는 제5도 구성의 신세사이저의 동작 타이밍도.
도면의 주요 부분에 대한 부호의 설명
1 : 기준 발진기 4 : 로우 패스 필터(LPF)
5 : 전압 제어 발진기(VCO) 6 : 주파수 신호 출력 단자
11 : 제1 위상 비교기 12 : 제2 위상 비교기
13 : 가산기 14 : 제1 분주기
15 : 제2 분주기 16 : 제어부
21 : 제1 위상 비교기 22 : 제2 위상 비교기
23 : 제3 위상 비교기 24 : 제4 위상 비교기
25 : 가산기 26 : 제1 분주기
27 : 제2 분주기 28 : 제3 분주기
29 : 제4 분주기 30 : 제어부

Claims (3)

  1. 전압 제어 발진기,
    상기 전압 제어 발진기의 출력을 분주비 1/N 또는 1/(N+1)[N은 임의의 정수]로 분주할 수 있는 M개[M은 2이상의 정수]의 분주기,
    상기 M개의 분주기의 분주비를 제어하는 제어 수단,
    기준이 되는 주파수 신호의 공급 수단,
    상기 공급 수단으로부터 공급되는 기준 주파수 신호와 상기 M개의 분주기의 분주 신호와의 위상차를 개별적으로 검출하는 M개의 위상 비교기,
    상기 M개의 위상 비교기의 비교 오차 신호를 가산하는 가산기 및
    상기 가산기의 가산 출력을 직류화하여 상기 전압 제어 발진기에 공급하는 필터로 구성되고,
    상기 제어 수단의 제어로 상기 M개의 분주기의 분주비를 1/N 또는 1/(N+1)로 주기적으로 변화시킴과 동시에, 이 분주비가 변화하는 1주기 중에 분주비가 1/N 또는 1/(N+1)이 되는 타이밍을 각 분주기마다 변화시키도록 한 것을 특징으로 하는 주파수 신세사이저.
  2. 제1항에 있어서, 분주기를 2개로 하고, 한쪽의 분주기로 분주비를 1/N 또는 1/(N+1)로 교대로 변화시키고, 다른쪽의 분주기로 분주비를 1/(N+1)과 1/N으로 교대로 변화시키며, 기준 주파수 신호의 (정수 + 0.5)배의 주파수 신호를 전압 제어발진기가 출력하도록 한 것을 특징으로 하는 주파수 신세사이저.
  3. 제1항에 있어서, 분주기를 4개로 하고, 이 4개의 분주기의 분주비를 기준 주파수 신호의 4주기에 1회씩 각각이 다른 타이밍에서 1/(N+1)로 하고, 그 밖의 타이밍에서 1/N으로 하며, 기준 주파수 신호의 (정수 + 0.25)배의 주파수 신호를 전압 제어 발진기가 출력하도록 한 것을 특징으로 한 주파수 신세사이저.
KR1019950010085A 1994-04-28 1995-04-27 주파수신세사이저 KR100343078B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP94-92557 1994-04-28
JP6092557A JPH07297713A (ja) 1994-04-28 1994-04-28 周波数シンセサイザ
JP94-092557 1994-04-28

Publications (2)

Publication Number Publication Date
KR950035076A KR950035076A (ko) 1995-12-30
KR100343078B1 true KR100343078B1 (ko) 2002-12-16

Family

ID=14057725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010085A KR100343078B1 (ko) 1994-04-28 1995-04-27 주파수신세사이저

Country Status (4)

Country Link
JP (1) JPH07297713A (ko)
KR (1) KR100343078B1 (ko)
CN (1) CN1099763C (ko)
GB (1) GB2288931B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19816656C2 (de) * 1998-04-15 2000-08-10 Suedwestrundfunk Anstalt Des O Verfahren zum Erzeugen von Frequenzen
WO2000045515A1 (fr) * 1999-01-29 2000-08-03 Sanyo Electric Co., Ltd. Appareil a boucle a phase asservie (pll) et dispositif de repartition en frequence variable
JP5229081B2 (ja) * 2009-04-10 2013-07-03 富士通株式会社 半導体装置
EP2571165B1 (en) * 2011-05-18 2015-10-21 Asahi Kasei Microdevices Corporation Accumulator type fractional-n pll synthesizer and control method thereof
GB2580631B (en) * 2019-01-17 2022-04-27 Cml Microcircuits Uk Ltd Phase-locked loop circuitry

Also Published As

Publication number Publication date
CN1099763C (zh) 2003-01-22
GB2288931B (en) 1998-09-23
CN1113053A (zh) 1995-12-06
GB2288931A (en) 1995-11-01
GB9508511D0 (en) 1995-06-14
JPH07297713A (ja) 1995-11-10
KR950035076A (ko) 1995-12-30

Similar Documents

Publication Publication Date Title
US5521948A (en) Frequency synthesizer
KR100543540B1 (ko) Ｎ-분수 주파수 합성기를 갖는 전자 장치, 상기 합성기를 보상하는 방법 및 상기 전자 장치를 포함하는 통신 터미널
US20030198311A1 (en) Fractional-N frequency synthesizer and method
EP1164701B1 (en) Fractional-N-PLL frequency synthesizer and phase error canceling method therefor
US7724093B2 (en) Phase locked loop with two-step control
KR20040074584A (ko) 발진기
JP3267260B2 (ja) 位相同期ループ回路及びそれを使用した周波数変調方法
KR100343078B1 (ko) 주파수신세사이저
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
US6622010B1 (en) Frequency synthesizer
KR200314154Y1 (ko) 디피피엘엘에서 주파수와 위상 동시 보상 장치
JP4392949B2 (ja) 周波数シンセサイザ
JP4520380B2 (ja) クロック生成回路
US7574185B2 (en) Method and apparatus for generating a phase-locked output signal
JP3506287B2 (ja) 周波数シンセサイザ及び周波数シンセサイズ方法
US5414391A (en) Frequency synthesizer with frequency-division induced phase variation canceler
JPH1070457A (ja) Ｐｌｌ回路
US5511101A (en) Phase-locked loop synthesizer
JP2002280897A (ja) フルディジタルｐｌｌ回路
KR950012248B1 (ko) 텔레비젼 수상기의 배속 동기신호 발생 시스템
KR0123775B1 (ko) Pll 회로
JP2569508B2 (ja) Ｐｌｌ回路
KR960000053Y1 (ko) 대역가변 dpll회로
JPH1188156A (ja) クロック生成用ｐｌｌ回路
JPH0918339A (ja) 周波数シンセサイザ及び周波数シンセサイズ方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090527

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee