KR0123775B1

KR0123775B1 - Pll 회로

Info

Publication number: KR0123775B1
Application number: KR1019920003375A
Authority: KR
Inventors: 유경걸
Original assignee: 강진구; 삼성전자주식회사
Priority date: 1992-02-29
Filing date: 1992-02-29
Publication date: 1998-10-01
Also published as: KR930018860A

Abstract

이 발명은 입력신호의 주파수의 가변범위한 넓은 경우에 이에 적응하여 넓은 주파수 범위에서 록킹이 가능하도록 된 PLL 회로에 관한 것으로서, 보다 상세하게는 중심주파수가 다른 복수의 VCO와, 분주비가 다른 제 1, 제 2 분주기를 구비하여 입력주파수에 따라 제어기에서 상기 VCO 및 분주기를 선택하도록 멀티플렉서를 셀렉트시키게 하여 입력주파수의 가변에 대응하여 적절한 록킹주파수가 출력되게 하였다.

Description

PLL 회로

제1도는 일반적인 PLL 회로의 블럭구성도.

제2도는 종래의 멀티싱크에 대응한 PLL 회로의 블럭구성도.

제3도는 이 발명에 따른 PLL 회로의 블럭구성도.

제4도는 입출력 주파수와 VCO 제어전압관계를 나타낸 파형도.

제5도는 제3도에서 제어기의 스테이트 머신도이다.

* 도면의 주요부분에 대한 부호의 설명

10,110 : 위상비교기 20,210 : 로우패스필터

30,130,135 : VCO 40 : 분주기

50,150 : A/D 콘버터 60,160,180 : 멀티플렉서

70,170 : 제어기 140 : 제 1 분주기

145 : 제 2 분주기

이 발명은 PLL 회로에 관한 것으로서, 보다 상세하게는 멀티싱크에 대응하여 입력주파수의 가변범위가 넓은 신호를 록킹시키도록 된 PLL 회로에 관한 것이다.

제1도는 일반적인 PLL 회로의 구성을 나타낸 것으로서, 위상비교기(10)에서 입력주파수와 분주기(40)의 출력을 위상비교하고, 로우패스필터(20)에 의해 위상비교기(10)의 출력을 필터링한 후 VCO(30)에 입력시켜 VCO(30)에서 조정된 출력이 발생되게 구성되었다.

이와 같은 PLL 회로는 입력주파수의 변화에 대해 한정된 록킹범위를 갖는다.

이 록킹범위는 구성소자를 가변시키는 것으로 어느 정도는 가변가능하나 매우 제한된 범위로 되는 문제가 있다.

제2도는 제1도의 문제점을 해결하기 위해 개발된 종래의 PLL 회로구성도이다.

즉, 제2도의 PLL 회로는 멀티싱크와 같은 입력주파수 변화가 큰 시스템에 적용하도록 된 것이다.

제2도는 분주기(40)의 분주출력과 입력주파수의 위상을 비교하여 출력하는 위상비교기(10)와, 이 위상비교기(10)의 출력을 필터링하는 로우패스필터(20)의 출력이 복수로 구비된 VCO(Voltage Controlled Oscillator)(130),(135)에 각기 입력되도록 연결되며, 이 VCO(130),(135)의 출력이 멀티플렉서(60)의 입력단(A),(B)으로 입력되고, 로우패스필터(20)의 출력을 A/D 콘버터(50)에서 디지탈 신호로 변환시켜 제어기(70)의 입력을 제공하고 제어기(70)의 출력에 의해 멀티플렉서(60)를 셀렉트하여 상기 멀티플렉서(60)는 록킹주파수를 출력하도록 되었다.

이와 같은 회구성은 입력주파수 변환에 대해 록킹주파수가 적절하게 선택되는 효과가 있게 되나, 고주파 부분인 복수의 VCO가 사용되므로 고주파에 의한 상호 간섭이 있게 되어 불안정하게 된다.

이 발명은 이와 같은 문제점을 해결하기 위한 것으로써, 이 발명의 목적은, VCO 제어전압을 감지하여 허용된 범위를 넘을 때 자동으로 VCO를 바꾸어 주며, VCO의 허용범위를 초과하는 경우에는 분주기의 분주비를 자동으로 바꾸어 주어 회로의 간소화와 넓은 범위의 입력주파수에 대응하여 록킹된 VCO 출력주파수를 얻으며, 회로 상호간의 간섭이 없도록 된 PLL 회로를 제공하는데 있다.

이와 같은 목적을 달성하기 위한 이 발명은, 피드백된 출력신호를 분주시킨 분주된 신호와 입력신호의 위상을 비교하여 출력하는 위상비교기와, 이 위상비교기의 출력을 필터링하여 저역신호를 통과시키는 저역통과필터와, 이 저역통과필터의 출력에 따라 각기 다른 중심주파수를 가지며 상이한 록킹주파수 출력을 발생하는 복수의 VCO와, 상기 저역통과필터의 출력을 디지탈 신호로 변환시키는 A/D 콘버터와, 상기 복수의 VCO의 출력을 각기 입력받으며 록킹된 출력을 발생하는 멀티플렉서와, 상기 A/D 콘버터의 출력을 제어데이타로 제공받아 상기 멀티플렉서의 동작을 제어하는 제어기와, 상기 멀티플렉서의 출력을 피드백시켜 설정된 분주비로 분주시켜 위상비교기에 분주된 신호를 제공하는 분주기를 구비한 PLL 회로에 있어서, 상기 분주기는 분주비가 서로 다른 제 1, 제 2 분주기로 이루어지고, 상기 제 1, 제 2 분주기의 출력측에는 이 제 1,제 2 분주기의 분주신호를 입력받아 상기 위상비교기에 분주된 신호를 제공하는 멀티플렉서가 연결되고, 이 멀티플렉서는 상기 제어기의 제어에 의해 록킹된 출력을 발생하는 상기 멀티플렉서와 함께 셀렉트되어 출력이 선택되도록 연결된 PLL 회로에 그 특징이 있다.

이하, 이 발명에 따른 PLL 회로의 실시예에 대하여 첨부도면에 따라서 상세히 설명한다.

제3도는 이 발명에 따른 PLL 회로의 블럭 구성도를 나타낸 것으로서, 입력신호와 분주된 신호의 위상을 비교하여 출력하는 위상비교기(110)에는 위상비교기(110)의 출력을 필터링하는 로우패스필터(120)가 연결되고, 이 로우패스필터(120)의 출력측에는 복수의 VCO(130),(135)와 A/D 콘버터(150)가 연결된다.

상기 VCO(130),(135)는 그 출력측이 멀티플렉서(60)의 두 입력단(A),(B)에 각기 연결되고, A/D 콘버터(150)의 출력은 제어기(170)의 입력측에 연결되어 제어기(170)의 제어데이타를 제공한다.

이 제어기(170)의 출력측은 상기 멀티플렉서(160)의 셀렉트단에 연결되어 멀티플렉서(160)가 입력단(A),(B)을 셀렉트하여 출력하도록 된다.

상기 멀티플렉서(160)의 출력은 분주비가 다른 제 1, 제2 분주기(140),(145)의 입력측에 연결되고, 이 제 1, 제 2 분주기(140),(145)의 출력측은 멀티플렉서(180)의 두 입력단(A),(B)에 각기연결된다.

또한, 이 멀티플렉서(180)의 셀렉트단은 상기 멀티플렉서(160)와 동일하게 제어기(170)의 출력측에 연결되며, 그 출력측은 상기 위상비교기(110)의 입력측에 연결되어 상기 제어기(170)의 제어에 따른 분주비가 다른 제 1, 제 2 분주기(140),(145)중 하나를 선택하여 분주된 신호가 위상비교기에 입력되게 하였다.

이와같이 구성된 이 발명은, 상기 위상비교기(110)에서 멀티플렉서(180)의 출력과 입력된 신호의 주파수가 비교되어 출력된다.

이 출력은 로우패스필터(120)에서 필터링된 후 VCO(130),(135)에 각기 입력된다.

또한, 상기 로우패스필터(120)의 출력은 A/D 콘버터(150)에도 입력되어 DC 레벨로 변환된다.

상기 VCO(130),(135)는 그 중심주파수가 서로 다르게 설계된 것으로서, 각 VCO(130),(135)의 출력은 멀티플렉서(160)의 입력단(A),(B)에 각기 입력된다.

한편, 상기 A/D 콘버터(150)의 DC 출력은 제어기(170)에 입력되어 제어데이타를 제공하게 되고, 이 제어데이타에 의해 제어기(170)는 멀티플렉서(170)를 셀렉트하여 VCO(130),(135)중 일측의 신호만을 입력받아 출력하도록 한다.

이 멀티플렉서(160)의 출력은 제 1, 2 분주기(140),(145)로 피드백되어 각기 분주비가 다른 제 1, 제 2 분주기(140),(145)에서는 분주된 출력을 멀티플렉서(180)의 각 입력단(A),(B)에 제공한다. 이 멀티플렉서(180)은 상기 제어기(17)의 콘트롤에 의해 상기 제 1, 2 분주기(140),(145)중 어느 한측을 선택하여 위상비교기(110)에 분주된 신호를 출력하게 된다.

제4도는 입력되는 신호의 주파수와 VCO(130),(135)의 제어전압 및 출력신호의 주파수의 관계를 나타낸 것이다.

제5도는 상기 제어기(170)의 스테이트 머신(State Machine)도를 나타낸 것이다.

입력신호의 주파수 범위에서 (ㄱ)~(ㄴ)의 범위를 구간 1, (ㄴ)~(ㄷ)의 범위를 구간 2, (ㄷ)~(ㄹ)의 범위를 구간 3, (ㄹ)~(ㅁ)의 범위를 구간 4라고 하고, VCO 제어전압의 상한레벨을 VA, 하한레벨을 VB라고 하며, 이때의 제 1 분주기(140)의 동작범위는 구간 1,2이고, 제 2 분주기(145)의 동작범위는 구간 3,4로 설정한다. 또한, 구간 1과 구간 3에서는 VCO(130)가 선택되어 출력되고, 구간 2와 구간 4에서는 VCO(135)가 선택되어 출력되도록 설정한다.

회로의 초기상태에서는 항상 구간 1의 주파수가 입력된다고 가정하면, 이 구간 1내에서는 제5도의 스테이트 50로 되어 VCO(130)와 제 1 분주기(140)가 제어기(170)에 의해 선택되어 VCO 출력은 록킹되어있다.

그러나, 이러한 초기상태에서 구간 4의 입력주파수가 입력되면, VCO(130)의 록킹범위를 벗어나게 되고, 로우패스필터(120)의 출력은 제4도의 점선 (a)와 같이 상한레벨(VA)을 넘게 된다.

제어기(170)에서는 스테이트(S1) 상태로 천이되어 멀티플렉서(160)를 셀렉트하여 VCO(135)의 출력이 선택되게 한다.

그러나, VCO(135)의 DC 제어전압이 제4도의 점선 (b)의 선상에 위치하게 되어 이때도 상한레벨(VA)을 넘게된다.

이때, 제어기(170)에서는 스테이트(S2)로 천이되어 제 2 분주기(145)의 신호가 멀티플렉서(180)에서 출력되게 하고 VCO(130)의 신호가 멀티플렉서(160)에서 출력되도록 제어한다.

이 상태에서도 상한레벨(VA)을 넘게 될 경우에는 제어기(170)는 스테이트(S3)로 천이되어 VCO(135)가 선택되게 한다.

이때 VCO 제어 DC 전압이 상한레벨(VA)과 하한레벨(VB)내로 되면 구간 4의 입력주파수에 대해 록킹된 출력을 하게 된다.

한편, 구간 4의 입력주파수 범위에서 VCO(135)와 제 2 분주기(145)가 각기 멀티플렉서(160),(180)에서 선택되어 제5도의 스테이트(S3)에서 록킹되어 있을 경우에 이때 입력주파수가 구간 3의 범위로 될 때는, 제4도의 일점쇄선으로 표시한 (d)와 같이 하한레벨(VB) 이하로 VCO 제어 DC 전압이 있게 된다.

따라서, 제어기(170) 는 스테이트(S3)에서 스테이트(S2)로 천이되어 멀티플렉서(160)의 출력을 VCO(135)로 변환시키도록 제어신호를 발생하게 된다.

VCO(135)의 출력이 멀티플렉서(160)에서 출력되면 VCO 제어 DC 전압이 허용된 DC 레벨의 범위에 위치하게 되어 구간 3의 입력주파수에 대해 록킹된 출력을 발생하게 된다.

입력주파수가 구간 2의 입력주파수로 입력이 변환되면 제어기(170)는 스테이트(S1)로 천이되어 제 1 분주기(140)의 출력이 멀티플렉서(180)의 출력으로 되고 VCO(135)의 출력이 멀티플렉서(160)의 출력으로 되어 허용된 DC 레벨의 범위에 VCO 제어 DC 전압이 놓이게 된다.

이와같이 스테이트(S0)에서는 VCO(130)와 제 1 분주기(140)가 선택되고, 스테이트(S1)에서는 VCO(135)와 제 1 분주기(140)가 선택된다.

또한, 스테이트(S2)에서는 VCO(130)와 제 2 분주기(145)가 선택되고, 스테이트(S3)에서는 VCO(135)와 제 2 분주기(145)가 선택되어 입력주파수의 변화에 적절하게 대응하여 록킹출력을 발생하게 된다.

이상에서와 같이 이 발명에 따른 PLL 회로는 2개의 VCO와 2개의 분주기를 구비하여 입력주파수의 변화에 따라 제어기에서 상기 VCO와 분주기들을 선택하는 멀티플렉서를 제어하여 넓은 입력주파수에 대해서 적절하게 록킹된 출력신호를 얻을 수 있게 된다.

이와 같은 이 발명은 입력주파수의 가변범위가 넓은 신호를 록킹시켜줄 때 매우 효과적이며, 특히 비디오 신호의 디지탈 신호처리시 멀티싱크의 수평주파수에 대해 라인록킹된 기준주파수를 얻는데에 매우 효과적이다.

Claims

위상비교기, 저역통과필터, 전압제어발진기 및 분주기로 이루어진 위상동기회로에 있어서, 중심주파수가 다른 복수개의 전압제어발진기; 소정의 제어신호에 따라 상기 복수개의 전압제어발진기 중에서 하나의 전압제어발진기의 출력을 선택하는 제1선택부; 분주비가 다른 복수개의 분주기; 소정의 제어신호에 따라 상기 복수의 분주기 중에서 하나의 분주기의 출력을 선택하는 제2선택부; 상기 저역통과필터로부터 출력되는 직류전압을 디지털화시키는 A/D변환기; 상기 A/D변환기로부터 출력된 직류전압에 따라, 한 개의 전압제어발진기의 출력을 선택하도록 제어하고, 상기 선택된 전압제어발진기의 출력에 대응되는 분주기를 선택하도록 제어하는 제어부를 구비하여, 입력되는 기준주파수의 변화에 따라 이에 상응하는 전압제어발진기와 분주기를 자동으로 선택함으로써, 멀티 위상동기를 실현함을 특징으로 하는 PLL회로.