JPH0677823A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0677823A JPH0677823A JP4224445A JP22444592A JPH0677823A JP H0677823 A JPH0677823 A JP H0677823A JP 4224445 A JP4224445 A JP 4224445A JP 22444592 A JP22444592 A JP 22444592A JP H0677823 A JPH0677823 A JP H0677823A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- signal
- voltage controlled
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims description 10
- 230000010355 oscillation Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 230000005855 radiation Effects 0.000 abstract 2
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 18
- 229940028444 muse Drugs 0.000 description 17
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 241000053227 Themus Species 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
- H03L7/235—Nested phase locked loops
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 出力信号にスプリアスが混入せず、ジッタの
ない安定した出力信号が得られ、しかも１チップの半導
体集積回路に適する周波数シンセサイザを提供する。 【構成】 入力信号ＩＮが１／Ｎ分周器２０で分周さ
れ、その分周出力と１／Ｍ分周器２４の分周出力との位
相が、位相比較器２１で比較される。位相比較器２１の
出力信号は、ＰＬＬ回路４０で高周波成分が除去された
後、電圧制御発振器２３へ送られ、該電圧制御発振器２
３から所望周波数の出力信号ＯＵＴが出力される。高周
波成分除去手段をＰＬＬ回路４０で構成することによ
り、出力信号ＯＵＴに混入するジッタ成分を除去し、ス
プリアスのない安定な出力信号ＯＵＴが得られる。
ない安定した出力信号が得られ、しかも１チップの半導
体集積回路に適する周波数シンセサイザを提供する。 【構成】 入力信号ＩＮが１／Ｎ分周器２０で分周さ
れ、その分周出力と１／Ｍ分周器２４の分周出力との位
相が、位相比較器２１で比較される。位相比較器２１の
出力信号は、ＰＬＬ回路４０で高周波成分が除去された
後、電圧制御発振器２３へ送られ、該電圧制御発振器２
３から所望周波数の出力信号ＯＵＴが出力される。高周
波成分除去手段をＰＬＬ回路４０で構成することによ
り、出力信号ＯＵＴに混入するジッタ成分を除去し、ス
プリアスのない安定な出力信号ＯＵＴが得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ハイビジョンの衛生放
送に用いられているＭＵＳＥ方式の信号をテレビジョン
標準方式であるＮＴＳＣ方式の信号に変換するためのＭ
ＵＳＥ−ＮＴＳＣコンバータの変換方式等に用いられ
る、各種のクロック信号を発生するための周波数制御を
行う周波数シンセサイザに関するものである。
送に用いられているＭＵＳＥ方式の信号をテレビジョン
標準方式であるＮＴＳＣ方式の信号に変換するためのＭ
ＵＳＥ−ＮＴＳＣコンバータの変換方式等に用いられ
る、各種のクロック信号を発生するための周波数制御を
行う周波数シンセサイザに関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがある。 文献１；テレビジョン学会誌、４５［１１］（１９９
１）水谷芳樹著「ＭＵＳＥ−ＮＴＳＣコンバータ」Ｐ．
１３７４−１３７７ 文献２；柳沢健編「ＰＬＬ（位相同期ループ）応用回
路」６版（昭６２−２−２０）総合電子出版社、Ｐ．１
２４−１４８ ＭＵＳＥ方式によるハイビジョンの衛生放送は、試験放
送の段階から本放送への移行が計画されている。ＭＵＳ
Ｅ方式は現行の標準方式であるＮＴＳＣ方式とは両立性
がなく、ハイビジョン放送を受信するには、ＭＵＳＥ信
号をＮＴＳＣ信号に変換するためのＭＵＳＥ−ＮＴＳＣ
コンバータを内蔵したハイビジョン受信機（ＨＤＴＶ）
が必要である。そして、このＭＵＳＥ−ＮＴＳＣコンバ
ータの方式変換に必要な各種のクロック信号は、例え
ば、フェーズロックループ（以下、ＰＬＬという）回路
で構成される周波数シンセサイザから発生するようにな
っている。
例えば次のような文献に記載されるものがある。 文献１；テレビジョン学会誌、４５［１１］（１９９
１）水谷芳樹著「ＭＵＳＥ−ＮＴＳＣコンバータ」Ｐ．
１３７４−１３７７ 文献２；柳沢健編「ＰＬＬ（位相同期ループ）応用回
路」６版（昭６２−２−２０）総合電子出版社、Ｐ．１
２４−１４８ ＭＵＳＥ方式によるハイビジョンの衛生放送は、試験放
送の段階から本放送への移行が計画されている。ＭＵＳ
Ｅ方式は現行の標準方式であるＮＴＳＣ方式とは両立性
がなく、ハイビジョン放送を受信するには、ＭＵＳＥ信
号をＮＴＳＣ信号に変換するためのＭＵＳＥ−ＮＴＳＣ
コンバータを内蔵したハイビジョン受信機（ＨＤＴＶ）
が必要である。そして、このＭＵＳＥ−ＮＴＳＣコンバ
ータの方式変換に必要な各種のクロック信号は、例え
ば、フェーズロックループ（以下、ＰＬＬという）回路
で構成される周波数シンセサイザから発生するようにな
っている。
【０００３】文献１に記載されているように、ＭＵＳＥ
方式とＮＴＳＣ方式では、次の表１に示すように、走査
線数、アスペクト比、及びフィールド周波数が異なって
おり、ＭＵＳＥ方式からＮＴＳＣ方式への変換は、これ
らの項目について考慮する必要がある。
方式とＮＴＳＣ方式では、次の表１に示すように、走査
線数、アスペクト比、及びフィールド周波数が異なって
おり、ＭＵＳＥ方式からＮＴＳＣ方式への変換は、これ
らの項目について考慮する必要がある。
【０００４】
【表１】 表１において、フィールド周波数の変換は、両者の相違
がわずか０．１％であり、家庭用機器として実用上大き
な問題がないので、省略されることが多い。走査線数の
変換とは、ＭＵＳＥ方式の１１２５本の走査線数をＮＴ
ＳＣ方式の走査線数に減らすことであり、ＭＵＳＥ信号
を５２５本、２：１インタレース信号に変換するもの
と、クリアビジョン受信機に対応する５２５本、１：１
ノンインタレース信号に変換するものとがある。アクペ
クト比の変換は、ＭＵＳＥ方式のアスペクト比が１６：
９であり、ＮＴＳＣ方式のアスペクト比が４：３（１
２：９）であるために必要であり、例えば次のような４
種の変換モード（１／３ワイドモード、２／５ワイドモ
ード、ズームモード、及びフルモード）が提案されてい
る。
がわずか０．１％であり、家庭用機器として実用上大き
な問題がないので、省略されることが多い。走査線数の
変換とは、ＭＵＳＥ方式の１１２５本の走査線数をＮＴ
ＳＣ方式の走査線数に減らすことであり、ＭＵＳＥ信号
を５２５本、２：１インタレース信号に変換するもの
と、クリアビジョン受信機に対応する５２５本、１：１
ノンインタレース信号に変換するものとがある。アクペ
クト比の変換は、ＭＵＳＥ方式のアスペクト比が１６：
９であり、ＮＴＳＣ方式のアスペクト比が４：３（１
２：９）であるために必要であり、例えば次のような４
種の変換モード（１／３ワイドモード、２／５ワイドモ
ード、ズームモード、及びフルモード）が提案されてい
る。
【０００５】１／３ワイドモードは、１６：９のアスペ
クト比を持つＭＵＳＥ方式の画像を、４：３（１２：
９）のアスペクト比の画像を得るために、３本の走査線
から１本の走査線を生成するモードである。２／５ワイ
ドモードは、５本の走査線から２本の走査線を生成する
モードである。ズームモードは、ＭＵＳＥ信号の１水平
走査期間当り３２０サンプル、１フレーム当り１０３２
本の信号から、ＮＴＳＣ方式のフレーム当り５２５本の
走査線の画像の情報を生成する演算を行うモードであ
る。フルモードは、水平方向にＭＵＳＥの全ての画像情
報が押し込まれ、垂直方向にフレーム当り１０３２／２
本の走査線が設けられるモードである。
クト比を持つＭＵＳＥ方式の画像を、４：３（１２：
９）のアスペクト比の画像を得るために、３本の走査線
から１本の走査線を生成するモードである。２／５ワイ
ドモードは、５本の走査線から２本の走査線を生成する
モードである。ズームモードは、ＭＵＳＥ信号の１水平
走査期間当り３２０サンプル、１フレーム当り１０３２
本の信号から、ＮＴＳＣ方式のフレーム当り５２５本の
走査線の画像の情報を生成する演算を行うモードであ
る。フルモードは、水平方向にＭＵＳＥの全ての画像情
報が押し込まれ、垂直方向にフレーム当り１０３２／２
本の走査線が設けられるモードである。
【０００６】図２は、前記文献１等に記載されたＭＵＳ
Ｅ−ＮＴＳＣコンバータにおける映像変換処理部の一構
成例を示すブロック図である。この映像変換処理部で
は、入力されるＭＵＳＥ信号をディジタル信号に変換す
るアナログ／ディジタル変換器（以下、Ａ／Ｄ変換器と
いう）１を有し、その出力側にメモリ書込み制御用のハ
イビジョン（ＨＤＴＶ）系信号処理回路２を介して時間
軸変換メモリ３が接続されている。時間軸変換メモリ３
の出力側には、該メモリ読出し制御用のＮＴＳＣ系信号
処理回路４を介して、輝度信号Ｙ及び色差信号Ｒ−Ｙ，
Ｂ−Ｙを出力するディジタル／アナログ変換器（以下、
Ｄ／Ａ変換器という）５が接続されている。
Ｅ−ＮＴＳＣコンバータにおける映像変換処理部の一構
成例を示すブロック図である。この映像変換処理部で
は、入力されるＭＵＳＥ信号をディジタル信号に変換す
るアナログ／ディジタル変換器（以下、Ａ／Ｄ変換器と
いう）１を有し、その出力側にメモリ書込み制御用のハ
イビジョン（ＨＤＴＶ）系信号処理回路２を介して時間
軸変換メモリ３が接続されている。時間軸変換メモリ３
の出力側には、該メモリ読出し制御用のＮＴＳＣ系信号
処理回路４を介して、輝度信号Ｙ及び色差信号Ｒ−Ｙ，
Ｂ−Ｙを出力するディジタル／アナログ変換器（以下、
Ｄ／Ａ変換器という）５が接続されている。
【０００７】ＨＤＴＶ系信号処理回路２に与える書込み
クロックＦi と、ＮＴＳＣ系信号処理回路４に与える読
出しクロックＦo とは、ＰＬＬ回路から発生される。こ
のＰＬＬ回路は、ＨＤＴＶ系信号処理回路２の信号をア
ナログ信号に変換するＤ／Ａ変換器１０と、該Ｄ／Ａ変
換器１０の出力に応じた周波数の書込みクロックＦiを
出力する電圧制御発振器（ＶＣＸＯ）１１と、該書込み
クロックＦi を入力してモード切替信号ｍ１，ｍ２，ｍ
３，ｍ４に応じた周波数の読出しクロックＦoを出力す
る周波数シンセサイザ１２とで、構成されている。電圧
制御発振器１１は、例えば発振周波数３２．４ＭＨｚの
水晶発振器を用いて構成されている。
クロックＦi と、ＮＴＳＣ系信号処理回路４に与える読
出しクロックＦo とは、ＰＬＬ回路から発生される。こ
のＰＬＬ回路は、ＨＤＴＶ系信号処理回路２の信号をア
ナログ信号に変換するＤ／Ａ変換器１０と、該Ｄ／Ａ変
換器１０の出力に応じた周波数の書込みクロックＦiを
出力する電圧制御発振器（ＶＣＸＯ）１１と、該書込み
クロックＦi を入力してモード切替信号ｍ１，ｍ２，ｍ
３，ｍ４に応じた周波数の読出しクロックＦoを出力す
る周波数シンセサイザ１２とで、構成されている。電圧
制御発振器１１は、例えば発振周波数３２．４ＭＨｚの
水晶発振器を用いて構成されている。
【０００８】次に、図２の動作を説明する。ＭＵＳＥ信
号が入力されると、該ＭＵＳＥ信号がＡ／Ｄ変換器１に
より、量子化レベル８ビット、及び標本化周波数１６．
２ＭＨｚでディジタル化され、そのディジタル化された
画像情報がＨＤＴＶ系信号処理回路２へ送られる。Ａ／
Ｄ変換器１からのディジタル化された画像情報は、ＨＤ
ＴＶ系信号処理回路２により、周波数１６．２ＭＨｚの
書込みクロックＦi で、時間軸変換メモリ３に書込まれ
る。ここで、１６．２ＭＨｚの標本化周波数及び書込み
クロックＦi は、Ｄ／Ａ変換器１０、電圧制御発振器１
１、及び周波数シンセサイザ１２で構成されるＰＬＬ回
路により、ＭＵＳＥ信号の水平走査周波数３３．７５０
ＫＨｚを９６０／２逓倍して生成される。
号が入力されると、該ＭＵＳＥ信号がＡ／Ｄ変換器１に
より、量子化レベル８ビット、及び標本化周波数１６．
２ＭＨｚでディジタル化され、そのディジタル化された
画像情報がＨＤＴＶ系信号処理回路２へ送られる。Ａ／
Ｄ変換器１からのディジタル化された画像情報は、ＨＤ
ＴＶ系信号処理回路２により、周波数１６．２ＭＨｚの
書込みクロックＦi で、時間軸変換メモリ３に書込まれ
る。ここで、１６．２ＭＨｚの標本化周波数及び書込み
クロックＦi は、Ｄ／Ａ変換器１０、電圧制御発振器１
１、及び周波数シンセサイザ１２で構成されるＰＬＬ回
路により、ＭＵＳＥ信号の水平走査周波数３３．７５０
ＫＨｚを９６０／２逓倍して生成される。
【０００９】１６．２ＭＨｚの書込みクロックＦi で時
間軸変換メモリ３に書込まれ、記憶された画像情報は、
書込みクロックＦi に同期して周波数シンセサイザ１２
から出力される読出しクロックＦo により、ＮＴＳＣ系
信号処理回路４で読出される。読出しクロックＦo の周
波数として、ＮＴＳＣ信号の水平走査周波数１５．７５
ＫＨｚの９３０倍の１４．６４７５ＭＨｚを選択するこ
とにより、時間軸変換メモリ３に書込まれたＭＵＳＥ信
号の１水平走査期間の画像情報が、ＮＴＳＣ信号の１水
平走査期間の画像情報に時間変換される。
間軸変換メモリ３に書込まれ、記憶された画像情報は、
書込みクロックＦi に同期して周波数シンセサイザ１２
から出力される読出しクロックＦo により、ＮＴＳＣ系
信号処理回路４で読出される。読出しクロックＦo の周
波数として、ＮＴＳＣ信号の水平走査周波数１５．７５
ＫＨｚの９３０倍の１４．６４７５ＭＨｚを選択するこ
とにより、時間軸変換メモリ３に書込まれたＭＵＳＥ信
号の１水平走査期間の画像情報が、ＮＴＳＣ信号の１水
平走査期間の画像情報に時間変換される。
【００１０】この時間軸変換処理を行うＮＴＳＣ系信号
処理回路４は、１６：９のアスペクト比を持つＭＵＳＥ
方式の画像を、４：３（１２：９）のアスペクト比の画
像を得るために、３本の走査線から１本の走査線を生成
する演算を行う。このＮＴＳＣ系信号処理回路４の出力
信号は、Ｄ／Ａ変換器５でアナログ信号に変換され、Ｎ
ＴＳＣ方式の輝度信号Ｙ、及び色差信号Ｒ−Ｙ，Ｂ−Ｙ
が出力される。ＭＵＳＥ−ＮＴＳＣコンバータの変換モ
ードには、１／３ワイドモード、２／５ワイドモード、
ズームモード、及びフルモードの合計４つのモードがあ
るが、これらの変換モードに必要な周波数シンセサイザ
１２の読出しクロックＦo の２倍の周波数２Ｆ0 （＝ｆ
o ）を表２に示す。
処理回路４は、１６：９のアスペクト比を持つＭＵＳＥ
方式の画像を、４：３（１２：９）のアスペクト比の画
像を得るために、３本の走査線から１本の走査線を生成
する演算を行う。このＮＴＳＣ系信号処理回路４の出力
信号は、Ｄ／Ａ変換器５でアナログ信号に変換され、Ｎ
ＴＳＣ方式の輝度信号Ｙ、及び色差信号Ｒ−Ｙ，Ｂ−Ｙ
が出力される。ＭＵＳＥ−ＮＴＳＣコンバータの変換モ
ードには、１／３ワイドモード、２／５ワイドモード、
ズームモード、及びフルモードの合計４つのモードがあ
るが、これらの変換モードに必要な周波数シンセサイザ
１２の読出しクロックＦo の２倍の周波数２Ｆ0 （＝ｆ
o ）を表２に示す。
【００１１】
【表２】 この周波数２Ｆ0 （＝ｆo ）は、書込みクロックＦi の
２倍の周波数２Ｆi （＝ｆi ＝３２．４ＭＨｚ）に同期
していることが必要とされる。図３は、前記文献２等に
記載された図２中の周波数シンセサイザ１２の一構成例
を示すブロック図である。この周波数シンセサイザは、
一般に半導体集積回路で構成され、例えば、３２．４Ｍ
Ｈｚの書込みクロックｆi の入力信号ＩＮを分周比Ｎで
分周して入力クロックｆr を出力する１／Ｎ分周器２０
を備え、その出力側に位相比較器（φD ）２１が接続さ
れている。位相比較器２１は、入力クロックｆr とフィ
ードバッククロックｆr1との位相を比較し、その比較結
果に応じた信号を出力する回路であり、その出力側に、
ループフィルタ２２を介して電圧制御発振器（ＶＣＯ）
２３が接続されている。ループフィルタ２２は、位相比
較器２１の出力の高周波成分を除去する回路であり、一
般にオペアンプを用いたアクティブローパスフィルタ
（ＬＰＦ）で構成されている。
２倍の周波数２Ｆi （＝ｆi ＝３２．４ＭＨｚ）に同期
していることが必要とされる。図３は、前記文献２等に
記載された図２中の周波数シンセサイザ１２の一構成例
を示すブロック図である。この周波数シンセサイザは、
一般に半導体集積回路で構成され、例えば、３２．４Ｍ
Ｈｚの書込みクロックｆi の入力信号ＩＮを分周比Ｎで
分周して入力クロックｆr を出力する１／Ｎ分周器２０
を備え、その出力側に位相比較器（φD ）２１が接続さ
れている。位相比較器２１は、入力クロックｆr とフィ
ードバッククロックｆr1との位相を比較し、その比較結
果に応じた信号を出力する回路であり、その出力側に、
ループフィルタ２２を介して電圧制御発振器（ＶＣＯ）
２３が接続されている。ループフィルタ２２は、位相比
較器２１の出力の高周波成分を除去する回路であり、一
般にオペアンプを用いたアクティブローパスフィルタ
（ＬＰＦ）で構成されている。
【００１２】電圧制御発振器２３は、ループフィルタ２
２の出力電圧に応じた読出しクロックｆo の出力信号Ｏ
ＵＴを出力する回路であり、ＣＲ発振器（例えば、マル
チバイブレータ）を用いた電圧制御発振回路（ＶＣＭ）
等で構成されている。この電圧制御発振器２３の出力側
は、１／Ｍ分周器２４を介して位相比較器２１の入力側
にフィードバック接続されている。１／Ｍ分周器２４
は、出力信号ＯＵＴの読出しクロックｆo を分周比Ｍで
分周してフィードバッククロックｆr1を出力する回路で
ある。この周波数シンセサイザでは、１／Ｎ分周器２０
及び１／Ｍ分周器２４の分周比Ｎ，Ｍがモード切替信号
ｍ１，ｍ２，ｍ３，ｍ４によって制御され、書込みクロ
ックｆi 、読出しクロックｆo 、分周比Ｍ，Ｎ、及び位
相比較器２１の入力クロックｆr が変化するようになっ
ている。この周波数シンセサイザのクロックと変換モー
ドの関係を表３に示す。
２の出力電圧に応じた読出しクロックｆo の出力信号Ｏ
ＵＴを出力する回路であり、ＣＲ発振器（例えば、マル
チバイブレータ）を用いた電圧制御発振回路（ＶＣＭ）
等で構成されている。この電圧制御発振器２３の出力側
は、１／Ｍ分周器２４を介して位相比較器２１の入力側
にフィードバック接続されている。１／Ｍ分周器２４
は、出力信号ＯＵＴの読出しクロックｆo を分周比Ｍで
分周してフィードバッククロックｆr1を出力する回路で
ある。この周波数シンセサイザでは、１／Ｎ分周器２０
及び１／Ｍ分周器２４の分周比Ｎ，Ｍがモード切替信号
ｍ１，ｍ２，ｍ３，ｍ４によって制御され、書込みクロ
ックｆi 、読出しクロックｆo 、分周比Ｍ，Ｎ、及び位
相比較器２１の入力クロックｆr が変化するようになっ
ている。この周波数シンセサイザのクロックと変換モー
ドの関係を表３に示す。
【００１３】
【表３】 次に、表３を参照しつつ、図３に示す周波数シンセサイ
ザの動作を説明する。モード切替信号ｍ４を入力し、３
本の走査線から１本の走査線を生成する１／３ワイドモ
ードに設定すると、分周器２０，２４の分周比がそれぞ
れＮ＝２４０、Ｍ＝２１７に設定される。そのため、位
相比較器２１の入力クロックｆr の周波数が３２．４
（ＭＨｚ）／２４０＝０．１３５（ＭＨｚ）となり、電
圧制御発振器２３の発振周波数が０．１３５（ＭＨｚ）
×２１７＝２９．２９５（ＭＨｚ）となったとき、図３
の周波数シンセサイザがロック状態となる。このとき、
位相比較器２１から、直流分に０．１３５ＭＨｚ及びそ
の高調波成分が重畳された信号が出力される。０．１３
５ＭＨｚ及び高調波成分は、ループフィルタ２２によっ
て除去され、電圧制御発振器２３の入力信号である制御
信号が、直流成分のみとなる。
ザの動作を説明する。モード切替信号ｍ４を入力し、３
本の走査線から１本の走査線を生成する１／３ワイドモ
ードに設定すると、分周器２０，２４の分周比がそれぞ
れＮ＝２４０、Ｍ＝２１７に設定される。そのため、位
相比較器２１の入力クロックｆr の周波数が３２．４
（ＭＨｚ）／２４０＝０．１３５（ＭＨｚ）となり、電
圧制御発振器２３の発振周波数が０．１３５（ＭＨｚ）
×２１７＝２９．２９５（ＭＨｚ）となったとき、図３
の周波数シンセサイザがロック状態となる。このとき、
位相比較器２１から、直流分に０．１３５ＭＨｚ及びそ
の高調波成分が重畳された信号が出力される。０．１３
５ＭＨｚ及び高調波成分は、ループフィルタ２２によっ
て除去され、電圧制御発振器２３の入力信号である制御
信号が、直流成分のみとなる。
【００１４】ループフィルタ２２によって０．１３５Ｍ
Ｈｚ及びその高調波成分が充分に除去されない場合、こ
の成分は電圧制御発振器２３の出力周波数にスプリアス
（spurious）として混入し、ジッタ（jitter）の多い出
力信号ＯＵＴとなる。モード切替信号ｍ１を入力してズ
ームモードに設定すると、分周器２０，２４の分周比は
それぞれＮ＝４５、Ｍ＝２８に設定され、位相比較器２
１の入力クロックｆr の周波数が３２．４（ＭＨｚ）／
４５＝０．７２（ＭＨｚ）となる。そのため、電圧制御
発振器２３の発振周波数が０．７２（ＭＨｚ）×２８＝
２０．１６（ＭＨｚ）となったとき、図３の周波数シン
セサイザがロック状態となる。このとき、ループフィル
タ２２で除去されずに電圧制御発振器２３へ入力されて
出力周波数に混入するスプリアス成分は、０．７２ＭＨ
ｚ及びその高調波成分である。
Ｈｚ及びその高調波成分が充分に除去されない場合、こ
の成分は電圧制御発振器２３の出力周波数にスプリアス
（spurious）として混入し、ジッタ（jitter）の多い出
力信号ＯＵＴとなる。モード切替信号ｍ１を入力してズ
ームモードに設定すると、分周器２０，２４の分周比は
それぞれＮ＝４５、Ｍ＝２８に設定され、位相比較器２
１の入力クロックｆr の周波数が３２．４（ＭＨｚ）／
４５＝０．７２（ＭＨｚ）となる。そのため、電圧制御
発振器２３の発振周波数が０．７２（ＭＨｚ）×２８＝
２０．１６（ＭＨｚ）となったとき、図３の周波数シン
セサイザがロック状態となる。このとき、ループフィル
タ２２で除去されずに電圧制御発振器２３へ入力されて
出力周波数に混入するスプリアス成分は、０．７２ＭＨ
ｚ及びその高調波成分である。
【００１５】電圧制御発振器２３は、２０．１６ＭＨｚ
〜２９．２９５ＭＨｚの周波数範囲を充分カバーする必
要があるため、マルチバイブレータを用いて構成するこ
とが望ましい。マルチバイブレータを用いた電圧制御発
振器２３は、広い周波数範囲をカバーできるという利点
があるが、周波数の安定度が低いという欠点がある。そ
のため、ループフィルタ２２によって高調波成分（高周
波成分）が充分除去できない場合、電圧制御発振器２３
の出力周波数にはスプリアス成分が重畳し、その出力波
形にジッタが多いため、ＭＵＳＥ−ＮＴＳＣコンバータ
用の周波数シンセサイザとしては使用できない。
〜２９．２９５ＭＨｚの周波数範囲を充分カバーする必
要があるため、マルチバイブレータを用いて構成するこ
とが望ましい。マルチバイブレータを用いた電圧制御発
振器２３は、広い周波数範囲をカバーできるという利点
があるが、周波数の安定度が低いという欠点がある。そ
のため、ループフィルタ２２によって高調波成分（高周
波成分）が充分除去できない場合、電圧制御発振器２３
の出力周波数にはスプリアス成分が重畳し、その出力波
形にジッタが多いため、ＭＵＳＥ−ＮＴＳＣコンバータ
用の周波数シンセサイザとしては使用できない。
【００１６】ループフィルタ２２には、前記文献２に記
載されているように、一般にオペアンプを用いたアクテ
ィブローパスフィルタが使用されるが、該ループフィル
タ２２が除去すべき高周波成分は、表３に示すｆr とな
り、０．１３５ＭＨｚ、０．７２ＭＨｚ、及び０．９Ｍ
Ｈｚとなる。従って、０．１３５ＭＨｚの高周波成分を
アクティブローパスフィルタによって充分減衰させるこ
とは、該ループフィルタ２２が周波数シンセサイザのル
ープに組み込まれて回路形成面積が小さいこともあり、
困難であるので、読出しクロックｆo にはスプリアス成
分が混入し、ジッタの多い出力信号ＯＵＴとなる。
載されているように、一般にオペアンプを用いたアクテ
ィブローパスフィルタが使用されるが、該ループフィル
タ２２が除去すべき高周波成分は、表３に示すｆr とな
り、０．１３５ＭＨｚ、０．７２ＭＨｚ、及び０．９Ｍ
Ｈｚとなる。従って、０．１３５ＭＨｚの高周波成分を
アクティブローパスフィルタによって充分減衰させるこ
とは、該ループフィルタ２２が周波数シンセサイザのル
ープに組み込まれて回路形成面積が小さいこともあり、
困難であるので、読出しクロックｆo にはスプリアス成
分が混入し、ジッタの多い出力信号ＯＵＴとなる。
【００１７】そこで、これらの欠点を除去するため、図
４のような周波数シンセサイザも提案されている。図４
は、図２に示す他の周波数シンセサイザの構成ブロック
図であり、図３中の要素と共通の要素には共通の符号が
付されている。この周波数シンセサイザでは、図３にお
けるマルチバイブレータで構成された電圧制御発振器２
３に代えて、ＬＣ発振器を用いて構成した電圧制御発振
器３０が設けられている。この電圧制御発振器３０は、
ＬＣ発振器を用いた電圧制御発振回路３１と、モード切
替信号ｍ１〜ｍ４によって切替えられるスイッチ３２
と、該スイッチ３２の片方の端子に接続された４個のコ
ンデンサＣ１，Ｃ２，Ｃ３，Ｃ４とで、構成されてい
る。コンデンサＣ１〜Ｃ４は、モード切替信号ｍ１〜ｍ
４と連動してスイッチ３２によって切替えられる。
４のような周波数シンセサイザも提案されている。図４
は、図２に示す他の周波数シンセサイザの構成ブロック
図であり、図３中の要素と共通の要素には共通の符号が
付されている。この周波数シンセサイザでは、図３にお
けるマルチバイブレータで構成された電圧制御発振器２
３に代えて、ＬＣ発振器を用いて構成した電圧制御発振
器３０が設けられている。この電圧制御発振器３０は、
ＬＣ発振器を用いた電圧制御発振回路３１と、モード切
替信号ｍ１〜ｍ４によって切替えられるスイッチ３２
と、該スイッチ３２の片方の端子に接続された４個のコ
ンデンサＣ１，Ｃ２，Ｃ３，Ｃ４とで、構成されてい
る。コンデンサＣ１〜Ｃ４は、モード切替信号ｍ１〜ｍ
４と連動してスイッチ３２によって切替えられる。
【００１８】電圧制御発振回路３１内に含まれるコイル
ＬとコンデンサＣ１〜Ｃ４とは、表３に示すｆo を中心
周波数とする共振回路を構成している。そのため、スイ
ッチ３２がコンデンサＣ１と接続されたときの共振周波
数は２０．１６ＭＨｚ、コンデンサＣ２と接続されたと
きの共振周波数は２７．４０５ＭＨｚ、コンデンサＣ３
と接続されたときの共振周波数は２５．２ＭＨｚ、及び
コンデンサＣ４と接続されたときの共振周波数は２９．
２９５ＭＨｚとなる。このように、Ｑの高いＬＣ発振器
で構成される電圧制御発振器３０を用いることにより、
安定度が高く、スプリアスの少ない出力信号ＯＵＴが得
られる。
ＬとコンデンサＣ１〜Ｃ４とは、表３に示すｆo を中心
周波数とする共振回路を構成している。そのため、スイ
ッチ３２がコンデンサＣ１と接続されたときの共振周波
数は２０．１６ＭＨｚ、コンデンサＣ２と接続されたと
きの共振周波数は２７．４０５ＭＨｚ、コンデンサＣ３
と接続されたときの共振周波数は２５．２ＭＨｚ、及び
コンデンサＣ４と接続されたときの共振周波数は２９．
２９５ＭＨｚとなる。このように、Ｑの高いＬＣ発振器
で構成される電圧制御発振器３０を用いることにより、
安定度が高く、スプリアスの少ない出力信号ＯＵＴが得
られる。
【００１９】
【発明が解決しようとする課題】しかしながら、上記構
成の周波数シンセサイザでは、次のような課題があっ
た。 （ａ） 図３の周波数シンセサイザでは、アクティブフ
ィルタで構成されるループフィルタ２２が、０．１３５
ＭＨｚの高周波成分を充分除去できない。そのため、出
力信号ＯＵＴにスプリアスが混入し、ジッタの多い信号
になるという問題がある。 （ｂ） 図４の周波数シンセサイザでは、ＬＣからなる
共振回路のコンデンサＣ１〜Ｃ４をスイッチ３２で切替
えるために、オン抵抗の少ないメカニカルな接点のスイ
ッチを必要とする。そのため、回路形成面積に制約のあ
る半導体集積回路上にスイッチ３２とコンデンサＣ１〜
Ｃ４をオンチップ化できないばかりか、大きな回路形成
面積を必要とする電圧制御発振回路３１内のコイルを、
該半導体集積回路上にオンチップ化できないという問題
があり、未だ技術的に充分満足のゆく周波数シンセサイ
ザを提供することが困難であった。
成の周波数シンセサイザでは、次のような課題があっ
た。 （ａ） 図３の周波数シンセサイザでは、アクティブフ
ィルタで構成されるループフィルタ２２が、０．１３５
ＭＨｚの高周波成分を充分除去できない。そのため、出
力信号ＯＵＴにスプリアスが混入し、ジッタの多い信号
になるという問題がある。 （ｂ） 図４の周波数シンセサイザでは、ＬＣからなる
共振回路のコンデンサＣ１〜Ｃ４をスイッチ３２で切替
えるために、オン抵抗の少ないメカニカルな接点のスイ
ッチを必要とする。そのため、回路形成面積に制約のあ
る半導体集積回路上にスイッチ３２とコンデンサＣ１〜
Ｃ４をオンチップ化できないばかりか、大きな回路形成
面積を必要とする電圧制御発振回路３１内のコイルを、
該半導体集積回路上にオンチップ化できないという問題
があり、未だ技術的に充分満足のゆく周波数シンセサイ
ザを提供することが困難であった。
【００２０】本発明は、前記従来技術が持っていた課題
として、位相比較器の比較周波数が低いので、ループフ
ィルタが高周波成分を充分除去できず、出力信号にスプ
リアスが混入してジッタの多い出力波形になるという点
と、１チップの半導体集積回路で構成することが困難
で、外付けのスイッチ、コイル、及びコンデンサが必要
になるという点について解決し、出力信号にスプリアス
が混入せずにジッタのない出力波形が得られ、１チップ
の半導体集積回路構成に適する周波数シンセサイザを提
供するものである。
として、位相比較器の比較周波数が低いので、ループフ
ィルタが高周波成分を充分除去できず、出力信号にスプ
リアスが混入してジッタの多い出力波形になるという点
と、１チップの半導体集積回路で構成することが困難
で、外付けのスイッチ、コイル、及びコンデンサが必要
になるという点について解決し、出力信号にスプリアス
が混入せずにジッタのない出力波形が得られ、１チップ
の半導体集積回路構成に適する周波数シンセサイザを提
供するものである。
【００２１】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、モード切替信号により分周比Ｎが制
御され、該分周比Ｎによって入力信号を分周する１／Ｎ
分周器と、前記モード切替信号により分周比Ｍが制御さ
れ、該分周比Ｍによって出力信号を分周する１／Ｍ分周
器と、前記１／Ｎ分周器の出力と前記１／Ｍ分周器の出
力との位相を比較し、その比較結果に応じた信号を出力
する位相比較器と、前記位相比較器の出力の高周波成分
を除去する高周波成分除去手段と、前記高周波成分除去
手段の出力電圧に応じた周波数の前記出力信号を出力し
て前記１／Ｍ分周器に与える電圧制御発振器とを、備え
た周波数シンセサイザにおいて、高周波成分除去手段を
ＰＬＬ回路で構成している。このＰＬＬ回路は、前記位
相比較器の出力に応じた周波数で発振する電圧制御発振
手段の出力と、前記電圧制御発振器の出力信号との位相
を位相比較手段で比較し、その比較結果に応じた信号を
前記電圧制御発振器に与える機能を有している。
を解決するために、モード切替信号により分周比Ｎが制
御され、該分周比Ｎによって入力信号を分周する１／Ｎ
分周器と、前記モード切替信号により分周比Ｍが制御さ
れ、該分周比Ｍによって出力信号を分周する１／Ｍ分周
器と、前記１／Ｎ分周器の出力と前記１／Ｍ分周器の出
力との位相を比較し、その比較結果に応じた信号を出力
する位相比較器と、前記位相比較器の出力の高周波成分
を除去する高周波成分除去手段と、前記高周波成分除去
手段の出力電圧に応じた周波数の前記出力信号を出力し
て前記１／Ｍ分周器に与える電圧制御発振器とを、備え
た周波数シンセサイザにおいて、高周波成分除去手段を
ＰＬＬ回路で構成している。このＰＬＬ回路は、前記位
相比較器の出力に応じた周波数で発振する電圧制御発振
手段の出力と、前記電圧制御発振器の出力信号との位相
を位相比較手段で比較し、その比較結果に応じた信号を
前記電圧制御発振器に与える機能を有している。
【００２２】第２の発明では、第１の発明の電圧制御発
振手段を、水晶発振器を用いて構成している。第３の発
明では、第１の発明のＰＬＬ回路内に、前記モード切替
信号により分周比Ｐが制御され、該分周比Ｐにより前記
電圧制御発振手段の出力を分周して前記位相比較手段に
与える１／Ｐ分周器と、前記モード切替信号により分周
比Ｑが制御され、該分周比Ｑにより前記電圧制御発振器
の出力信号を分周して前記位相比較手段に与える１／Ｑ
分周器とを、設けている。
振手段を、水晶発振器を用いて構成している。第３の発
明では、第１の発明のＰＬＬ回路内に、前記モード切替
信号により分周比Ｐが制御され、該分周比Ｐにより前記
電圧制御発振手段の出力を分周して前記位相比較手段に
与える１／Ｐ分周器と、前記モード切替信号により分周
比Ｑが制御され、該分周比Ｑにより前記電圧制御発振器
の出力信号を分周して前記位相比較手段に与える１／Ｑ
分周器とを、設けている。
【００２３】
【作用】第１の発明によれば、以上のように周波数シン
セサイザを構成したので、位相比較器により、１／Ｎ分
周器の出力と１／Ｍ分周器の出力との位相が比較され、
その比較結果がＰＬＬ回路に与えられると、該ＰＬＬ回
路では、該位相比較器の出力信号に含まれる高周波成分
を的確に除去し、電圧制御発振器へ与える働きがある。
第２の発明によれば、水晶発振器を用いて構成されたＰ
ＬＬ回路内の電圧制御発振手段は、位相比較器の出力信
号中に含まれる高周波成分を除去して該出力信号に応じ
た周波数で発振する。第３の発明によれば、ＰＬＬ回路
内の１／Ｐ分周器及び１／Ｑ分周器は、モード切替信号
により分周比が変わる１／Ｎ分周器及び１／Ｍ分周器と
連動して分周比が変わり、安定したＰＬＬ回路動作を補
償する。従って、前記課題を解決できるのである。
セサイザを構成したので、位相比較器により、１／Ｎ分
周器の出力と１／Ｍ分周器の出力との位相が比較され、
その比較結果がＰＬＬ回路に与えられると、該ＰＬＬ回
路では、該位相比較器の出力信号に含まれる高周波成分
を的確に除去し、電圧制御発振器へ与える働きがある。
第２の発明によれば、水晶発振器を用いて構成されたＰ
ＬＬ回路内の電圧制御発振手段は、位相比較器の出力信
号中に含まれる高周波成分を除去して該出力信号に応じ
た周波数で発振する。第３の発明によれば、ＰＬＬ回路
内の１／Ｐ分周器及び１／Ｑ分周器は、モード切替信号
により分周比が変わる１／Ｎ分周器及び１／Ｍ分周器と
連動して分周比が変わり、安定したＰＬＬ回路動作を補
償する。従って、前記課題を解決できるのである。
【００２４】
【実施例】図１は、本発明の実施例を示す周波数シンセ
サイザの構成ブロック図であり、従来の周波数シンセサ
イザを示す図３中の要素と共通の要素には共通の符号が
付されている。この周波数シンセサイザは、従来と同様
に、例えば図２に示すＭＵＳＥ−ＮＴＳＣコンバータに
おける映像変換処理部内に設けられるもので、１チップ
の半導体集積回路で構成されている。この周波数シンセ
サイザが従来の図３に示す周波数シンセサイザと異なる
点は、その図３のループフィルタ２２に代えて、高周波
成分除去手段であるＰＬＬ回路４０が設けられている点
である。
サイザの構成ブロック図であり、従来の周波数シンセサ
イザを示す図３中の要素と共通の要素には共通の符号が
付されている。この周波数シンセサイザは、従来と同様
に、例えば図２に示すＭＵＳＥ−ＮＴＳＣコンバータに
おける映像変換処理部内に設けられるもので、１チップ
の半導体集積回路で構成されている。この周波数シンセ
サイザが従来の図３に示す周波数シンセサイザと異なる
点は、その図３のループフィルタ２２に代えて、高周波
成分除去手段であるＰＬＬ回路４０が設けられている点
である。
【００２５】ＰＬＬ回路４０は、位相比較器２１の出力
から高周波成分を除去するローパスフィルタ（ＬＰＦ
１）４１を有し、その出力側に、電圧制御発振器（ＶＣ
ＸＯ）４２及び１／Ｐ分周器４３を介して位相比較器
（φD1）４４が接続されている。電圧制御発振器４２
は、ローパスフィルタ４１の出力電圧に応じた周波数の
出力クロックｆx を発生する回路であり、例えば、発振
周波数１．８９ＭＨｚの水晶発振器で構成されている。
１／Ｐ分周器４３は、モード切替信号ｍ１〜ｍ４により
分周比Ｐが制御され、該分周比Ｐによって出力クロック
ｆx を分周して位相比較器４４の入力クロックｆs を出
力する回路である。
から高周波成分を除去するローパスフィルタ（ＬＰＦ
１）４１を有し、その出力側に、電圧制御発振器（ＶＣ
ＸＯ）４２及び１／Ｐ分周器４３を介して位相比較器
（φD1）４４が接続されている。電圧制御発振器４２
は、ローパスフィルタ４１の出力電圧に応じた周波数の
出力クロックｆx を発生する回路であり、例えば、発振
周波数１．８９ＭＨｚの水晶発振器で構成されている。
１／Ｐ分周器４３は、モード切替信号ｍ１〜ｍ４により
分周比Ｐが制御され、該分周比Ｐによって出力クロック
ｆx を分周して位相比較器４４の入力クロックｆs を出
力する回路である。
【００２６】位相比較器４４は、入力クロックｆs とフ
ィードバッククロックｆs1との位相を比較し、その比較
結果に応じた信号を出力する回路である。この位相比較
器４４の出力側には、ローパスフィルタ（ＬＰＦ２）４
５が接続され、さらに出力信号ＯＵＴをフィードバック
する１／Ｑ分周器４６が該位相比較器４４の入力側に接
続されている。ローパスフィルタ４５は、位相比較器４
４の出力の高周波成分を除去して電圧制御発振器（ＶＣ
Ｏ）２３へ与える回路である。１／Ｑ分周器４６は、モ
ード切替信号ｍ１〜ｍ４により分周比Ｑが制御され、該
分周比Ｑによって出力信号ＯＵＴの読出しクロックｆo
を分周し、位相比較器４４に与えるフィードバッククロ
ックｆs1を出力する回路である。
ィードバッククロックｆs1との位相を比較し、その比較
結果に応じた信号を出力する回路である。この位相比較
器４４の出力側には、ローパスフィルタ（ＬＰＦ２）４
５が接続され、さらに出力信号ＯＵＴをフィードバック
する１／Ｑ分周器４６が該位相比較器４４の入力側に接
続されている。ローパスフィルタ４５は、位相比較器４
４の出力の高周波成分を除去して電圧制御発振器（ＶＣ
Ｏ）２３へ与える回路である。１／Ｑ分周器４６は、モ
ード切替信号ｍ１〜ｍ４により分周比Ｑが制御され、該
分周比Ｑによって出力信号ＯＵＴの読出しクロックｆo
を分周し、位相比較器４４に与えるフィードバッククロ
ックｆs1を出力する回路である。
【００２７】次に、図１に示す周波数シンセサイザの動
作を説明する。書込みクロックｆi である入力信号ＩＮ
が入力されると、該入力信号ＩＮが分周器２０で１／Ｎ
分周され、位相比較器２１へ送られる。位相比較器２１
では、分周器２０からの入力クロックｆr と、分周器２
４からのフィードバッククロックｆr1との位相を比較
し、その比較結果に応じた信号を出力する。この信号
は、ＰＬＬ回路４０で高周波成分が除去され、電圧制御
発振器２３へ送られる。電圧制御発振器２３では、ＰＬ
Ｌ回路４０の出力電圧に応じた周波数の読出しクロック
ｆo の出力信号ＯＵＴを出力する。この出力信号ＯＵＴ
は、ＰＬＬ回路４０内の分周器４６へ与えられると共
に、分周器２４に与えられる。分周器２４では、出力信
号ＯＵＴを１／Ｍ分周してフィードバッククロックｆr1
を出力し、位相比較器２１へフィードバック入力する。
作を説明する。書込みクロックｆi である入力信号ＩＮ
が入力されると、該入力信号ＩＮが分周器２０で１／Ｎ
分周され、位相比較器２１へ送られる。位相比較器２１
では、分周器２０からの入力クロックｆr と、分周器２
４からのフィードバッククロックｆr1との位相を比較
し、その比較結果に応じた信号を出力する。この信号
は、ＰＬＬ回路４０で高周波成分が除去され、電圧制御
発振器２３へ送られる。電圧制御発振器２３では、ＰＬ
Ｌ回路４０の出力電圧に応じた周波数の読出しクロック
ｆo の出力信号ＯＵＴを出力する。この出力信号ＯＵＴ
は、ＰＬＬ回路４０内の分周器４６へ与えられると共
に、分周器２４に与えられる。分周器２４では、出力信
号ＯＵＴを１／Ｍ分周してフィードバッククロックｆr1
を出力し、位相比較器２１へフィードバック入力する。
【００２８】次に、ＰＬＬ回路４０の動作を説明する。
位相比較器２１の出力がＰＬＬ回路４０内のローパスフ
ィルタ４１へ送られると、該ローパスフィルタ４１で高
周波成分が除去された後、電圧制御発振器４２へ入力さ
れる。水晶発振器を用いた電圧制御発振器４２は、ロー
パスフィルタ４１の出力電圧に応じた周波数の出力クロ
ックｆx を出力し、分周器４３へ送る。この水晶発振器
を用いた電圧制御発振器４２では、Ｑが高く、安定度が
高いので、ローパスフィルタ４１の出力に多少の高周波
成分が含まれていても、出力クロックｆx にスプリアス
が混入せず、ジッタのない信号を出力する。
位相比較器２１の出力がＰＬＬ回路４０内のローパスフ
ィルタ４１へ送られると、該ローパスフィルタ４１で高
周波成分が除去された後、電圧制御発振器４２へ入力さ
れる。水晶発振器を用いた電圧制御発振器４２は、ロー
パスフィルタ４１の出力電圧に応じた周波数の出力クロ
ックｆx を出力し、分周器４３へ送る。この水晶発振器
を用いた電圧制御発振器４２では、Ｑが高く、安定度が
高いので、ローパスフィルタ４１の出力に多少の高周波
成分が含まれていても、出力クロックｆx にスプリアス
が混入せず、ジッタのない信号を出力する。
【００２９】電圧制御発振器４２の出力クロックｆ
x は、分周器４３で１／Ｐ分周され、位相比較器４４へ
送られる。位相比較器４４では、分周器４３からの入力
クロックｆs と、分周器４６からのフィードバッククロ
ックｆs1との位相を比較し、その比較結果に応じた信号
を出力する。この出力信号は、ローパスフィルタ４５で
高周波成分が除去された後、電圧制御発振器２３へ送ら
れる。電圧制御発振器２３は、ローパスフィルタ４５の
出力電圧に応じた周波数の読出しクロックｆo の出力信
号ＯＵＴを出力する。出力信号ＯＵＴは、分周器４６で
１／Ｑ分周され、比較入力信号であるフィードバックク
ロックｆs1の形で位相比較器４４にフィードバック入力
される。
x は、分周器４３で１／Ｐ分周され、位相比較器４４へ
送られる。位相比較器４４では、分周器４３からの入力
クロックｆs と、分周器４６からのフィードバッククロ
ックｆs1との位相を比較し、その比較結果に応じた信号
を出力する。この出力信号は、ローパスフィルタ４５で
高周波成分が除去された後、電圧制御発振器２３へ送ら
れる。電圧制御発振器２３は、ローパスフィルタ４５の
出力電圧に応じた周波数の読出しクロックｆo の出力信
号ＯＵＴを出力する。出力信号ＯＵＴは、分周器４６で
１／Ｑ分周され、比較入力信号であるフィードバックク
ロックｆs1の形で位相比較器４４にフィードバック入力
される。
【００３０】図１の周波数シンセサイザがロック状態と
なると、入力クロックｆr の周波数とフィードバックク
ロックｆr1の周波数が一致し、さらに入力クロックｆs
の周波数とフィードバッククロックｆs1の周波数が一致
する。図１のクロックｆi ，ｆo ，ｆr ，ｆx ，ｆs 、
及び分周比Ｎ，Ｍ，Ｐ，Ｑの関係は、次式（１）〜
（４）のようになる。
なると、入力クロックｆr の周波数とフィードバックク
ロックｆr1の周波数が一致し、さらに入力クロックｆs
の周波数とフィードバッククロックｆs1の周波数が一致
する。図１のクロックｆi ，ｆo ，ｆr ，ｆx ，ｆs 、
及び分周比Ｎ，Ｍ，Ｐ，Ｑの関係は、次式（１）〜
（４）のようになる。
【００３１】
【数１】 （１）式と（３）式より、次式（５）が成り立つ。
【００３２】
【数２】 一般に、書込みクロックｆi 、及び分周比Ｍ，Ｎが与え
られているとして出力クロックｆx の周波数を適当な値
に決めたとき、（５）式を満足するような整数（分周
比）ＰとＱは存在する。図１のモード切替信号ｍ１，ｍ
２，ｍ３，ｍ４に対応して各分周器２０，２４，４３，
４６の分周比Ｎ，Ｍ，Ｐ，Ｑを、例えば次の表４に示す
値に設定したとする。
られているとして出力クロックｆx の周波数を適当な値
に決めたとき、（５）式を満足するような整数（分周
比）ＰとＱは存在する。図１のモード切替信号ｍ１，ｍ
２，ｍ３，ｍ４に対応して各分周器２０，２４，４３，
４６の分周比Ｎ，Ｍ，Ｐ，Ｑを、例えば次の表４に示す
値に設定したとする。
【００３３】
【表４】 書込みクロックｆi ＝３２．４ＭＨｚ、及び出力クロッ
クｆx ＝１．８９ＭＨｚのときの読出しクロックｆo 、
入力クロックｆr ，ｆs は、前記（１）〜（４）式より
決定され、それぞれ表４に示す周波数となる。
クｆx ＝１．８９ＭＨｚのときの読出しクロックｆo 、
入力クロックｆr ，ｆs は、前記（１）〜（４）式より
決定され、それぞれ表４に示す周波数となる。
【００３４】表４より明らかなように、モード切替信号
ｍ１〜ｍ４による位相比較器２１の入力クロックｆ
r は、０．１３５ＭＨｚ〜０．９ＭＨｚの範囲で変化す
るのに対し、ＰＬＬ回路４０内の位相比較器４４の入力
クロックｆs の変化範囲は０．６３ＭＨｚまたは０．９
４５ＭＨｚとなる。そのため、この位相比較器４４の出
力の高周波成分も、０．６３ＭＨｚまたは０．９４５Ｍ
Ｈｚの高調波成分となる。本実施例の周波数シンセサイ
ザと、従来の図３に示す周波数シンセサイザとを比較す
ると、電圧制御発振器２３の制御電圧に混入する高周波
成分のうち、最も低い周波数成分が従来の図３の回路の
場合は０．１３５ＭＨｚであるのに対し、本実施例の回
路では約５倍の０．６３ＭＨｚとなる。この０．６３Ｍ
ＨｚはＰＬＬ回路４０内のローパスフィルタ４５で充分
に除去できる。
ｍ１〜ｍ４による位相比較器２１の入力クロックｆ
r は、０．１３５ＭＨｚ〜０．９ＭＨｚの範囲で変化す
るのに対し、ＰＬＬ回路４０内の位相比較器４４の入力
クロックｆs の変化範囲は０．６３ＭＨｚまたは０．９
４５ＭＨｚとなる。そのため、この位相比較器４４の出
力の高周波成分も、０．６３ＭＨｚまたは０．９４５Ｍ
Ｈｚの高調波成分となる。本実施例の周波数シンセサイ
ザと、従来の図３に示す周波数シンセサイザとを比較す
ると、電圧制御発振器２３の制御電圧に混入する高周波
成分のうち、最も低い周波数成分が従来の図３の回路の
場合は０．１３５ＭＨｚであるのに対し、本実施例の回
路では約５倍の０．６３ＭＨｚとなる。この０．６３Ｍ
ＨｚはＰＬＬ回路４０内のローパスフィルタ４５で充分
に除去できる。
【００３５】このように、本実施例では、周波数シンセ
サイザのループフィルタとしてＰＬＬ回路４０を用いた
ので、該ＰＬＬ回路４０内の位相比較器４４の入力周波
数をローパスフィルタ４５で簡単に除去できる値とする
ことができる。そのため、従来の図４のようなＬＣ発振
器で構成される電圧制御発振器３０を用いなくても、ス
プリアスの少ない安定な出力信号ＯＵＴが得られる。し
かも、ＰＬＬ回路４０は、回路形成面積を小さくできる
ので、図１の周波数シンセサイザを１チップの半導体集
積回路で容易に構成できる。なお、本発明は上記実施例
に限定されず、種々の変形が可能である。例えば、図１
のＰＬＬ回路４０内の電圧制御発振器４２を水晶発振器
以外の発振器で構成したり、該ＰＬＬ回路４０を図示以
外の回路構成に変更したり、さらに、図１の周波数シン
セサイザを図２に示すＭＵＳＥ−ＮＴＳＣコンバータ以
外の回路に用いても良い。また、図１の周波数シンセサ
イザを１チップの半導体集積回路で構成する以外に、個
別回路で構成することも可能である。
サイザのループフィルタとしてＰＬＬ回路４０を用いた
ので、該ＰＬＬ回路４０内の位相比較器４４の入力周波
数をローパスフィルタ４５で簡単に除去できる値とする
ことができる。そのため、従来の図４のようなＬＣ発振
器で構成される電圧制御発振器３０を用いなくても、ス
プリアスの少ない安定な出力信号ＯＵＴが得られる。し
かも、ＰＬＬ回路４０は、回路形成面積を小さくできる
ので、図１の周波数シンセサイザを１チップの半導体集
積回路で容易に構成できる。なお、本発明は上記実施例
に限定されず、種々の変形が可能である。例えば、図１
のＰＬＬ回路４０内の電圧制御発振器４２を水晶発振器
以外の発振器で構成したり、該ＰＬＬ回路４０を図示以
外の回路構成に変更したり、さらに、図１の周波数シン
セサイザを図２に示すＭＵＳＥ−ＮＴＳＣコンバータ以
外の回路に用いても良い。また、図１の周波数シンセサ
イザを１チップの半導体集積回路で構成する以外に、個
別回路で構成することも可能である。
【００３６】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、高周波成分除去手段をＰＬＬ回路で構成した
ので、周波数シンセサイザの出力信号に混入するジッタ
成分を除去でき、スプリアスのない安定な出力信号を得
ることができる。しかも、ＰＬＬ回路は小面積で素子の
形成が可能であるため、周波数シンセサイザを１チップ
の半導体集積回路で容易に構成できる。第２の発明によ
れば、ＰＬＬ回路内の電圧制御発振手段を水晶発振器を
用いて構成したので、該水晶発振器はＱが高く、安定度
が高いことから、スプリアスの除去効率が良く、ジッタ
のない、より安定な出力信号が得られる。第３の発明に
よれば、ＰＬＬ回路内に１／Ｐ分周器及び１／Ｑ分周器
を設け、それらの分周比を１／Ｎ分周器及び１／Ｍ分周
器と連動してモード切替信号により変化させるようにし
たので、簡単な構成で、出力信号に混入するジッタ成分
を精度良く除去できる。
によれば、高周波成分除去手段をＰＬＬ回路で構成した
ので、周波数シンセサイザの出力信号に混入するジッタ
成分を除去でき、スプリアスのない安定な出力信号を得
ることができる。しかも、ＰＬＬ回路は小面積で素子の
形成が可能であるため、周波数シンセサイザを１チップ
の半導体集積回路で容易に構成できる。第２の発明によ
れば、ＰＬＬ回路内の電圧制御発振手段を水晶発振器を
用いて構成したので、該水晶発振器はＱが高く、安定度
が高いことから、スプリアスの除去効率が良く、ジッタ
のない、より安定な出力信号が得られる。第３の発明に
よれば、ＰＬＬ回路内に１／Ｐ分周器及び１／Ｑ分周器
を設け、それらの分周比を１／Ｎ分周器及び１／Ｍ分周
器と連動してモード切替信号により変化させるようにし
たので、簡単な構成で、出力信号に混入するジッタ成分
を精度良く除去できる。
【図１】本発明の実施例を示す周波数シンセサイザの構
成ブロック図である。
成ブロック図である。
【図２】従来のＭＵＳＥ−ＮＴＳＣコンバータにおける
映像変換処理部の構成ブロック図である。
映像変換処理部の構成ブロック図である。
【図３】図２における周波数シンセサイザの構成ブロッ
ク図である。
ク図である。
【図４】図２における他の周波数シンセサイザの構成ブ
ロック図である。
ロック図である。
【符号の説明】 ２０ １／Ｎ分周器 ２１ 位相比較器 ２３ 電圧制御発振器 ２４ １／Ｍ分周器 ４０ ＰＬＬ回路 ４１，４５ ローパスフィルタ ４２ 電圧制御発振器 ４３ １／Ｐ分周器 ４４ 位相比較器 ４６ １／Ｑ分周器
Claims (3)
- 【請求項１】 モード切替信号により分周比Ｎが制御さ
れ、該分周比Ｎによって入力信号を分周する１／Ｎ分周
器と、 前記モード切替信号により分周比Ｍが制御され、該分周
比Ｍによって出力信号を分周する１／Ｍ分周器と、 前記１／Ｎ分周器の出力と前記１／Ｍ分周器の出力との
位相を比較し、その比較結果に応じた信号を出力する位
相比較器と、 前記位相比較器の出力の高周波成分を除去する高周波成
分除去手段と、 前記高周波成分除去手段の出力電圧に応じた周波数の前
記出力信号を出力して前記１／Ｍ分周器に与える電圧制
御発振器とを、備えた周波数シンセサイザにおいて、 前記高周波成分除去手段は、前記位相比較器の出力に応
じた周波数で発振する電圧制御発振手段の出力と、前記
電圧制御発振器の出力信号との位相を位相比較手段で比
較し、その比較結果に応じた信号を前記電圧制御発振器
に与えるフェーズロックループ回路で構成したことを特
徴とする周波数シンセサイザ。 - 【請求項２】 前記電圧制御発振手段は、水晶発振器を
用いて構成したことを特徴とする請求項１記載の周波数
シンセサイザ。 - 【請求項３】 前記フェーズロックループ回路内に、 前記モード切替信号により分周比Ｐが制御され、該分周
比Ｐにより前記電圧制御発振手段の出力を分周して前記
位相比較手段に与える１／Ｐ分周器と、 前記モード切替信号により分周比Ｑが制御され、該分周
比Ｑにより前記電圧制御発振器の出力信号を分周して前
記位相比較手段に与える１／Ｑ分周器とを、設けたこと
を特徴とする請求項１記載の周波数シンセサイザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4224445A JPH0677823A (ja) | 1992-08-24 | 1992-08-24 | 周波数シンセサイザ |
| EP93306545A EP0585050A2 (en) | 1992-08-24 | 1993-08-19 | Multi-mode frequency synthesiser with reduced jitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4224445A JPH0677823A (ja) | 1992-08-24 | 1992-08-24 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677823A true JPH0677823A (ja) | 1994-03-18 |
Family
ID=16813888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4224445A Pending JPH0677823A (ja) | 1992-08-24 | 1992-08-24 | 周波数シンセサイザ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0585050A2 (ja) |
| JP (1) | JPH0677823A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998044659A1 (fr) * | 1997-03-28 | 1998-10-08 | Rohm Co., Ltd. | MODULATEUR/DEMODULATEUR INTEGRE IrDA |
| JP2008099097A (ja) * | 2006-10-13 | 2008-04-24 | Mitsubishi Electric Corp | クロック位相シフト装置 |
| JP2009016973A (ja) * | 2007-07-02 | 2009-01-22 | Japan Radio Co Ltd | シンセサイザ |
| WO2010032328A1 (ja) * | 2008-09-22 | 2010-03-25 | パイオニア株式会社 | Ｐｌｌ回路およびこれを用いた膜厚測定器 |
| WO2013022192A2 (ko) * | 2011-08-05 | 2013-02-14 | 주식회사 아이덴코아 | 위상 고정 루프 및 이를 포함하는 클럭 발생 시스템 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19734656A1 (de) * | 1997-08-11 | 1999-02-18 | Alsthom Cge Alcatel | Schaltungsanordnung zur Einstellung einer Systemfrequenz |
| KR20000068744A (ko) * | 1997-08-12 | 2000-11-25 | 요트.게.아. 롤페즈 | 다중 채널 무선 장치, 무선 통신 시스템, 및 분수 분할 주파수신시사이저 |
| DE19913110C1 (de) | 1999-03-23 | 2000-11-16 | Siemens Ag | Frequenzsynthesizer |
| US6198354B1 (en) * | 1999-12-07 | 2001-03-06 | Hughes Electronics Corporation | System for limiting if variation in phase locked loops |
| JP2003152694A (ja) * | 2001-11-14 | 2003-05-23 | Mitsubishi Electric Corp | データ・クロック再生装置 |
| DE102006011682B4 (de) | 2006-03-14 | 2015-04-09 | Intel Mobile Communications GmbH | Transceiver-Schaltungsanordnung |
| US8681917B2 (en) | 2010-03-31 | 2014-03-25 | Andrew Llc | Synchronous transfer of streaming data in a distributed antenna system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4180783A (en) * | 1977-09-06 | 1979-12-25 | Rca Corporation | Phase lock loop data timing recovery circuit |
| JPS63128816A (ja) * | 1986-11-18 | 1988-06-01 | Toshiba Corp | Ｐｌｌ回路 |
-
1992
- 1992-08-24 JP JP4224445A patent/JPH0677823A/ja active Pending
-
1993
- 1993-08-19 EP EP93306545A patent/EP0585050A2/en not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998044659A1 (fr) * | 1997-03-28 | 1998-10-08 | Rohm Co., Ltd. | MODULATEUR/DEMODULATEUR INTEGRE IrDA |
| US6526270B1 (en) | 1997-03-28 | 2003-02-25 | Rohm Co., Ltd. | IrDA modulation/demodulation integrated circuit device |
| JP2008099097A (ja) * | 2006-10-13 | 2008-04-24 | Mitsubishi Electric Corp | クロック位相シフト装置 |
| JP4686432B2 (ja) * | 2006-10-13 | 2011-05-25 | 三菱電機株式会社 | クロック位相シフト装置 |
| JP2009016973A (ja) * | 2007-07-02 | 2009-01-22 | Japan Radio Co Ltd | シンセサイザ |
| WO2010032328A1 (ja) * | 2008-09-22 | 2010-03-25 | パイオニア株式会社 | Ｐｌｌ回路およびこれを用いた膜厚測定器 |
| JP4773581B2 (ja) * | 2008-09-22 | 2011-09-14 | パイオニア株式会社 | Ｐｌｌ回路を用いた膜厚測定器 |
| US8432151B2 (en) | 2008-09-22 | 2013-04-30 | Pioneer Corporation | Film-thickness measuring device using PLL circuit |
| WO2013022192A2 (ko) * | 2011-08-05 | 2013-02-14 | 주식회사 아이덴코아 | 위상 고정 루프 및 이를 포함하는 클럭 발생 시스템 |
| WO2013022192A3 (ko) * | 2011-08-05 | 2013-04-04 | 주식회사 아이덴코아 | 위상 고정 루프 및 이를 포함하는 클럭 발생 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0585050A2 (en) | 1994-03-02 |
| EP0585050A3 (ja) | 1994-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526558B2 (ja) | ビデオ信号のスキャンコンバ−タ装置 | |
| JP3120993B2 (ja) | 複合規格オン・スクリーン表示を有する映像制御装置 | |
| US4757264A (en) | Sample clock signal generator circuit | |
| JPH09162730A (ja) | Ｐｌｌ回路 | |
| JPH0677823A (ja) | 周波数シンセサイザ | |
| JP3652009B2 (ja) | クロックジェネレータ | |
| JPS62159981A (ja) | ビデオ装置用同期回路 | |
| JP3320576B2 (ja) | 発振回路 | |
| CA2345559C (en) | Horizontal synchronization for digital television receiver | |
| US6420918B2 (en) | Phase control for oscillators | |
| JP3244437B2 (ja) | クロック発生回路および方法 | |
| JP3209187B2 (ja) | クロック周波数変換回路及びその変換方法並びにクロック周波数変換機能を備えた受像装置 | |
| JP2713988B2 (ja) | 水平ａｆｃ回路 | |
| JP3511821B2 (ja) | 映像信号処理回路 | |
| JP3304031B2 (ja) | ゲンロック装置 | |
| JP3638443B2 (ja) | ディジタル放送用テレビジョン受信機 | |
| JP2661300B2 (ja) | 画像標本化クロックの制御方法 | |
| JP3240751B2 (ja) | Ｐｌｌ回路と映像表示装置 | |
| JPH0468669A (ja) | Ｐｌｌ回路 | |
| JPH0635573Y2 (ja) | 倍速テレビの水平回路 | |
| JP2508443B2 (ja) | サンプリングレ−ト変換回路のクロック同期回路 | |
| JP2622759B2 (ja) | Ｐｌｌ回路 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JPS63296569A (ja) | 水平周波数逓倍回路 | |
| JPH01175480A (ja) | ディジタルテレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990810 |