JP3244437B2 - クロック発生回路および方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複数の安定なくロッ
クを必要とする電子機器におけるクロック発生回路およ
び方法に関する。

【０００２】

【従来の技術】例えば、映像信号を記録再生する磁気記
録再生装置（ＶＴＲ等）において、映像信号処理用のク
ロックやシステムコントロール用のクロック等、種々の
クロックが使用されている。特に映像信号処理回路を世
界の各国で用いられている種々のテレビジョン方式（例
えばＭ−ＮＴＳＣ、ＧＢ−ＰＡＬ、Ｍ−ＰＡＬ，Ｎ−Ｐ
ＡＬ等）に対応させようとすると、それぞれの方式毎に
異なるクロックを生成する必要がある。

【０００３】図７は、従来のＶＴＲの記録時の映像信号
処理回路の一例を示すブロック図である。この映像信号
処理回路は三種類のテレビジョン方式に対応している。
図７において、２は電圧制御発振器（ＶＣＯ）、３は色
信号と電圧制御発振器の出力とを位相比較する位相比較
器、２０は輝度信号の振幅を所定のレベルに調節する自
動利得制御回路（ＡＧＣ）、２１は映像信号中の色信号
を除去する低域通過フィルタ（ＬＰＦ１）、２２は映像
信号をＦＭ信号にするＦＭ変調器、２４は映像信号中の
輝度信号を除去する帯域通過フィルタ（ＢＰＦ）、２５
は色信号中のバースト信号の振幅を所定のレベルにする
自動利得制御回路（ＡＣＣ）、２６は色信号の周波数を
低域周波数に変換する周波数変換器（ＢＭ）、２７は周
波数変換器の出力信号のうち、低域周波数成分のみを取
り出す低域通過フィルタ（ＬＰＦ２）、２３はＦＭ変調
された輝度信号と低域周波数に変換された色信号とを加
算する加算器、２８は色信号を周波数変換するためのキ
ャリア信号を生成するキャリア発生回路、２９は複数の
水晶発振子のうちの一つを選択して接続するスイッチ回
路である。

【０００４】ＶＴＲにおいて、輝度信号はＦＭ変調さ
れ、色信号は低域周波数に変換され、これらの信号が加
算されたのち記録されることは良く知られている。色信
号はＡＣＣ２５でバースト振幅が一定にされて位相比較
器３に入力される。位相比較器３は、ＶＣＯ２の出力ｆ
２がＡＣＣ２５の出力であるバースト信号ｆ３に位相同
期するようにＶＣＯ２をフィードバック制御する。この
制御は一般に、ＡＰＣ(Automatic Phase Control)と呼
ばれている。

【０００５】色信号処理におけるＡＰＣは、バースト信
号のみによるサンプル値制御系システムであり、ＶＣＯ
２の周波数変動が大き過ぎると、サイドロックと呼ばれ
る擬似的なロック点（理論的には、ＮＴＳＣ方式はｆＨ
周期、ＰＡＬ方式はｆＨ／２周期）の悪影響が生ずる。
そこで、ＶＣＯ２は、周波数変動範囲が高々２ｋＨｚ程
度となるように、水晶発振子を用いた発振器が使用され
る。したがって、複数の種類のテレビジョン方式に対応
させるためには、それぞれのテレビジョン方式に対応す
る周波数の水晶発振子が必要である。

【０００６】図７では、三個の水晶発振子Ｘ１、Ｘ２及
びＸ３を切り換えることによりＶＣＯ２の出力信号周波
数を切り換えて信号処理を行うようにしている。例え
ば、水晶発振子Ｘ１がＭ−ＮＴＳＣ用、水晶発振子Ｘ２
がＭ−ＰＡＬ用、水晶発振子Ｘ３がＮ−ＰＡＬ用とすれ
ば、三個の水晶発振子Ｘ１、Ｘ２、Ｘ３のうちの一つを
選択して使用することにより、上記三方式に対応した映
像信号処理を行うことができる。ＶＴＲの場合、映像信
号処理だけでなく、システムコントロール用の集積回路
等、他の回路部分でも水晶発振子を用いた発振器が使用
されている。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
従来例のように、電子機器に必要なクロックの種類に対
応する数だけ水晶発振子を備えることはコスト上昇の要
因となる。また、発振回路を含む信号処理回路等が占有
する基板上の面積が大きくなるといった課題もある。本
発明はこのような従来の課題を解決するためのものであ
り、一つの基準信号から複数のクロック信号を生成する
ことにより、必要な水晶発振子の数を減らすことができ
るクロック発生回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明によるクロック発
生回路の第一の構成は、電圧によって発振周波数が制御
可能な電圧制御発振器と、水晶発振子等の安定な外付け
発振子を用いた発振器で生成される第一の基準信号に基
づいて前記電圧制御発振器の発振周波数を所定の範囲内
に制御する周波数制御回路と、前記電圧制御発振器の出
力信号と第二の基準信号とを位相比較する位相比較器と
を備える。前記電圧制御発振器と前記位相比較器とによ
って前記電圧制御発振器の出力信号を第二の基準信号に
位相同期させるＰＬＬ回路が構成される。そして、方式
制御信号で前記周波数制御回路の周波数制御範囲を切り
換えることにより、第二の基準信号が方式によって異な
る場合でも常に前記電圧制御発振器の出力信号を第二の
基準信号に位相同期させる。そして、前記周波数制御回
路が、前記電圧制御発振器の出力信号をカウントする第
一のカウンタと、第一のカウンタの出力信号に基づいて
第一の所定期間Ｔ１を生成する第一のデコーダおよび第
二の所定期間Ｔ２を生成する第二のデコーダと、第一の
基準信号をカウントする第二のカウンタと、第二のカウ
ンタの出力信号に基づいて第三の所定期間Ｔ３を生成す
る第三のデコーダと、第一、第二及び第三のデコーダの
出力信号を位相比較する第二の位相比較器とを備える。
前記第二の位相比較器は、第三の所定期間Ｔ３が第一の
所定期間Ｔ１と第二の所定期間Ｔ２との間の値になるよ
うに前記電圧制御発振器の周波数を制御する。

【０００９】この構成によれば、一つの基準信号より複
数の種類のクロック信号を作成することができる。即
ち、基準信号を水晶発振子（又は他の代替品）を用いて
生成すれば、１つの水晶発振子で複数の方式に対応する
複数のクロックを生成することができる。

【００１０】本発明によるクロック発生回路の第二の構
成は、電圧によって発振周波数が制御可能な信号を出力
する電圧制御発振器と、水晶発振子等の安定な外付け発
振子を用いた発振器で生成される第一の基準信号に基づ
いて前記電圧制御発振器の発振周波数を所定の範囲内に
制御する周波数制御回路と、前記電圧制御発振器の出力
信号と第二の基準信号とを位相比較する第一の位相比較
器とを備え、前記電圧制御発振器と前記第一の位相比較
器とにより構成された第一のＰＬＬ回路によって前記電
圧制御発振器の出力信号を第二の基準信号に位相同期さ
せると共に、第一の制御信号で前記周波数制御回路の周
波数制御範囲を切り換える（第一のクロック発生手
段）。さらに、前記電圧制御発振器の出力信号を分周す
る第一の分周器と、第一の基準信号を分周する第二の分
周器と、第一及び第二の分周器の出力信号を位相比較す
る第二の位相比較器とにより構成された第二のＰＬＬ回
路を備え、前記電圧制御発振器の出力信号を第一の基準
信号の周波数と所定の関係を有する周波数の信号に位相
同期させる（第二のクロック発生手段）。そして、第一
のクロック発生手段と第二のクロック発生手段とを第二
の制御信号によって切り換えるスイッチ手段が備えられ
ている。また、上記の第二の構成における周波数制御回
路は、前記電圧制御発振器の出力信号をカウントする第
一のカウンタと、第一のカウンタの出力信号に基づいて
第一の所定期間Ｔ１を生成する第一のデコーダおよび第
二の所定期間Ｔ２を生成する第二のデコーダと、第一の
基準信号をカウントする第二のカウンタと、第二のカウ
ンタの出力信号に基づいて第三の所定期間Ｔ３を生成す
る第三のデコーダと、第一、第二及び第三のデコーダの
出力信号を位相比較する第二の位相比較器とを備え、前
記第二の位相比較器は、第三の所定期間Ｔ３が第一の所
定期間Ｔ１と第二の所定期間Ｔ２との間の値になるよう
に前記電圧制御発振器の周波数を制御することが好まし
い。

【００１１】このようなクロック回路を例えばＶＴＲの
色信号処理回路に適用すると、記録時はバースト信号と
位相同期させるＡＰＣ回路として動作させ、再生時は固
定発振（フリーラン）回路として動作させることができ
る。

【００１２】また、上記の第二の構成におけるスイッチ
手段は第一及び第二のスイッチ回路を備え、第二の制御
信号が一の状態において、前記第一のスイッチ回路が前
記周波数制御回路の出力部と前記電圧制御発振器とを接
続すると共に第二のスイッチ回路が第一の位相比較器の
出力部と前記電圧制御発振器とを接続しており、第二の
制御信号が他の状態において、前記第一のスイッチ回路
が第二の位相比較器の出力部と前記電圧制御発振器とを
接続すると共に第二のスイッチ回路が所定の電圧を前記
電圧制御発振器に与えることが好ましい。

【００１３】本発明によるクロック発生方法の構成は、
電圧によって発振周波数が制御可能な信号を出力する電
圧制御発振器と、水晶発振子等の安定な外付け発振子を
用いた発振器で生成される第一の基準信号に基づいて前
記電圧制御発振器の発振周波数を所定の範囲内に制御す
る周波数制御回路と、前記電圧制御発振器の出力信号と
第二の基準信号とを位相比較する第一の位相比較器とを
備え、前記電圧制御発振器と前記第一の位相比較器とに
より構成された第一のＰＬＬ回路によって前記電圧制御
発振器の出力信号を第二の基準信号に位相同期させると
共に、第一の制御信号で前記周波数制御回路の周波数制
御範囲を切り換える（第一のクロック発生手段）。さら
に、前記電圧制御発振器の出力信号を分周する第一の分
周器と、第一の基準信号を分周する第二の分周器と、第
一及び第二の分周器の出力信号を位相比較する第二の位
相比較器とにより構成された第二のＰＬＬ回路を備え、
前記電圧制御発振器の出力信号を第一の基準信号の周波
数と所定の関係を有する周波数の信号に位相同期させる
（第二のクロック発生手段）。そして、第一のクロック
発生手段と第二のクロック発生手段とが第二の制御信号
によって切り換えられる。

【００１４】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。本発明の第一の実施形態に係
るクロック発生回路のブロック図を図１に示す。図１に
おいて、クロック発生回路に入力される第一の基準信号
ｆ１は、水晶発振子等を用いて生成される周波数変動の
少ない信号であり、周波数制御回路１は、この基準信号
ｆ１の周波数とＶＣＯ２の出力信号の周波数とを比較し
て、ＶＣＯ２の出力周波数ｆ２が所定の範囲内になるよ
うにＶＣＯ２を制御する。さらに、ＶＣＯ２の出力信号
ｆ２は、第二の基準信号ｆ３と位相比較器３とで構成さ
れるＰＬＬ回路によって、第二の基準信号ｆ３に位相同
期させられる。

【００１５】第二の基準信号ｆ３が正弦波のような連続
波であれば周波数制御回路１が不要になる場合が多い
が、映像色信号処理回路のバースト信号のような間欠信
号でＰＬＬ制御を行う場合、サイドロックと呼ばれる疑
似的なロック状態が存在するため、ＶＣＯ２の出力信号
周波数をサイドロックしない周波数にする必要がある。
したがって、周波数制御回路１は、ＶＣＯ２の出力ｆ２
の周波数が、第二の基準信号の周波数ｆ３を含む所定の
範囲内になるように制御し、サイドロックしないように
している。

【００１６】周波数制御回路１による制御とＰＬＬ回路
による制御との関係を図２に示す。図２において、サイ
ドロックする最近接の周波数をｆSL、ｆSHとし、ＰＬＬ
のキャプチャーレンジ（プルインレンジ）をｆａ、ｆｄ
とすると、ＶＣＯ２の出力信号周波数ｆ２は、周波数ｆ
ｂからｆｃの間の周波数になるように周波数制御回路１
によって制御される。ＶＣＯの出力信号周波数ｆ２は、
ｆｂ＜ｆ２＜ｆｃの関係を満たしている間はＰＬＬによ
って制御され、第二の基準信号ｆ３に位相同期する。こ
こで、第二の基準信号が方式によって異なる場合を考え
る。例えば、映像信号の色信号処理回路では、Ｍ−ＮＴ
ＳＣ、ＧＢ−ＰＡＬ、Ｍ−ＰＡＬ、Ｎ−ＰＡＬといった
テレビジョン方式の違いにより、異なる信号が第二の基
準信号として与えられる。この場合、周波数制御回路１
の周波数制御範囲を方式毎に切り替えることにより、第
一の基準信号のみで全ての方式の信号処理を行うことが
できる。

【００１７】以上のように本発明の第一の実施形態によ
れば、ＶＣＯ２の出力信号ｆ２を所定の周波数範囲内に
する周波数制御回路と、ＶＣＯ２の出力信号ｆ２と第二
の基準信号ｆ３との位相比較を行いＶＣＯ２の出力信号
ｆ２を第二の基準信号ｆ３に位相同期させるＰＬＬ回路
との働きにより、方式制御信号を用いて周波数制御回路
の周波数制御範囲を切り換えるだけで種々の方式に対応
したクロックを生成することができる。

【００１８】なお、本実施形態ではＶＣＯの出力信号を
位相比較回路に直接入力しているが、ＶＣＯ２の出力信
号を分周したのち位相比較回路に入力するように構成し
てももよい。

【００１９】次に、本発明の第二の実施形態に係るクロ
ック発生回路のブロック図を図３に示す。図３におい
て、１は周波数制御回路、２は電圧制御発振回路（ＶＣ
Ｏ）、３は第一の位相比較器、４はＶＣＯ２の出力信号
を１／Ｎに分周する分周器、５は第二の位相比較器、６
は第一の基準信号を１／Ｍに分周する分周器、７および
８はＶＣＯ２の制御経路を切り替えるスイッチ回路であ
る。

【００２０】まず、スイッチ回路の制御について説明す
る。第一のスイッチ回路７と第二のスイッチ回路８は第
二の制御信号により連動して動作する。図３に示すよう
に、それぞれのスイッチ回路７，８がＡ側に切り換えら
れているときは、第一のスイッチ回路７は周波数制御回
路１の出力をＶＣＯ２に接続し、第二のスイッチ回路８
は第一の位相比較器３の出力をＶＣＯ２に接続する。一
方、ぞれぞれのスイッチ回路７，８がＢ側に切り換えら
れているときは、第一のスイッチ回路７は第二の位相比
較器５の出力をＶＣＯ２に接続し、第二のスイッチ回路
８は所定の電圧Ｖ１をＶＣＯ２に与える。

【００２１】スイッチ回路７，８がＡ側のときは、第一
の実施形態と同様の動作が行われる。スイッチ回路がＢ
側のときの動作について以下に説明する。ＶＣＯ２の出
力ｆ２は第一の分周器４で１／Ｎに分周されて第二の位
相比較器５に入力され、第一の基準信号ｆ１は第二の分
周器６で１／Ｍに分周されて第二の位相比較器５に入力
される。第二の位相比較器５は、第一の分周器４の出力
信号と第二の分周器６の出力信号とを比較し、第二の分
周器６の出力信号が第一の分周器４の出力信号に位相同
期するように、第一のスイッチ回路７を介してＶＣＯ２
を制御する。すなわち、ＶＣＯ２と分周器４，６と位相
比較器５とによってＰＬＬ回路が構成されている。

【００２２】したがって、ＶＣＯ２の出力（周波数）ｆ
２は、 ｆ２＝ｆ１・Ｎ／Ｍ となり、第一の基準信号（周波数）ｆ１のＮ／Ｍ倍に等
しくなる。即ち、ＶＣＯ２の出力ｆ２は第二の基準信号
ｆ３の影響を受けず、第一の基準信号ｆ１のみによって
決まる固定周波数のクロックとなる。この場合、分周器
４，６の分周比Ｎ，Ｍを第一の制御信号を用いて方式毎
に切り替えることにより、それぞれの方式に対応するク
ロックを得ることができる。

【００２３】以上のように本発明の第二の実施形態によ
れば、スイッチ回路７，８を切り替えることにより、第
二の基準信号ｆ３に位相同期する第一のクロックと第一
の基準信号ｆ１に位相同期する第二のクロックとを得る
ことができる。例えば、ＶＴＲの色信号処理において、
記録時はバースト信号に位相同期させるＡＰＣ回路とし
て使用し、再生時は固定発振（フリーラン）信号として
使用するような場合に適している。

【００２４】次に、第一および第二の実施形態における
周波数制御回路１の構成例を図４に示す。図中、破線で
囲まれた部分が周波数制御回路１である。この周波数制
御回路１は、ＶＣＯ２の出力信号をカウントする第一の
カウンタ９、第一のカウンタ９の出力信号から所定の期
間を生成する第一及び第二のデコーダ回路１０，１１、
第二の位相比較回路１２、第一の基準信号をクロックと
する第二のカウンタ１４、および、第二のカウンタの出
力信号から所定の期間を生成する第三のデコーダ回路１
３を備えている。

【００２５】ＶＣＯ２の出力信号ｆ２が第一のカウンタ
９に入力され、このカウンタ９の出力に基づいて第一の
デコーダ１０が期間Ｔ１を生成し、第二のデコーダ１１
が期間Ｔ２を生成する。ここで、Ｔ１＜Ｔ２とする。一
方、第一の基準信号ｆ１は第二のカウンタ１４に入力さ
れ、このカウンタ１４の出力に基づいて第三のデコーダ
１３が期間Ｔ３を生成する。第一から第三のデコーダ１
０，１１，１３の出力は第二の位相比較器１２に入力さ
れ、第一および第二のデコーダ出力Ｔ１，Ｔ２が第三の
デコーダ出力Ｔ３と位相比較される。

【００２６】第二の位相比較器１２は、Ｔ３≦Ｔ１であ
るときは、ＶＣＯ２の出力信号周波数ｆ２を高くするよ
うに制御し、Ｔ３≧Ｔ２であるときは、ＶＣＯ２の出力
信号周波数ｆ２を低くするように制御する。この結果、
Ｔ１＜Ｔ３＜Ｔ２となるようにＶＣＯ２が制御される。
ここで、 Ｔ１＝ｈ／ｆ２ Ｔ２＝ｉ／ｆ２ Ｔ３＝ｊ／ｆ１ （但し、ｈ，ｉ，ｊはデコードする定数であり、ｈ＜
ｉ）とすると、上記のＴ１＜Ｔ３＜Ｔ２の関係から、 （ｈ／ｆ２）＜（ｊ／ｆ１）＜（ｉ／ｆ２） すなわち、 （ｈ／ｊ）・ｆ１＜ｆ２＜（ｉ／ｊ）・ｆ１ の関係が得られる。この関係を満たすようにＶＣＯ２の
出力信号周波数ｆ２が制御されることになる。従って、
図２において、 ｆｂ＝（ｈ／ｊ）・ｆ１ ｆｃ＝（ｉ／ｊ）・ｆ１ とすれば、ＶＣＯ２の出力信号周波数ｆ２は、周波数制
御回路１により、 ｆｂ＜ｆ２＜ｆｃ となるように制御される。第一の実施形態で説明したよ
うに、ｆｂ＜ｆ２＜ｆｃのときＶＣＯ２の出力信号ｆ２
は、第二の基準信号ｆ３と第一の位相比較器３とで構成
されるＰＬＬ回路によって、第二の基準信号ｆ３に位相
同期させられる。

【００２７】なお、図４は周波数制御回路の一例を示す
ものであり、他の回路構成によって周波数制御回路を構
成することもできる。次に、本発明の第三の実施形態に
係るクロック発生回路のブロック図を図５に示す。図５
において、２，１５は電圧制御発振器（ＶＣＯ）、４，
６，１６，１８は分周器、５，１７は位相比較器であ
る。

【００２８】第一のＶＣＯ２の出力は第一の分周器４で
１／Ｎに分周されて第一の位相比較器５に入力され、第
一の基準信号は第二の分周器６で１／Ｍに分周されて第
一の位相比較器５に入力される。第一の位相比較器５
は、第一の分周器４の出力信号が第二の分周器６の出力
信号に位相同期するように第一のＶＣＯ２を制御する。
すなわち、第一のＶＣＯ２と第一及び第二の分周器４，
６と位相比較器５とによって第一のＰＬＬ回路が構成さ
れている。この結果、ＶＣＯ２の出力ｆ２は、 ｆ２＝ｆ１・Ｎ／Ｍ なる周波数に制御される。同様に、第二のＶＣＯ１５と
第三及び第四の分周器１６，１８と第二の位相比較器１
７とによって第二のＰＬＬ回路が構成され、第二のＶＣ
Ｏ１５の出力信号ｆ４は ｆ４＝ｆ１・Ｋ／Ｌ なる周波数に制御される。したがって、４つの分周器の
うち、少なくとも１つの分周比を変えることによって、
周波数の異なる２つのクロックを同時に得ることができ
る。

【００２９】このようにＶＣＯと２つの分周器と位相比
較器とで構成されるＰＬＬを複数組持つことにより、安
定なクロックを複数必要とする電子機器においても、１
つの水晶発振子ですべてのクロックを生成することがで
きる。

【００３０】次に、本発明の第四の実施形態に係るブロ
ック図を図６に示す。この回路は、ＶＴＲの色信号処理
回路の記録系に本発明のクロック発生回路を適用したも
のである。図６において、１は周波数制御回路、２，１
５は電圧制御発振器（ＶＣＯ）、３，１７は位相比較
器、１６，１８は分周器、２０は輝度信号の振幅を所定
のレベルにする自動利得制御回路（ＡＧＣ）、２１は映
像信号中の色信号を除去する低域通過フィルタ（ＬＰＦ
１）、２２は映像信号をＦＭ信号にするＦＭ変調器、２
４は映像信号中の輝度信号を除去する帯域通過フィルタ
（ＢＰＦ）、２５は色信号中のバースト信号の振幅を所
定のレベルにする自動利得制御回路（ＡＣＣ）、２６は
色信号の周波数を低域周波数に変換する周波数変換器
（ＢＭ）、２７は周波数変換器の出力信号のうち、低域
周波数成分のみを取り出す低域通過フィルタ（ＬＰＦ
２）、２３はＦＭ変調された輝度信号と低域周波数に変
換された色信号を加算する加算器、２８は色信号を周波
数変換するためのキャリア信号を作成するキャリア発生
回路、１９は水晶発振回路である。

【００３１】色信号はＡＣＣ２５でバースト振幅が一定
にされて第一の位相比較器３に入力される。第一の位相
比較器３は、第一のＶＣＯ２の出力ｆ２がＡＣＣ２５の
出力であるバースト信号ｆ３に位相同期するようにＶＣ
Ｏ２を制御する。テレビジョン方式によって色信号周波
数が異なるため、方式制御信号で周波数制御回路１の周
波数制御範囲を切り替えることによって、異なるテレビ
ジョン方式に対応できるようにしている。また、第二の
ＶＣＯ１５と２つの分周器１６，１８と第二の位相比較
器１７とによって、異なるクロック信号ｆ４を作成し、
このクロックをシステムコントロール用ＩＣに供給す
る。このような構成によって、１つの水晶発振器１９だ
けで、映像信号処理回路用の複数のクロックとシステム
コントロールのクロックとを生成している。

【００３２】なお、以上に説明した各実施形態におい
て、クロック発生回路は一つの集積回路の中に組み込む
ことができ、この場合、従来のクロック発生回路に付加
された回路部分によって基板上の占有面積が増加するこ
とはない。

【００３３】また、第一の基準信号を提供するための発
振器は、水晶発振子を用いた発振器に限らず、他の種類
の安定な外付け発振子（振動子）を用いた発振器であっ
てもよい。

【００３４】

【発明の効果】以上のように本発明のクロック発生回路
および方法によれば、一つの基準信号から複数のクロッ
ク信号を生成することができる。したがって、必要な水
晶発振子等の数を減らすことができ、コスト低減および
基板上の占有面積の低減を図ることができる。外付けの
水晶発振子等の数が減れば、品質及び信頼性の向上等の
波及的効果も得られる。

【図面の簡単な説明】

【図１】本発明の第一の実施形態に係るクロック発生回
路のブロック図

【図２】図１のクロック発生回路の動作を説明するため
の図

【図３】本発明の第二の実施形態に係るクロック発生回
路のブロック図

【図４】図１及び図３のクロック発生回路における周波
数制御回路の例を示すブロック図

【図５】本発明の第三の実施形態に係るクロック発生回
路のブロック図

【図６】本発明のクロック発生回路の適用例を示すブロ
ック図

【図７】従来のクロック発生回路によるＶＴＲの映像信
号処理を示すブロック図

【符号の説明】

１ 周波数制御回路 ２，１５ 電圧制御発振器 ３，５，１２，１７ 位相比較器 ４，６，１６，１８ 分周器 ７，８ スイッチ回路 ９，１４ カウンタ １０，１１，１３ デコーダ １９ 水晶発振器 ２０，２５ 自動利得制御回路 ２１，２７ 低域通過フィルタ ２２ ＦＭ変調器 ２３ 加算器 ２４ 帯域通過フィルタ ２６ 周波数変換器 ２８ キャリア発生器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−201822（ＪＰ，Ａ) 特開 平８−181604（ＪＰ，Ａ) 特開 昭62−97428（ＪＰ，Ａ) 特開 昭63−249976（ＪＰ，Ａ) 特開 平７−143445（ＪＰ，Ａ) 特開 平６−350445（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03L 7/00 - 7/14

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 電圧によって発振周波数が制御可能な電
   圧制御発振器と、水晶発振子等の安定な外付け発振子を
   用いた発振器で生成される第一の基準信号に基づいて前
   記電圧制御発振器の発振周波数を所定の範囲内に制御す
   る周波数制御回路と、前記電圧制御発振器の出力信号と
   第二の基準信号とを位相比較する位相比較器とを備え、
   前記電圧制御発振器と前記位相比較器とによって前記電
   圧制御発振器の出力信号を第二の基準信号に位相同期さ
   せるＰＬＬ回路が構成され、方式制御信号で前記周波数
   制御回路の周波数制御範囲を切り換えることにより、第
   二の基準信号が方式によって異なる場合でも常に前記電
   圧制御発振器の出力信号を第二の基準信号に位相同期さ
   せるクロック発生回路であって、 前記周波数制御回路が、前記電圧制御発振器の出力信号
   をカウントする第一のカウンタと、第一のカウンタの出
   力信号に基づいて第一の所定期間Ｔ１を生成する第一の
   デコーダおよび第二の所定期間Ｔ２を生成する第二のデ
   コーダと、第一の基準信号をカウントする第二のカウン
   タと、第二のカウンタの出力信号に基づいて第三の所定
   期間Ｔ３を生成する第三のデコーダと、第一、第二及び
   第三のデコーダの出力信号を位相比較する第二の位相比
   較器とを備え、前記第二の位相比較器は、第三の所定期
   間Ｔ３が第一の所定期間Ｔ１と第二の所定期間Ｔ２との
   間の値になるように前記電圧制御発振器の周波数を制御
   する ことを特徴とするクロック発生回路。
2. 【請求項２】 電圧によって発振周波数が制御可能な信
   号を出力する電圧制御発振器と、水晶発振子等の安定な
   外付け発振子を用いた発振器で生成される第一の基準信
   号に基づいて前記電圧制御発振器の発振周波数を所定の
   範囲内に制御する周波数制御回路と、前記電圧制御発振
   器の出力信号と第二の基準信号とを位相比較する第一の
   位相比較器とを備え、前記電圧制御発振器と前記第一の
   位相比較器とにより構成された第一のＰＬＬ回路によっ
   て前記電圧制御発振器の出力信号を第二の基準信号に位
   相同期させると共に、第一の制御信号で前記周波数制御
   回路の周波数制御範囲を切り換える第一のクロック発生
   手段と、 前記電圧制御発振器の出力信号を分周する第一の分周器
   と、第一の基準信号を分周する第二の分周器と、第一及
   び第二の分周器の出力信号を位相比較する第二の位相比
   較器とにより構成された第二のＰＬＬ回路を備え、前記
   電圧制御発振器の出力信号を第一の基準信号の周波数と
   所定の関係を有する周波数の信号に位相同期させる第二
   のクロック発生手段と、 第一のクロック発生手段と第二のクロック発生手段とを
   第二の制御信号によって切り換えるスイッチ手段とを備
   えたことを特徴とするクロック発生回路。
3. 【請求項３】 前記周波数制御回路が、前記電圧制御発
   振器の出力信号をカウントする第一のカウンタと、第一
   のカウンタの出力信号に基づいて第一の所定期間Ｔ１を
   生成する第一のデコーダおよび第二の所定期間Ｔ２を生
   成する第二のデコーダと、第一の基準信号をカウントす
   る第二のカウンタと、第二のカウンタの出力信号に基づ
   いて第三の所定期間Ｔ３を生成する第三のデコーダと、
   第一、第二及び第三のデコーダの出力信号を位相比較す
   る第二の位相比較器とを備え、前記第二の位相比較器
   は、第三の所定期間Ｔ３が第一の所定期間Ｔ１と第二の
   所定期間Ｔ２との間の値になるように前記電圧制御発振
   器の周波数を制御することを特徴とする請求項２記載の
   クロック発生回路。
4. 【請求項４】 前記スイッチ手段が第一及び第二のスイ
   ッチ回路を備え、 第二の制御信号が一の状態において、前記第一のスイッ
   チ回路が前記周波数制御回路の出力部と前記電圧制御発
   振器とを接続すると共に第二のスイッチ回路が第一の位
   相比較器の出力部と前記電圧制御発振器とを接続してお
   り、 第二の制御信号が他の状態において、前記第一のスイッ
   チ回路が第二の位相比較器の出力部と前記電圧制御発振
   器とを接続すると共に第二のスイッチ回路が所定の電圧
   を前記電圧制御発振器に与えることを特徴とする請求項
   ２記載のクロック発生回路。
5. 【請求項５】 電圧によって発振周波数が制御可能な信
   号を出力する電圧制御発振器と、水晶発振子等の安定な
   外付け発振子を用いた発振器で生成される第一の基準信
   号に基づいて前記電圧制御発振器の発振周波数を所定の
   範囲内に制御する周波数制御回路と、前記電圧制御発振
   器の出力信号と第二の基準信号とを位相比較する第一の
   位相比較器とを備え、前記電圧制御発振器と前記第一の
   位相比較器とにより構成された第一のＰＬＬ回路によっ
   て前記電圧制御発振器の出力信号を第二の基準信号に位
   相同期させると共に、第一の制御信号で前記周波数制御
   回路の周波数制御範囲を切り換える第一のクロック発生
   手段と、 前記電圧制御発振器の出力信号を分周する第一の分周器
   と、第一の基準信号を分周する第二の分周器と、第一及
   び第二の分周器の出力信号を位相比較する第二の位相比
   較器とにより構成された第二のＰＬＬ回路を備え、前記
   電圧制御発振器の出力信号を第一の基準信号の周波数と
   所定の関係を有する周波数の信号に位相同期させる第二
   のクロック発生手段とを用いたクロック発生方法であっ
   て、 第一のクロック発生手段と第二のクロック発生手段とを
   第二の制御信号によって切り換えることを特徴とするク
   ロック発生方法。