KR101508408B1 - 복합 수신기 - Google Patents
복합 수신기 Download PDFInfo
- Publication number
- KR101508408B1 KR101508408B1 KR20110052113A KR20110052113A KR101508408B1 KR 101508408 B1 KR101508408 B1 KR 101508408B1 KR 20110052113 A KR20110052113 A KR 20110052113A KR 20110052113 A KR20110052113 A KR 20110052113A KR 101508408 B1 KR101508408 B1 KR 101508408B1
- Authority
- KR
- South Korea
- Prior art keywords
- block
- frequency
- variable
- clock signal
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
Abstract
본 발명은 복합 수신기에 관한 것으로, 상기 복합 수신기는 기준 클록 신호를 생성하는 크리스탈 발진기; 상기 기준 클록 신호를 입력받아 다수의 가변 클록 신호를 출력하는 제1 IC 블록; 및 상기 출력된 다수의 가변 클록 신호 중 해당 가변 클록 신호를 입력받아 구동하는 다수의 제2 IC 블록을 포함하여 구성되며, 각 IC 블록을 구동하기 위해 필요한 클록 신호를 제공하는 다수의 크리스탈 발진기를 사용할 필요 없이 하나의 크리스탈 발진기를 사용함으로써 다수의 크리스탈 발진기 간 발생할 수 있는 하모닉(Harmonic) 성분들이 제거 또는 감소되고, 성능이 향상되며, 비용도 절감할 수 있는 효과가 있다.
Description
본 발명은 복합 수신기에 관한 것이다.
최근, 복합 수신기는 지상파와 위성파는 물론 케이블 방송 모두를 수신할 수 있는 복합 제품으로 점차 발전하고 있다.
이러한 복합 수신기는 지상파를 수신할 수 있는 지상파 IC 블록, 위성파를 수신할 수 있는 위성파 블록 등을 포함하여 다수의 IC 블록들로 구성된다.
이때, 각 IC 블록을 구동하기 위해서는 각 IC 블록마다 해당 클록 주파수 신호를 인가하여야 구동되는데, 상기 각 IC 블록을 구동하기 위해 필요한 클록 주파수는 각 IC 블록마다 모두 다를 수 있다.
이를 위해, 종래 복합 수신기에서는 각 IC 블록마다 해당 크리스탈 발진기를 구비하여 각 IC 블록의 구동에 필요한 클록 주파수를 제공하였다.
이 경우, 각 IC 블록마다 사용된 크리스탈 발진기는 입력 기준 클론 신호는 물론 출력 기준 클록 신호의 가변도 모두 불가능하다.
또한, 종래 일부 복합 수신기에서 가변 크리스탈 발진기를 사용하는 경우에도 입력 클록 신호는 가변이 가능하나 출력 클록 신호는 가변할 수 없었다.
따라서, 상술한 두 경우 모두 종래 복합 수신기 설계 시 각 IC 블록 각각에 해당 크리스탈 발진기를 개별적으로 사용해야 하는 불편함이 있었다.
이로써, 종래 복합 수신기는 설계 시 크리스탈 발진기의 중복 사용으로 인한 공간 확보의 어려움 및 다수의 크리스탈 발진기 간 발생될 수 있는 하모닉 성분들로 인한 수신 성능 저하를 초래하고, 비용 또한 상승되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 각 IC 블록을 구동하기 위한 클록 신호를 제공하기 위해 하나의 크리스탈 발진기로부터 생성된 기준 클록 신호를 다수의 가변 클록 신호로 가변하여 각 IC 블록으로 출력하는 복합 수신기를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 복합 수신기는, 기준 클록 신호를 생성하는 크리스탈 발진기; 상기 기준 클록 신호를 입력받아 다수의 가변 클록 신호를 출력하는 제1 IC 블록; 및 상기 출력된 다수의 가변 클록 신호 중 해당 가변 클록 신호를 입력받아 구동하는 다수의 제2 IC 블록을 포함하여 구성된다.
또한, 상기 제1 IC 블록은, 상기 기준 클록 신호의 주파수를 가변하여 다수의 가변 주파수 신호로 변환하는 주파수 변환기; 및 상기 주파수 변환기로부터 가변된 다수의 가변 주파수 신호 중 해당 가변 주파수 신호와 상기 기준 클록 신호를 연산하여 다수의 가변 클록 신호를 출력하는 다수의 주파수 연산기를 포함하는 것을 특징으로 한다.
또한, 각각의 상기 다수의 주파수 연산기는 다수의 가산기, 다수의 감산기 또는 그들의 조합으로 구성되는 것을 특징으로 한다.
또한, 상기 제1 IC 블록은 지상파 신호를 입력받아 해당 중간 주파수 신호로 튜닝하는 지상파 IC 블록, 위성파 신호를 입력받아 해당 중간 주파수 신호로 튜닝하는 위성파 IC 블록, 및 상기 지상파 IC 블록과 상기 위성파 IC 블록으로부터 튜닝된 중간 주파수 신호를 복조하는 복조 IC 블록 중 어느 하나인 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 의하면, 하나의 크리스탈 발진기만을 사용하여 각 IC 블록을 구동하기 위해 필요한 클록 신호를 제공함으로써 다수의 크리스탈 발진기 사용시 발생할 수 있는 하모닉(Harmonic) 성분들이 제거 또는 감소되므로 성능이 향상되고, 비용도 절감할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 복합 수신기의 블록도이다.
도 2는 도 1에 도시된 제1 IC 블록의 상세 블록도이다.
도 2는 도 1에 도시된 제1 IC 블록의 상세 블록도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 복합 수신기의 블록도이고, 도 2는 도 1에 도시된 제1 튜닝부의 상세 블록도이다.
도 1 및 2를 참조하면, 본 발명의 일 실시 예에 따른 복합 수신기(1)는 크리스탈 발진기(10), 제1 IC 블록(20) 및 다수의 제2 IC 블록(예컨대, 제2 IC 블록 A, B(30, 40))을 포함하여 구성된다.
상기 크리스탈 발진기(10)는 기준 클록 신호(clk)를 생성하여 이를 제1 IC 블록(20)에 제공한다.
상가 제1 IC 블록(20)은 상기 크리스탈 발진기(10)로부터 생성된 상기 기준 클록 신호(clk)를 입력받아 다수의 가변 클록 신호(clk_1, clk_2)를 출력한다.
여기서, 상기 제1 IC 블록(20)은 지상파 신호를 입력받아 해당 중간 주파수 신호로 튜닝하는 지상파 IC 블록, 위성파 신호를 입력받아 해당 중간 주파수 신호로 튜닝하는 위성파 IC 블록, 및 상기 지상파 IC 블록과 상기 위성파 IC 블록으로부터 튜닝된 해당 중간 주파수 신호를 복조하는 복조 IC 블록 중 어느 하나일 수 있다.
본 발명의 일 실시 예에서는 상기 제1 IC 블록(20)은 지상파 IC 블록, 상기 제2 IC 블록 A(30)는 위상파 IC 블록, 상기 제2 IC 블록 B(40)는 복조 IC 블록인 것으로 가정한다.
이러한 상기 제1 IC 블록(20)은 도 2에 도시된 바와 같이, 주파수 변환기(21) 및 다수의 주파수 연산기(예컨대, 제1 및 제2 주파수 연산기(25))를 포함하여 구성된다.
상기 주파수 변환기(21)는 상기 크리스탈 발진기(10)로부터 생성된 기준 클록 신호(clk)를 입력받아 그 주파수를 가변하여 다수의 가변 주파수 신호(clk_freq1, clk_freq2)로 변환하여 출력한다.
이때, 상기 기준 클록 신호(clk)가 가변되어 출력된 상기 다수의 가변 주파수 신호(clk_freq1, clk_freq2)는 수~수십 MHz(예컨대, 1~40MHz) 사이에 있을 수 있다.
상기 다수의 주파수 연산기는 상기 주파수 변환기(21)로부터 가변된 다수의 가변 주파수 신호(clk_freq1, clk_freq2) 중 해당 가변 주파수 신호와 상기 기준 클록 신호(clk)를 연산하여 다수의 가변 클록 신호(clk_1, clk_2)를 출력한다.
즉, 상기 다수의 주파수 연산기는 상기 주파수 변환기(21)로부터 출력된 다수의 가변 주파수 신호가 피드백되어 상기 해당 주파수 연산기로 다시 입력되어 해당 가변 클록 신호를 출력함에 따라 상기 기준 클록 신호(clk)의 입력뿐만 아니라 출력도 가변 가능하게 된다.
본 발명의 일 실시 예에서는 상기 다수의 주파수 연산기는 제1 및 제2 주파수 연산기(23, 25)로 구성된 것으로 가정한다.
예를 들어, 상기 제1 주파수 연산기(23)는 상기 주파수 변환기(21)로부터 출력된 다수의 가변 주파수 신호 중 어느 하나(예컨대, 제1 가변 주파수 신호(clk_freq1))와 상기 크리스탈 발진기(10)로부터 생성된 기준 클록 신호(clk)를 연산하여 제1 가변 클록 신호(clk_1)를 출력한다.
또한, 상기 제2 주파수 연산기(25)는 상기 주파수 변환기(21)로부터 출력된 다수의 가변 주파수 신호 중 다른 하나(예컨대, 제2 가변 주파수 신호(clk_freq2))와 상기 크리스탈 발진기(10)로부터 생성된 기준 클록 신호(clk)를 연산하여 제2 가변 클록 신호(clk_2)를 출력한다.
이때, 각각의 상기 다수의 주파수 연산기(예컨대, 제1 및 제2 주파수 연산기(23, 25))는 다수의 가산기, 다수의 감산기 또는 그들의 조합으로 구성될 수 있다.
다시 도 1을 참조하면, 상기 다수의 제2 IC 블록 각각(30, 40)은 상기 제1 IC 블록(20)으로부터 출력된 다수의 가변 클록 신호(clk_1, clk_2) 중 해당 가변 클록 신호를 입력받아 구동된다.
예를 들어, 상기 제2 IC 블록 A(30)는 상기 제1 IC 블록(20)으로부터 출력된 제1 가변 클록 신호(clk_1)를 입력받아 구동되며, 상기 제2 IC 블록 B(40)는 상기 제1 IC 블록(20)으로부터 출력된 제2 가변 클록 신호(clk_1)를 입력받아 구동된다.
도 1에서는 상기 제1 IC 블록(20)으로부터 출력된 다수의 가변 클록 신호를 입력받아 구동하는 제2 IC 블록이 2개인 것으로 도시하였으나, 이에 한정되는 것은 아니며 상기 제2 IC 블록은 상기 제1 IC 블록(20)의 주파수 연산기에 각각 대응하여 구성할 수 있다.
즉, 상기 제2 IC 블록의 수는 상기 제1 IC 블록(20)의 주파수 연산기 수에 비례할 수 있다.
상술한 바와 같이, 본 발명의 일 실시 예에 따른 복합 수신기(1)는 하나의 크리스탈 발진기(10)로부터 생성된 기준 클록 신호(clk)를 가변하여 다수의 가변 클록 신호(clk_1, clk_2)로 출력함으로써 출력된 다수의 가변 클록 신호를 해당 IC 블록에 제공할 수 있게 된다.
이로써, 각 IC 블록을 구동하기 위해 필요한 클록 신호를 제공하는 다수의 크리스탈 발진기를 사용할 필요 없이 하나의 크리스탈 발진기를 사용함으로써 다수의 크리스탈 발진기 간 발생할 수 있는 하모닉(Harmonic) 성분들이 제거 또는 감소되고, 성능이 향상된다. 또한, 크리스탈 발진기의 수 감소로 인한 비용도 절감할 수 있다.
상기에서는 본 발명의 일 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 : 복합 수신기 10 : 크리스탈 발진기
20 : 제1 IC 블록 21 : 주파수 변환기
23 : 제1 주파수 연산기 25 : 제2 주파수 연산기
30 : 제2 IC 블록 A 40 : 제2 IC 블록 B
20 : 제1 IC 블록 21 : 주파수 변환기
23 : 제1 주파수 연산기 25 : 제2 주파수 연산기
30 : 제2 IC 블록 A 40 : 제2 IC 블록 B
Claims (4)
- 기준 클록 신호를 생성하는 크리스탈 발진기;
상기 기준 클록 신호를 입력받아 다수의 가변 클록 신호를 출력하는 제1 IC 블록; 및
상기 출력된 다수의 가변 클록 신호 중 해당 가변 클록 신호를 입력받아 구동하는 다수의 제2 IC 블록을 포함하며,
상기 제1 IC 블록은,
상기 기준 클록 신호의 주파수를 가변하여 다수의 가변 주파수 신호로 변환하는 주파수 변환기; 및
상기 주파수 변환기로부터 가변된 다수의 가변 주파수 신호 중 해당 가변 주파수 신호와 상기 기준 클록 신호를 연산하여 다수의 가변 클록 신호를 출력하는 다수의 주파수 연산기를 포함하는 것을 특징으로 하는 복합 수신기.
- 삭제
- 청구항 1에 있어서, 각각의 상기 다수의 주파수 연산기는 다수의 가산기, 다수의 감산기 또는 그들의 조합으로 구성되는 것을 특징으로 하는 복합 수신기.
- 청구항 1에 있어서, 상기 제1 IC 블록은 지상파 신호를 입력받아 해당 중간 주파수 신호로 튜닝하는 지상파 IC 블록, 위성파 신호를 입력받아 해당 중간 주파수 신호로 튜닝하는 위성파 IC 블록, 및 상기 지상파 IC 블록과 상기 위성파 IC 블록으로부터 튜닝된 중간 주파수 신호를 복조하는 복조 IC 블록 중 어느 하나인 것을 특징으로 하는 복합 수신기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20110052113A KR101508408B1 (ko) | 2011-05-31 | 2011-05-31 | 복합 수신기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20110052113A KR101508408B1 (ko) | 2011-05-31 | 2011-05-31 | 복합 수신기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120133468A KR20120133468A (ko) | 2012-12-11 |
| KR101508408B1 true KR101508408B1 (ko) | 2015-04-07 |
Family
ID=47516822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20110052113A KR101508408B1 (ko) | 2011-05-31 | 2011-05-31 | 복합 수신기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101508408B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10126256A (ja) * | 1996-10-17 | 1998-05-15 | Matsushita Electric Ind Co Ltd | クロック発生回路 |
| KR20050052954A (ko) * | 2003-12-01 | 2005-06-07 | 엘지전자 주식회사 | 디브이디/브이씨알 콤비시스템의 클럭공급장치 |
-
2011
- 2011-05-31 KR KR20110052113A patent/KR101508408B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10126256A (ja) * | 1996-10-17 | 1998-05-15 | Matsushita Electric Ind Co Ltd | クロック発生回路 |
| KR20050052954A (ko) * | 2003-12-01 | 2005-06-07 | 엘지전자 주식회사 | 디브이디/브이씨알 콤비시스템의 클럭공급장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120133468A (ko) | 2012-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9264017B2 (en) | Electronically tunable filter | |
| EP2581751A3 (en) | Arbitrary multiband overlay mixer apparatus and method for bandwidth multiplication. | |
| US8213879B2 (en) | Radio-frequency signal reception and/or transmission device with noise reduction | |
| CN105553495A (zh) | 一种毫米波接收机扩频接收20GHz以上频段信号的方法 | |
| WO2010039638A3 (en) | Frequency generation techniques | |
| JP2009296482A (ja) | ダイバーシチ受信装置 | |
| US7953383B2 (en) | Dual band receiver | |
| KR101508408B1 (ko) | 복합 수신기 | |
| US9252818B2 (en) | Transmitter and receiver circuits | |
| US8754697B2 (en) | Hybrid dual mode frequency synthesizer circuit | |
| JP6257191B2 (ja) | 受信装置及び受信システム | |
| JP2013096904A (ja) | 信号処理回路および信号処理方法 | |
| US20080176524A1 (en) | FM transmitter device | |
| US9042486B2 (en) | Sideband suppression in angle modulated signals | |
| EP2479900A1 (en) | Superheterodyne receiver apparatus and reception method, and semiconductor integrated circuit for receiver apparatus | |
| WO2011088278A3 (en) | Low phase noise rf signal generating system and method for calibrating phase noise measurement systems using same | |
| JP2012129636A (ja) | 周波数変換回路、送信機、及び受信機 | |
| CN109818624B (zh) | 信号处理方法及装置 | |
| US9906152B2 (en) | Frequency converter | |
| KR20050106094A (ko) | 다중 채널의 동시 수신을 위한 수신기 및 방법 | |
| US8891682B2 (en) | Harmonic elimination mixer | |
| JP6360716B2 (ja) | 基準信号発生装置および基準信号発生方法 | |
| KR20130011153A (ko) | 복합 수신기 | |
| US9900854B2 (en) | Signal processing device and signal processing method | |
| US9130737B1 (en) | Signal-generating circuit and wireless communication device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20180208 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190214 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200302 Year of fee payment: 6 |