JPH10290378A - クロック発生装置 - Google Patents
クロック発生装置Info
- Publication number
- JPH10290378A JPH10290378A JP9099335A JP9933597A JPH10290378A JP H10290378 A JPH10290378 A JP H10290378A JP 9099335 A JP9099335 A JP 9099335A JP 9933597 A JP9933597 A JP 9933597A JP H10290378 A JPH10290378 A JP H10290378A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- frequency divider
- video signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】入力ビデオ信号に応じて、そのビデオ信号に同
期したデジタルオーディオクロックを、アナログリファ
レンスなどの別の信号入力を必要とせずに、簡単な構成
で生成したい。 【解決手段】映像信号から得られた水平同期信号が第1
の分周器31で1/375に分周されて、525/60
方式ならば41.958Hz、625/50方式ならば
41.667Hzの信号に変換される。この信号は、4
8kHzのオーディオクロックを、第3の分周器36、
および、映像信号の種類に応じて分周器切換器37で選
択された第4の分周器38または第5の分周器39によ
り1/1144または1/1152に分周した周波数と
同じである。従って、これらの信号を位相比較器32で
比較し、その位相誤差をLPF33を介してVCO34
に入力し、VCO34の発振周波数を制御する。
期したデジタルオーディオクロックを、アナログリファ
レンスなどの別の信号入力を必要とせずに、簡単な構成
で生成したい。 【解決手段】映像信号から得られた水平同期信号が第1
の分周器31で1/375に分周されて、525/60
方式ならば41.958Hz、625/50方式ならば
41.667Hzの信号に変換される。この信号は、4
8kHzのオーディオクロックを、第3の分周器36、
および、映像信号の種類に応じて分周器切換器37で選
択された第4の分周器38または第5の分周器39によ
り1/1144または1/1152に分周した周波数と
同じである。従って、これらの信号を位相比較器32で
比較し、その位相誤差をLPF33を介してVCO34
に入力し、VCO34の発振周波数を制御する。
Description
【0001】
【発明の属する技術分野】本発明は、デジタル映像信号
に応じたデジタルオーディオクロックを発生するクロッ
ク発生装置に関し、特に、他のリファレンス信号を必要
とせず簡単な回路構成により、複数種類の形式のデジタ
ル映像信号に対しても、各々その信号に同期したデジタ
ルオーディオクロックを発生することができるようなク
ロック発生装置に関する。
に応じたデジタルオーディオクロックを発生するクロッ
ク発生装置に関し、特に、他のリファレンス信号を必要
とせず簡単な回路構成により、複数種類の形式のデジタ
ル映像信号に対しても、各々その信号に同期したデジタ
ルオーディオクロックを発生することができるようなク
ロック発生装置に関する。
【0002】
【従来の技術】映像信号のデジタルインターフェイスと
しては、SMPTE(Society of Motion Picture and T
elevision Engineers)125M、および、このシリアル
インターフェイスとしてのSMPTE259Mで規定さ
れている方式が一般的である。この方式によれば、映像
信号は通常10ビットのパラレルデータとして処理さ
れ、同軸ケーブルなどで伝送される際にはパラレル−シ
リアル変換されてシリアルデジタルビデオ信号(SDI
信号)に変換されて伝送される。また、伝送終了後に
は、再びシリアル−パラレル変換されてパラレルデータ
として処理される。ところで、そのようなSDI信号に
同期したデジタルオーディオクロックを生成する場合に
は、通常、そのSDI信号に同期したアナログビデオリ
ファレンスを使用してPLL(Phase Locked Loop) 回路
を組み実現されている。
しては、SMPTE(Society of Motion Picture and T
elevision Engineers)125M、および、このシリアル
インターフェイスとしてのSMPTE259Mで規定さ
れている方式が一般的である。この方式によれば、映像
信号は通常10ビットのパラレルデータとして処理さ
れ、同軸ケーブルなどで伝送される際にはパラレル−シ
リアル変換されてシリアルデジタルビデオ信号(SDI
信号)に変換されて伝送される。また、伝送終了後に
は、再びシリアル−パラレル変換されてパラレルデータ
として処理される。ところで、そのようなSDI信号に
同期したデジタルオーディオクロックを生成する場合に
は、通常、そのSDI信号に同期したアナログビデオリ
ファレンスを使用してPLL(Phase Locked Loop) 回路
を組み実現されている。
【0003】
【発明が解決しようとする課題】しかし、その方法で
は、入力としてSDI信号とアナログ信号の2つの信号
が必要であることになり、ケーブルが2本必要となるこ
とや、温度ドリフトなどにより2つの信号の位相の安定
度が十分ではないという問題があり、改善が望まれてい
る。また、入力SDI信号のみに対してPLLを組む例
もあるが、それらはSDI信号のパラレルクロック(D
1では27MHz、D2Nでは14.3MHz)に対し
てPLLを組まれており、それぞれ別々の専用分周回路
を必要とするため、複数のSDI信号に対して処理を行
う装置などに適用する場合には、装置規模が大きくなる
という問題があった。
は、入力としてSDI信号とアナログ信号の2つの信号
が必要であることになり、ケーブルが2本必要となるこ
とや、温度ドリフトなどにより2つの信号の位相の安定
度が十分ではないという問題があり、改善が望まれてい
る。また、入力SDI信号のみに対してPLLを組む例
もあるが、それらはSDI信号のパラレルクロック(D
1では27MHz、D2Nでは14.3MHz)に対し
てPLLを組まれており、それぞれ別々の専用分周回路
を必要とするため、複数のSDI信号に対して処理を行
う装置などに適用する場合には、装置規模が大きくなる
という問題があった。
【0004】したがって、本発明の目的は、入力される
ビデオ信号の形式に応じて、そのビデオ信号に正確に同
期したデジタルオーディオクロックを、アナログリファ
レンスなどの別の信号入力を必要とせずに、また、簡単
な回路構成で生成することができるようなクロック生成
装置を提供することにある。
ビデオ信号の形式に応じて、そのビデオ信号に正確に同
期したデジタルオーディオクロックを、アナログリファ
レンスなどの別の信号入力を必要とせずに、また、簡単
な回路構成で生成することができるようなクロック生成
装置を提供することにある。
【0005】
【課題を解決するための手段】前記課題を解決するため
に、基準となるシリアルデジタルビデオ信号からのみ情
報を取り出して、入力ビデオ信号に同期したデジタルオ
ーディオクロックを生成するようにした。また、525
/60方式と625/50方式で水平周波数が近いこ
と、および、デジタルオーディオクロックとの関係で所
定の好都合な関係があることに着目し、それら複数の信
号形式に対応するに際しても、ほとんどの構成部分を共
通にして回路を構成できるようにした。
に、基準となるシリアルデジタルビデオ信号からのみ情
報を取り出して、入力ビデオ信号に同期したデジタルオ
ーディオクロックを生成するようにした。また、525
/60方式と625/50方式で水平周波数が近いこ
と、および、デジタルオーディオクロックとの関係で所
定の好都合な関係があることに着目し、それら複数の信
号形式に対応するに際しても、ほとんどの構成部分を共
通にして回路を構成できるようにした。
【0006】したがって、本発明のクロック生成装置
は、入力される映像信号に同期し所望の周波数を有する
デジタルオーディオクロックを発生するクロック発生装
置であって、前記映像信号の水平同期信号に基づいて、
その水平周波数を所定の比率で分周して基準周波数の第
1の信号を生成する第1の分周器と、その所望の周波数
の信号を発生する発振回路と、前記発振回路により発生
された信号を前記基準周波数と同じ周波数になるように
所定の比率で分周し第2の信号を生成する第2の分周器
と、その第1の信号と第2の信号との位相を比較してそ
の誤差信号を生成し制御信号として発振回路に印加する
位相比較手段とを有する。
は、入力される映像信号に同期し所望の周波数を有する
デジタルオーディオクロックを発生するクロック発生装
置であって、前記映像信号の水平同期信号に基づいて、
その水平周波数を所定の比率で分周して基準周波数の第
1の信号を生成する第1の分周器と、その所望の周波数
の信号を発生する発振回路と、前記発振回路により発生
された信号を前記基準周波数と同じ周波数になるように
所定の比率で分周し第2の信号を生成する第2の分周器
と、その第1の信号と第2の信号との位相を比較してそ
の誤差信号を生成し制御信号として発振回路に印加する
位相比較手段とを有する。
【0007】このような構成によれば、入力映像信号か
ら得られる水平同期信号に基づいて制御信号を生成して
いるので他のリファレンスを必要としない上に、入力さ
れる映像信号に応じて処理を変えるのは第2の分周器の
比率だけであり、複数種類の映像信号に対して共通の単
純な回路で所定のデジタルオーディオクロックを生成す
ることができる。その映像信号に応じて処理を変える必
要のある第2の分周器としては、たとえば、映像信号の
種類に応じて設けられた複数の分周器と、入力された映
像信号に応じてその複数の分周器の中の1を選択するよ
うにした分周器選択手段とで構成するのが好適である。
ら得られる水平同期信号に基づいて制御信号を生成して
いるので他のリファレンスを必要としない上に、入力さ
れる映像信号に応じて処理を変えるのは第2の分周器の
比率だけであり、複数種類の映像信号に対して共通の単
純な回路で所定のデジタルオーディオクロックを生成す
ることができる。その映像信号に応じて処理を変える必
要のある第2の分周器としては、たとえば、映像信号の
種類に応じて設けられた複数の分周器と、入力された映
像信号に応じてその複数の分周器の中の1を選択するよ
うにした分周器選択手段とで構成するのが好適である。
【0008】前記装置の基本構成はPLL回路であっ
て、すなわち、前記位相比較手段は、前記第1の信号と
前記第2の信号との位相を比較してその誤差に応じた電
圧を前記誤差信号として生成し、前記生成された誤差信
号の所定周波数以上の高域成分を削除して前記発振回路
に対する前記制御信号を生成するローパスフィルター手
段をさらに有し、前記発振回路は、電圧制御発振器であ
って、前記制御信号の前記電圧の変化に基づいて発振周
波数が調整され、前記所望の周波数の信号を発生する。
て、すなわち、前記位相比較手段は、前記第1の信号と
前記第2の信号との位相を比較してその誤差に応じた電
圧を前記誤差信号として生成し、前記生成された誤差信
号の所定周波数以上の高域成分を削除して前記発振回路
に対する前記制御信号を生成するローパスフィルター手
段をさらに有し、前記発振回路は、電圧制御発振器であ
って、前記制御信号の前記電圧の変化に基づいて発振周
波数が調整され、前記所望の周波数の信号を発生する。
【0009】また、デジタルオーディオクロックを用い
て処理を行う装置に実際に搭載する場合などには、前記
発振回路ではその所望の周波数の所定数倍の周波数の信
号を発生しておき、それを出力用分周手段などにより適
宜分周して、出力用のクロックを生成するのが好適であ
る。また、入力された映像信号より、水平同期信号を抽
出する水平同期信号抽出手段をさらに有するのが好適で
ある。
て処理を行う装置に実際に搭載する場合などには、前記
発振回路ではその所望の周波数の所定数倍の周波数の信
号を発生しておき、それを出力用分周手段などにより適
宜分周して、出力用のクロックを生成するのが好適であ
る。また、入力された映像信号より、水平同期信号を抽
出する水平同期信号抽出手段をさらに有するのが好適で
ある。
【0010】また、本発明のクロック発生装置は、特定
的には、525/60方式の映像信号または625/5
0方式の映像信号が入力され、これに同期した48kH
zオーディオクロックを生成するクロック発生装置であ
って、前記第1の分周器は、入力された映像信号の水平
同期信号に対して、その水平周波数を1/375に分周
して第1の信号を生成し、前記発振回路は、制御信号に
基づいて48kHzの信号を発生し、前記第2の分周器
は、前記発振回路により発生された信号を、入力された
映像信号が525/60方式の場合には1/1144
に、入力された映像信号が625/50方式の場合には
1/1152に、各々分周して第2の信号を生成し、前
記位相比較手段は、前記第1の分周器で生成された第1
の信号と、前記第2の分周器で生成された第2の信号と
の位相を比較してその誤差信号を生成し、前記制御信号
として前記発振回路に印加する。
的には、525/60方式の映像信号または625/5
0方式の映像信号が入力され、これに同期した48kH
zオーディオクロックを生成するクロック発生装置であ
って、前記第1の分周器は、入力された映像信号の水平
同期信号に対して、その水平周波数を1/375に分周
して第1の信号を生成し、前記発振回路は、制御信号に
基づいて48kHzの信号を発生し、前記第2の分周器
は、前記発振回路により発生された信号を、入力された
映像信号が525/60方式の場合には1/1144
に、入力された映像信号が625/50方式の場合には
1/1152に、各々分周して第2の信号を生成し、前
記位相比較手段は、前記第1の分周器で生成された第1
の信号と、前記第2の分周器で生成された第2の信号と
の位相を比較してその誤差信号を生成し、前記制御信号
として前記発振回路に印加する。
【0011】好適には、前記第2の分周器は、入力信号
を1/1144に分周する第3の分周器と、入力信号を
1/1152に分周する第4の分周器と、入力された映
像信号が525/60方式の場合には前記第3の分周器
を実質的に有効にし、入力された映像信号が625/5
0方式の場合には前記第4の分周器を実質的に有効にす
るように選択する分周器選択手段とを有する。
を1/1144に分周する第3の分周器と、入力信号を
1/1152に分周する第4の分周器と、入力された映
像信号が525/60方式の場合には前記第3の分周器
を実質的に有効にし、入力された映像信号が625/5
0方式の場合には前記第4の分周器を実質的に有効にす
るように選択する分周器選択手段とを有する。
【0012】また好適には、前記第2の分周器は、入力
信号を1/8に分周する第5の分周器と、前記第5の分
周器で分周された信号をさらに1/143に分周する第
6の分周器と、前記第5の分周器で分周された信号をさ
らに1/144に分周する第7の分周器と、入力された
映像信号が525/60方式の場合には前記第6の分周
器を実質的に有効にし、入力された映像信号が625/
50方式の場合には前記第7の分周器を実質的に有効に
するように選択する分周器選択手段とを有する。
信号を1/8に分周する第5の分周器と、前記第5の分
周器で分周された信号をさらに1/143に分周する第
6の分周器と、前記第5の分周器で分周された信号をさ
らに1/144に分周する第7の分周器と、入力された
映像信号が525/60方式の場合には前記第6の分周
器を実質的に有効にし、入力された映像信号が625/
50方式の場合には前記第7の分周器を実質的に有効に
するように選択する分周器選択手段とを有する。
【0013】さらに好適には、前記発振回路は、所望の
48kHzのデジタルオーディオクロックの512倍の
周波数の信号を発生し、その発生された信号を、複数の
所定の比率で分周して、前記48kHzのデジタルオー
ディオクロックの2倍、4倍、8倍などの1倍〜512
倍の周波数であって2のべき乗倍の周波数の信号を複数
生成し出力する出力用分周手段をさらに有する。
48kHzのデジタルオーディオクロックの512倍の
周波数の信号を発生し、その発生された信号を、複数の
所定の比率で分周して、前記48kHzのデジタルオー
ディオクロックの2倍、4倍、8倍などの1倍〜512
倍の周波数であって2のべき乗倍の周波数の信号を複数
生成し出力する出力用分周手段をさらに有する。
【0014】
【発明の実施の形態】本発明の一実施の形態を図1〜図
3を参照して説明する。本実施の形態においては、たと
えば伝送され入力されるシリアルデジタルデータ(SD
Iデータ)を受信してパラレルビデオデータに変換し出
力するビデオ信号処理装置に用いられ、このビデオデー
タに同期したデジタルオーディオクロックを生成するオ
ーディオクロック生成装置について説明する。
3を参照して説明する。本実施の形態においては、たと
えば伝送され入力されるシリアルデジタルデータ(SD
Iデータ)を受信してパラレルビデオデータに変換し出
力するビデオ信号処理装置に用いられ、このビデオデー
タに同期したデジタルオーディオクロックを生成するオ
ーディオクロック生成装置について説明する。
【0015】なお、このビデオ信号処理装置には、次の
〜の3種類のSDIデータが適宜入力されるものと
する。 D1/525…4:2:2コンポーネント 525
/60方式SDI D1/625…4:2:2コンポーネント 525
/60方式SDI D2N…4fscNTSCコンポジット方式SDI
(525/60)
〜の3種類のSDIデータが適宜入力されるものと
する。 D1/525…4:2:2コンポーネント 525
/60方式SDI D1/625…4:2:2コンポーネント 525
/60方式SDI D2N…4fscNTSCコンポジット方式SDI
(525/60)
【0016】まず、そのビデオ信号処理装置の構成につ
いて図1を参照して説明する。図1は、ビデオ信号処理
装置1の構成を示す図であり、ビデオ信号処理装置1
は、シリアル−パラレル変換部10、ビデオ同期信号生
成部20、および、オーディオクロック生成部30を有
する。シリアル−パラレル変換部10は、ビデオ信号処
理装置1に入力されたシリアルデータDS を、別途入力
される方式選択信号SS に基づいて1ワードが10ビッ
トのパラレルデータDp に変換する。方式選択信号SS
は、入力されるシリアルデータDS がD1規格に基づく
データかD2規格に基づくデータかを示す信号である。
変換されたパラレルデータDp は、通常の映像信号とし
て出力されるとともに、ビデオ同期信号生成部20に出
力される。
いて図1を参照して説明する。図1は、ビデオ信号処理
装置1の構成を示す図であり、ビデオ信号処理装置1
は、シリアル−パラレル変換部10、ビデオ同期信号生
成部20、および、オーディオクロック生成部30を有
する。シリアル−パラレル変換部10は、ビデオ信号処
理装置1に入力されたシリアルデータDS を、別途入力
される方式選択信号SS に基づいて1ワードが10ビッ
トのパラレルデータDp に変換する。方式選択信号SS
は、入力されるシリアルデータDS がD1規格に基づく
データかD2規格に基づくデータかを示す信号である。
変換されたパラレルデータDp は、通常の映像信号とし
て出力されるとともに、ビデオ同期信号生成部20に出
力される。
【0017】変換されたパラレルデータDp の一例とし
て、D1規格の映像信号をシリアル−パラレル変換部1
0においてパラレルデータDp に変換した場合の、その
データ形式を図2に示す。図2において、EAV(End o
f Active Video) とSAV(Start of Active Video)
は、1ラインごとの映像信号のフォーマットを検出する
ための同期信号である映像タイミング基準コードであ
る。この映像タイミング基準コードは、各々表1のよう
な内容の4ワードのデータである。
て、D1規格の映像信号をシリアル−パラレル変換部1
0においてパラレルデータDp に変換した場合の、その
データ形式を図2に示す。図2において、EAV(End o
f Active Video) とSAV(Start of Active Video)
は、1ラインごとの映像信号のフォーマットを検出する
ための同期信号である映像タイミング基準コードであ
る。この映像タイミング基準コードは、各々表1のよう
な内容の4ワードのデータである。
【0018】
【表1】
【0019】 ただし、F = 0 : 第1フィールド期間 1 : 第2フィールド期間 V = 0 : デジタルアクティブフィールド期間 1 : デジタルフィールドブランキング期間 H = 0 : SAV 1 : EAV P3〜P0 : パリティビット である。
【0020】ビデオ同期信号生成部20は、シリアル−
パラレル変換部10で変換されたパラレルデータDp よ
り、方式選択信号SS に基づいて映像タイミング基準コ
ードを抽出し、それに基づいてパラレルデータDp の水
平周波数を有する水平同期信号fH 、パラレルデータD
p の垂直周波数を有する垂直同期信号fV を出力する。
ビデオ同期信号生成部20は、入力される映像信号が前
述したおよびのD1の信号である場合には、図2に
例示したEAVを検出することにより、また入力される
映像信号が前述したのD2の信号の場合はTRSを検
出するこにより、各々前記同期信号を検出する。
パラレル変換部10で変換されたパラレルデータDp よ
り、方式選択信号SS に基づいて映像タイミング基準コ
ードを抽出し、それに基づいてパラレルデータDp の水
平周波数を有する水平同期信号fH 、パラレルデータD
p の垂直周波数を有する垂直同期信号fV を出力する。
ビデオ同期信号生成部20は、入力される映像信号が前
述したおよびのD1の信号である場合には、図2に
例示したEAVを検出することにより、また入力される
映像信号が前述したのD2の信号の場合はTRSを検
出するこにより、各々前記同期信号を検出する。
【0021】抽出した水平同期信号fH および垂直同期
信号fV は、シリアル−パラレル変換部10からのビデ
オパラレルデータDp とともにビデオ信号処理装置1よ
り出力する。また、水平同期信号fH は、オーディオク
ロック生成部30にも入力される。なお、水平同期信号
fH は、ビデオ信号処理装置1に入力されるSDIデー
タが、前述したおよびの525/60方式のデータ
である場合には15.73426kHz、の625/
50方式のデータである場合には15.625kHzの
信号となる。
信号fV は、シリアル−パラレル変換部10からのビデ
オパラレルデータDp とともにビデオ信号処理装置1よ
り出力する。また、水平同期信号fH は、オーディオク
ロック生成部30にも入力される。なお、水平同期信号
fH は、ビデオ信号処理装置1に入力されるSDIデー
タが、前述したおよびの525/60方式のデータ
である場合には15.73426kHz、の625/
50方式のデータである場合には15.625kHzの
信号となる。
【0022】オーディオクロック生成部30は、ビデオ
同期信号生成部20より入力される映像信号の水平同期
信号fH に基づいて、デジタルオーディオクロックfS
を生成する。オーディオクロック生成部30の構成につ
いて、図3を参照して詳細に説明する。図3は、オーデ
ィオクロック生成部30の構成を示す図であって、オー
ディオクロック生成部30は、第1の分周器31、位相
比較器32、ローパスフィルタ(LPF)33、電圧制
御発振器(VCO)34、第2の分周器35、第3の分
周器36、分周器切換器37、第4の分周器38、およ
び、第5の分周器39を有する。
同期信号生成部20より入力される映像信号の水平同期
信号fH に基づいて、デジタルオーディオクロックfS
を生成する。オーディオクロック生成部30の構成につ
いて、図3を参照して詳細に説明する。図3は、オーデ
ィオクロック生成部30の構成を示す図であって、オー
ディオクロック生成部30は、第1の分周器31、位相
比較器32、ローパスフィルタ(LPF)33、電圧制
御発振器(VCO)34、第2の分周器35、第3の分
周器36、分周器切換器37、第4の分周器38、およ
び、第5の分周器39を有する。
【0023】図示のごとく、オーディオクロック生成部
30は、入力される水平同期信号fH を基準クロックと
するPLL回路である。この回路により、ビデオ信号か
ら抽出した複数種類の水平同期信号fH より48kHz
のデジタルオーディオクロックfS が生成できるのは、
以下のような周波数の関係を利用したことによる。すな
わち、入力される基準信号としては、前述したおよび
の525/60方式のデータである場合には15.7
3426kHz、の625/50方式のデータである
場合には15.625kHzの信号であり、デジタルオ
ーディオクロックfS の必要原発振周波数は512fS
=24.576MHzであり、これらの間には次のよう
な関係がある。
30は、入力される水平同期信号fH を基準クロックと
するPLL回路である。この回路により、ビデオ信号か
ら抽出した複数種類の水平同期信号fH より48kHz
のデジタルオーディオクロックfS が生成できるのは、
以下のような周波数の関係を利用したことによる。すな
わち、入力される基準信号としては、前述したおよび
の525/60方式のデータである場合には15.7
3426kHz、の625/50方式のデータである
場合には15.625kHzの信号であり、デジタルオ
ーディオクロックfS の必要原発振周波数は512fS
=24.576MHzであり、これらの間には次のよう
な関係がある。
【0024】
【数1】 525/60方式の場合 ・ 水平同期信号fH / 375=15.73426kHz/375 =41.958Hz ・オーディオクロックfS /1144=48kHz/1144 =41.958Hz したがって、 fH /375=fS /1144 ・・・(1)
【0025】
【数2】 625/50方式の場合 ・ 水平同期信号fH / 375=15.625kHz/375 =41.667Hz ・オーディオクロックfS /1152=48kHz/1152 =41.667Hz したがって、 fH /375=fS /1152 ・・・(2)
【0026】式1および式2に示すように、水平同期信
号fH を1/375に分周した周波数と、デジタルオー
ディオクロックfS を1/1143または1/1144
に分周した周波数とは等しくなるため、この周波数を制
御対象の基準周波数としてPLLを動作させれば、正確
な周波数の制御が可能となりデジタルオーディオクロッ
クfS が得られることになる。そして、525/60方
式と625/50方式の場合を比較してみると、その制
御対象の基準周波数は41.958Hzと41.667
Hzと非常に近いので、PLL回路内のLPFやVCO
回路は同じ回路定数のものを共通で使用できる。
号fH を1/375に分周した周波数と、デジタルオー
ディオクロックfS を1/1143または1/1144
に分周した周波数とは等しくなるため、この周波数を制
御対象の基準周波数としてPLLを動作させれば、正確
な周波数の制御が可能となりデジタルオーディオクロッ
クfS が得られることになる。そして、525/60方
式と625/50方式の場合を比較してみると、その制
御対象の基準周波数は41.958Hzと41.667
Hzと非常に近いので、PLL回路内のLPFやVCO
回路は同じ回路定数のものを共通で使用できる。
【0027】また、その基準周波数を作成するための分
周回路においても、入力される水平同期信号fH に対し
てはともに1/375にしているので、これも共通で使
用できる。その結果、525/60方式と625/50
方式で変えなければならない回路は、生成されたデジタ
ルオーディオクロックfS を基準周波数と等しいはずの
制御量としての周波数に分周する場合の分周回路のみと
なる。
周回路においても、入力される水平同期信号fH に対し
てはともに1/375にしているので、これも共通で使
用できる。その結果、525/60方式と625/50
方式で変えなければならない回路は、生成されたデジタ
ルオーディオクロックfS を基準周波数と等しいはずの
制御量としての周波数に分周する場合の分周回路のみと
なる。
【0028】以下、オーディオクロック生成部30の各
部の動作を具体的に説明する。第1の分周器31は、ビ
デオ同期信号生成部20より入力される水平同期信号f
H を1/375に分周する。これにより、入力されるビ
デオ信号の方式(525/60方式および625/50
方式)に応じて入力される15.73426kHzおよ
び15.625kHzの水平同期信号fH は、各々4
1.958Hzおよび41.667Hzの信号に変換さ
れる。位相比較器32は、後述する第4の分周器38ま
たは第5の分周器39より分周器切換器37bを介して
入力される、オーディオクロック生成部30より出力す
るデジタルオーディオクロックfS を分周して得られる
信号と、第1の分周器31より出力される基準となる信
号の位相を比較し、その位相差に対応する誤差電圧を出
力する。
部の動作を具体的に説明する。第1の分周器31は、ビ
デオ同期信号生成部20より入力される水平同期信号f
H を1/375に分周する。これにより、入力されるビ
デオ信号の方式(525/60方式および625/50
方式)に応じて入力される15.73426kHzおよ
び15.625kHzの水平同期信号fH は、各々4
1.958Hzおよび41.667Hzの信号に変換さ
れる。位相比較器32は、後述する第4の分周器38ま
たは第5の分周器39より分周器切換器37bを介して
入力される、オーディオクロック生成部30より出力す
るデジタルオーディオクロックfS を分周して得られる
信号と、第1の分周器31より出力される基準となる信
号の位相を比較し、その位相差に対応する誤差電圧を出
力する。
【0029】LPF33は、位相比較器32より入力さ
れた誤差電圧の高域成分を除去することによりVCO3
4の制御用の電圧を生成し、VCO34に出力する。V
CO34は、48kHzのデジタルオーディオクロック
fS の512倍の周波数である24.576MHzの信
号を発生する発振器であり、LPF33より入力される
位相誤差に基づいた制御電圧に基づいて制御される。第
2の分周器35は、VCO34より入力された24.5
76MHzの信号を、1/2,1/4,1/8,1/1
6,1/32,1/64,1/128,1/256,1
/512に分周し、ビデオ信号処理装置1内の各部で使
用する256fS ,128fS ,64fS ,fS のクロ
ックを生成し、その各部に出力する。また、生成された
デジタルオーディオクロックfS の信号は、フィードバ
ックをするために第3の分周器36に出力される。
れた誤差電圧の高域成分を除去することによりVCO3
4の制御用の電圧を生成し、VCO34に出力する。V
CO34は、48kHzのデジタルオーディオクロック
fS の512倍の周波数である24.576MHzの信
号を発生する発振器であり、LPF33より入力される
位相誤差に基づいた制御電圧に基づいて制御される。第
2の分周器35は、VCO34より入力された24.5
76MHzの信号を、1/2,1/4,1/8,1/1
6,1/32,1/64,1/128,1/256,1
/512に分周し、ビデオ信号処理装置1内の各部で使
用する256fS ,128fS ,64fS ,fS のクロ
ックを生成し、その各部に出力する。また、生成された
デジタルオーディオクロックfS の信号は、フィードバ
ックをするために第3の分周器36に出力される。
【0030】前述したように、生成したデジタルオーデ
ィオクロックfS は、525/60方式または625/
50方式に応じて1/1144または1/1152に分
周されて、基準の信号と比較される。この1/1144
または1/1152は、各々式3a,3bのように表せ
ることから、オーディオクロック生成部30において
は、1/8に分周する段階と、さらに1/143または
1/144にする段階との2段階に分けて分周する。し
たがって、第3の分周器36は、第2の分周器35より
入力されるデジタルオーディオクロックfS を1/8に
分周し、分周器切換器37aに出力する。
ィオクロックfS は、525/60方式または625/
50方式に応じて1/1144または1/1152に分
周されて、基準の信号と比較される。この1/1144
または1/1152は、各々式3a,3bのように表せ
ることから、オーディオクロック生成部30において
は、1/8に分周する段階と、さらに1/143または
1/144にする段階との2段階に分けて分周する。し
たがって、第3の分周器36は、第2の分周器35より
入力されるデジタルオーディオクロックfS を1/8に
分周し、分周器切換器37aに出力する。
【0031】
【数3】 1/1144 = 1/8 × 1/143 ・・・(3a) 1/1152 = 1/8 × 1/144 ・・・(3a)
【0032】分周器切換器37aおよび分周器切換器3
7bは、外部よりオーディオクロック生成部30に入力
される水平周波数選択信号Sf に基づいて、第4の分周
器38または第5の分周器39のいずれかを選択するス
イッチである。水平周波数選択信号Sf が、入力される
映像信号が525/60方式の信号である旨を示す信号
である時には、分周器切換器37a,37bは各々端子
aを選択するように切り換えられ、第4の分周器38が
選択される。また、水平周波数選択信号Sf が、入力さ
れる映像信号が625/50方式の信号である旨を示す
信号である時には、分周器切換器37a,37bは各々
端子bを選択するように切り換えられ、第5の分周器3
9が選択される。
7bは、外部よりオーディオクロック生成部30に入力
される水平周波数選択信号Sf に基づいて、第4の分周
器38または第5の分周器39のいずれかを選択するス
イッチである。水平周波数選択信号Sf が、入力される
映像信号が525/60方式の信号である旨を示す信号
である時には、分周器切換器37a,37bは各々端子
aを選択するように切り換えられ、第4の分周器38が
選択される。また、水平周波数選択信号Sf が、入力さ
れる映像信号が625/50方式の信号である旨を示す
信号である時には、分周器切換器37a,37bは各々
端子bを選択するように切り換えられ、第5の分周器3
9が選択される。
【0033】第4の分周器38は、525/60方式の
映像信号が入力されている時に選択され、第3の分周器
36より入力されるデジタルオーディオクロックfS を
1/8に分周した信号を、さらに1/143に分周し、
結果としてデジタルオーディオクロックfS を1/11
44に分周した信号を生成し、分周器切換器37bを介
して位相比較器32に出力する。第5の分周器39は、
625/50方式の映像信号が入力されている時に選択
され、第3の分周器36より入力されるデジタルオーデ
ィオクロックfS を1/8に分周した信号を、さらに1
/144に分周し、結果としてデジタルオーディオクロ
ックfS を1/1152に分周した信号を生成し、分周
器切換器37bを介して位相比較器32に出力する。
映像信号が入力されている時に選択され、第3の分周器
36より入力されるデジタルオーディオクロックfS を
1/8に分周した信号を、さらに1/143に分周し、
結果としてデジタルオーディオクロックfS を1/11
44に分周した信号を生成し、分周器切換器37bを介
して位相比較器32に出力する。第5の分周器39は、
625/50方式の映像信号が入力されている時に選択
され、第3の分周器36より入力されるデジタルオーデ
ィオクロックfS を1/8に分周した信号を、さらに1
/144に分周し、結果としてデジタルオーディオクロ
ックfS を1/1152に分周した信号を生成し、分周
器切換器37bを介して位相比較器32に出力する。
【0034】そして、位相比較器32においては、この
第4の分周器38または第5の分周器39より入力され
た信号に基づいて、前述したように第1の分周器31か
らの基準の信号との位相差を求め、それに応じた誤差電
圧を生成してLPF33に出力する。
第4の分周器38または第5の分周器39より入力され
た信号に基づいて、前述したように第1の分周器31か
らの基準の信号との位相差を求め、それに応じた誤差電
圧を生成してLPF33に出力する。
【0035】このようなオーディオクロック生成部30
を有するビデオ信号処理装置1について、その動作をま
とめて説明する。まず、ビデオ信号処理装置1には、前
述した〜に示すような形式のSDIデータのいずれ
かであるシリアルビデオデータDS と、その形式に応じ
て決定される方式選択信号SS および水平周波数選択信
号Sf が入力される。方式選択信号SS は、入力データ
がまたはのD1のデータであるか、のD2のデー
タであるかを示す信号であり、水平周波数選択信号Sf
はまたはの525/60方式のデータであるか、
の625/50方式のデータであるかを示す信号であ
る。
を有するビデオ信号処理装置1について、その動作をま
とめて説明する。まず、ビデオ信号処理装置1には、前
述した〜に示すような形式のSDIデータのいずれ
かであるシリアルビデオデータDS と、その形式に応じ
て決定される方式選択信号SS および水平周波数選択信
号Sf が入力される。方式選択信号SS は、入力データ
がまたはのD1のデータであるか、のD2のデー
タであるかを示す信号であり、水平周波数選択信号Sf
はまたはの525/60方式のデータであるか、
の625/50方式のデータであるかを示す信号であ
る。
【0036】入力されたシリアルデータDS は、シリア
ル−パラレル変換部10でパラレルデータDp に変換さ
れ、さらにそのパラレルデータDp に基づいて、ビデオ
同期信号生成部20において水平同期信号fH および垂
直同期信号fV が検出される。そして、この水平同期信
号fH がオーディオクロック生成部30に入力されデジ
タルオーディオクロックfS を正確に得るための基準の
信号とされる。
ル−パラレル変換部10でパラレルデータDp に変換さ
れ、さらにそのパラレルデータDp に基づいて、ビデオ
同期信号生成部20において水平同期信号fH および垂
直同期信号fV が検出される。そして、この水平同期信
号fH がオーディオクロック生成部30に入力されデジ
タルオーディオクロックfS を正確に得るための基準の
信号とされる。
【0037】オーディオクロック生成部30において
は、前述したようにビデオ同期信号生成部20で得られ
た水平同期信号fH が入力され、第1の分周器31で1
/375に分周されて、525/60方式ならば41.
958Hz、625/50方式ならば41.667Hz
の信号に変換される。この信号が、結局、48kHzの
デジタルオーディオクロックfS を1/1144または
1/1152に分周した周波数と同じなので、そのよう
に生成された信号と位相比較器32で比較され、位相誤
差が検出される。そして、その位相誤差をLPF33を
介してVCO34に入力することにより、VCO34が
デジタルオーディオクロックfS の512倍である2
4.576MHzの信号を正確に出力するように制御さ
れる。
は、前述したようにビデオ同期信号生成部20で得られ
た水平同期信号fH が入力され、第1の分周器31で1
/375に分周されて、525/60方式ならば41.
958Hz、625/50方式ならば41.667Hz
の信号に変換される。この信号が、結局、48kHzの
デジタルオーディオクロックfS を1/1144または
1/1152に分周した周波数と同じなので、そのよう
に生成された信号と位相比較器32で比較され、位相誤
差が検出される。そして、その位相誤差をLPF33を
介してVCO34に入力することにより、VCO34が
デジタルオーディオクロックfS の512倍である2
4.576MHzの信号を正確に出力するように制御さ
れる。
【0038】前述したように、VCO34で生成された
信号を第2の分周器35で1/512に分周して得られ
たデジタルオーディオクロックfS が、第3の分周器3
6で1/8に分周され、さらに525/60方式ならば
第4の分周器38により1/143に、625/50方
式ならば第5の分周器39により1/144に分周さ
れ、位相比較器32において第1の分周器31からの信
号と比較するための、525/60方式ならば41.9
58Hz、625/50方式ならば41.667Hzの
信号が生成される。
信号を第2の分周器35で1/512に分周して得られ
たデジタルオーディオクロックfS が、第3の分周器3
6で1/8に分周され、さらに525/60方式ならば
第4の分周器38により1/143に、625/50方
式ならば第5の分周器39により1/144に分周さ
れ、位相比較器32において第1の分周器31からの信
号と比較するための、525/60方式ならば41.9
58Hz、625/50方式ならば41.667Hzの
信号が生成される。
【0039】なお、VCO34で生成された信号は、第
2の分周器35で所望の周波数の信号に分周され、デジ
タルオーディオクロックfS に関わる信号として、シリ
アル−パラレル変換部10で得られたパラレルビデオデ
ータDp 、および、ビデオ同期信号生成部20で得られ
た水平同期信号fH および垂直同期信号fV とともに、
ビデオ信号処理装置1内の各部に出力される。
2の分周器35で所望の周波数の信号に分周され、デジ
タルオーディオクロックfS に関わる信号として、シリ
アル−パラレル変換部10で得られたパラレルビデオデ
ータDp 、および、ビデオ同期信号生成部20で得られ
た水平同期信号fH および垂直同期信号fV とともに、
ビデオ信号処理装置1内の各部に出力される。
【0040】このように、本実施の形態のビデオ信号処
理装置1においては、入力されるビデオ信号の形式に応
じて、具体的には前述した〜の信号のいずれが入力
されたとしてもそれに応じて、そのビデオ信号に同期し
たデジタルオーディオクロックを生成し出力することが
できる。そして、その際に、アナログリファレンスなど
の信号を必要としないため、入力情報としてはそのビデ
オ信号のみでよく、入力部などの構成が簡単になる。ま
た、そのオーディオクロック生成部の構成としては、分
周器を1つ切り換えるのみで前述した3種類のビデオ信
号の形式に対応することができ、ほとんどの構成部を共
通に使用することができる。そのため、そのような3種
類のビデオ信号に対応できるにも関わらず、回路構成は
非常に簡単な構成となっている。
理装置1においては、入力されるビデオ信号の形式に応
じて、具体的には前述した〜の信号のいずれが入力
されたとしてもそれに応じて、そのビデオ信号に同期し
たデジタルオーディオクロックを生成し出力することが
できる。そして、その際に、アナログリファレンスなど
の信号を必要としないため、入力情報としてはそのビデ
オ信号のみでよく、入力部などの構成が簡単になる。ま
た、そのオーディオクロック生成部の構成としては、分
周器を1つ切り換えるのみで前述した3種類のビデオ信
号の形式に対応することができ、ほとんどの構成部を共
通に使用することができる。そのため、そのような3種
類のビデオ信号に対応できるにも関わらず、回路構成は
非常に簡単な構成となっている。
【0041】なお、本発明は本実施の形態に限られるも
のではなく、任意好適に改変が可能である。たとえば、
入力されるビデオデータの形式は、前述した〜の3
種類にのみ限定されるものではなく、同様な関係を有す
る他の形式に対しても適用可能である。また、ビデオ同
期信号生成部における水平同期信号fH や垂直同期信号
fV の抽出方法は、本実施の形態に限られるものではな
く、そのデータ形式などに応じて任意の方法で抽出して
よい。
のではなく、任意好適に改変が可能である。たとえば、
入力されるビデオデータの形式は、前述した〜の3
種類にのみ限定されるものではなく、同様な関係を有す
る他の形式に対しても適用可能である。また、ビデオ同
期信号生成部における水平同期信号fH や垂直同期信号
fV の抽出方法は、本実施の形態に限られるものではな
く、そのデータ形式などに応じて任意の方法で抽出して
よい。
【0042】また、オーディオクロック生成部30で生
成するデジタルオーディオクロックの種類は、本実施の
形態は48kHzの基準のデジタルオーディオクロック
fSと、64fS ,128fS ,256fS の各信号と
したが、これらはビデオ信号処理装置内の他の処理部の
要求に応じて任意好適な信号としてよい。また、その生
成するデジタルオーディオクロックに応じて、VCOで
最初に生成する信号の周波数も、本実施の形態のような
512fS ではなく、たとえば256fS や128
fS 、あるいは1024fS などでもよい。その他、オ
ーディオクロック生成部内の位相比較器、LPF、VC
O、および、各分周器の具体的構成は、任意の回路によ
り実施してよい。
成するデジタルオーディオクロックの種類は、本実施の
形態は48kHzの基準のデジタルオーディオクロック
fSと、64fS ,128fS ,256fS の各信号と
したが、これらはビデオ信号処理装置内の他の処理部の
要求に応じて任意好適な信号としてよい。また、その生
成するデジタルオーディオクロックに応じて、VCOで
最初に生成する信号の周波数も、本実施の形態のような
512fS ではなく、たとえば256fS や128
fS 、あるいは1024fS などでもよい。その他、オ
ーディオクロック生成部内の位相比較器、LPF、VC
O、および、各分周器の具体的構成は、任意の回路によ
り実施してよい。
【0043】
【発明の効果】以上説明したように、本発明のクロック
生成装置によれば、入力されるビデオ信号の形式に応
じ、換言すれば所定の複数の形式のビデオ信号のいずれ
が入力されたとしてもそれに応じて、そのビデオ信号に
正確に同期したデジタルオーディオクロックを生成し出
力することができる。また、その入力されるビデオ信号
のみからデジタルオーディオクロックを生成するため、
アナログリファレンスなどの別の信号入力を必要とせ
ず、入力部の構成を簡単にすることができる。さらに、
分周器を1つ切り換えるのみで複数種類のビデオ信号の
形式に対応することができるため、ほとんどの構成部を
共通に使用することができ、その結果、そのような複数
種類のビデオ信号に対応できるにも関わらず、回路構成
を非常に簡単にすることができる。
生成装置によれば、入力されるビデオ信号の形式に応
じ、換言すれば所定の複数の形式のビデオ信号のいずれ
が入力されたとしてもそれに応じて、そのビデオ信号に
正確に同期したデジタルオーディオクロックを生成し出
力することができる。また、その入力されるビデオ信号
のみからデジタルオーディオクロックを生成するため、
アナログリファレンスなどの別の信号入力を必要とせ
ず、入力部の構成を簡単にすることができる。さらに、
分周器を1つ切り換えるのみで複数種類のビデオ信号の
形式に対応することができるため、ほとんどの構成部を
共通に使用することができ、その結果、そのような複数
種類のビデオ信号に対応できるにも関わらず、回路構成
を非常に簡単にすることができる。
【図1】本発明の実施の形態のビデオ信号処理装置の構
成を示すブロック図である。
成を示すブロック図である。
【図2】図1に示したビデオ信号処理装置で用いるデー
タの一例であって、D1規格のパラレルビデオデータを
示す図である。
タの一例であって、D1規格のパラレルビデオデータを
示す図である。
【図3】図1に示したビデオ信号処理装置のオーディオ
クロック生成部の構成を示すブロック図である。
クロック生成部の構成を示すブロック図である。
1…ビデオ信号処理装置、10…シリアル−パラレル変
換部、20…ビデオ同期信号生成部、30…オーディオ
クロック生成部、31…第1の分周器、32…位相比較
器、33…ローパスフィルタ(LPF)、34…電圧制
御発振器(VCO)、35…第2の分周器、36…第3
の分周器、37…分周器切換器、38…第4の分周器、
39…第5の分周器
換部、20…ビデオ同期信号生成部、30…オーディオ
クロック生成部、31…第1の分周器、32…位相比較
器、33…ローパスフィルタ(LPF)、34…電圧制
御発振器(VCO)、35…第2の分周器、36…第3
の分周器、37…分周器切換器、38…第4の分周器、
39…第5の分周器
Claims (9)
- 【請求項1】入力される映像信号に同期し、所望の周波
数を有するクロックを発生するクロック発生装置であっ
て、 前記映像信号の水平同期信号に基づいて、その水平周波
数を所定の比率で分周して、前記映像信号の水平周波数
に応じて決定される所定の基準周波数を有する第1の信
号を生成する第1の分周器と、 制御信号に基づいて前記所望の周波数の信号を発生する
発振回路と、 前記発振回路により発生された信号を、前記所望の周波
数を当該映像信号の水平周波数に応じて決定された前記
基準周波数に変換するような、映像信号の水平周波数に
応じて決定される比率で分周して、第2の信号を生成す
る第2の分周器と、 前記第1の分周器で生成された第1の信号と、前記第2
の分周器で生成された第2の信号との位相を比較してそ
の誤差信号を生成し、前記制御信号として前記発振回路
に印加する位相比較手段とを有するクロック発生装置。 - 【請求項2】前記第2の分周器は、 映像信号の種類に応じて設けられた、映像信号の水平周
波数に応じて決定される前記比率で入力信号を分周する
複数の分周器と、 入力された映像信号に応じて、前記複数の分周器の中の
当該映像信号に応じた分周器を実質的に有効にするよう
に選択する分周器選択手段とを有し、 前記発振回路により発生された信号を、前記選択された
分周器で分周することにより前記第2の信号を生成する
請求項1記載のクロック発生装置。 - 【請求項3】前記位相比較手段は、前記第1の信号と前
記第2の信号との位相を比較してその誤差に応じた電圧
を前記誤差信号として生成し、 前記生成された誤差信号の所定周波数以上の高域成分を
削除して前記発振回路に対する前記制御信号を生成する
ローパスフィルター手段をさらに有し、 前記発振回路は、電圧制御発振器であって、前記制御信
号の前記電圧の変化に基づいて発振周波数が調整され、
前記所望の周波数の信号を発生する請求項1記載のクロ
ック発生装置。 - 【請求項4】前記発振回路は、前記所望の周波数の所定
数倍の周波数の信号を発生し、 前記発振回路により発生された信号を、複数の所定の比
率で分周して、前記所望の周波数の前記所定数倍よりも
小さく、前記所望の周波数の2のべき乗倍の周波数の信
号を複数生成し出力する出力用分周手段をさらに有する
請求項1記載のクロック発生装置。 - 【請求項5】入力された映像信号より、水平同期信号を
抽出する水平同期信号抽出手段をさらに有し、 前記第1の分周器は、前記抽出された水平同期信号に基
づいて、前記第1の信号を生成する請求項1記載のクロ
ック発生装置。 - 【請求項6】525/60方式の映像信号または625
/50方式の映像信号が入力され、これに同期した48
kHzオーディオクロックを生成するクロック発生装置
であって、 前記第1の分周器は、入力された映像信号の水平同期信
号に対して、その水平周波数を1/375に分周して第
1の信号を生成し、 前記発振回路は、制御信号に基づいて48kHzの信号
を発生し、 前記第2の分周器は、前記発振回路により発生された信
号を、入力された映像信号が525/60方式の場合に
は1/1144に、入力された映像信号が625/50
方式の場合には1/1152に、各々分周して第2の信
号を生成し、 前記位相比較手段は、前記第1の分周器で生成された第
1の信号と、前記第2の分周器で生成された第2の信号
との位相を比較してその誤差信号を生成し、前記制御信
号として前記発振回路に印加する請求項1記載のクロッ
ク発生装置。 - 【請求項7】前記第2の分周器は、 入力信号を1/1144に分周する第3の分周器と、 入力信号を1/1152に分周する第4の分周器と、 入力された映像信号が525/60方式の場合には前記
第3の分周器を実質的に有効にし、入力された映像信号
が625/50方式の場合には前記第4の分周器を実質
的に有効にするように選択する分周器選択手段とを有す
る請求項6記載のクロック発生装置。 - 【請求項8】前記第2の分周器は、 入力信号を1/8に分周する第5の分周器と、 前記第5の分周器で分周された信号をさらに1/143
に分周する第6の分周器と、 前記第5の分周器で分周された信号をさらに1/144
に分周する第7の分周器と、 入力された映像信号が525/60方式の場合には前記
第6の分周器を実質的に有効にし、入力された映像信号
が625/50方式の場合には前記第7の分周器を実質
的に有効にするように選択する分周器選択手段とを有す
る請求項6記載のクロック発生装置。 - 【請求項9】前記発振回路は、所望の48kHzのデジ
タルオーディオクロックの512倍の周波数の信号を発
生し、 前記発振回路により発生された信号を、複数の所定の比
率で分周して、前記48kHzのデジタルオーディオク
ロックの1倍〜512倍の周波数であって、任意の周波
数の信号を複数生成し出力する出力用分周手段をさらに
有する請求項6記載のクロック発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9099335A JPH10290378A (ja) | 1997-04-16 | 1997-04-16 | クロック発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9099335A JPH10290378A (ja) | 1997-04-16 | 1997-04-16 | クロック発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10290378A true JPH10290378A (ja) | 1998-10-27 |
Family
ID=14244767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9099335A Pending JPH10290378A (ja) | 1997-04-16 | 1997-04-16 | クロック発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10290378A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003107667A1 (ja) * | 2002-06-12 | 2003-12-24 | 松下電器産業株式会社 | データ送信装置、データ受信装置 |
EP1533936A1 (en) * | 2002-08-21 | 2005-05-25 | Sony Corporation | Digital signal transmitting system and method, transmitting apparatus and method, and receiving apparatus and method |
CN112511966A (zh) * | 2020-11-06 | 2021-03-16 | 华南理工大学 | 一种车载立体声重放的自适应主动分频方法 |
-
1997
- 1997-04-16 JP JP9099335A patent/JPH10290378A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003107667A1 (ja) * | 2002-06-12 | 2003-12-24 | 松下電器産業株式会社 | データ送信装置、データ受信装置 |
CN1306811C (zh) * | 2002-06-12 | 2007-03-21 | 松下电器产业株式会社 | 数据发送装置、数据接收装置 |
US7855751B2 (en) | 2002-06-12 | 2010-12-21 | Panasonic Corporation | Data transmission device and data reception device |
US8351516B2 (en) | 2002-06-12 | 2013-01-08 | Panasonic Corporation | Data transmitter and data receiver |
EP1533936A1 (en) * | 2002-08-21 | 2005-05-25 | Sony Corporation | Digital signal transmitting system and method, transmitting apparatus and method, and receiving apparatus and method |
EP1533936A4 (en) * | 2002-08-21 | 2008-05-28 | Sony Corp | DIGITAL SIGNAL TRANSMISSION SYSTEM AND ASSOCIATED METHOD, TRANSMITTER AND ASSOCIATED METHOD, AND RECEIVER AND ASSOCIATED METHOD |
US7528891B2 (en) | 2002-08-21 | 2009-05-05 | Sony Corporation | Digital signal transmission system and method, transmission apparatus and method, and reception apparatus and method |
CN112511966A (zh) * | 2020-11-06 | 2021-03-16 | 华南理工大学 | 一种车载立体声重放的自适应主动分频方法 |
CN112511966B (zh) * | 2020-11-06 | 2021-12-17 | 华南理工大学 | 一种车载立体声重放的自适应主动分频方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7532250B2 (en) | Clock generation apparatus | |
EP1129580B1 (en) | Clock recovery | |
US20100246736A1 (en) | Clock recovery from data streams containing embedded reference clock values | |
KR0172904B1 (ko) | 에이치디티브이의 범용클럭발생장치 | |
US5148276A (en) | Synchronous signal generator for the muse signal | |
JPS622742B2 (ja) | ||
US7528891B2 (en) | Digital signal transmission system and method, transmission apparatus and method, and reception apparatus and method | |
JPH10290378A (ja) | クロック発生装置 | |
US6670857B2 (en) | Audio clock restoring apparatus and audio clock restoring method | |
US6137326A (en) | Clock signal producing device | |
KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
JP3244437B2 (ja) | クロック発生回路および方法 | |
KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
JP3353372B2 (ja) | 液晶表示装置 | |
JP3304031B2 (ja) | ゲンロック装置 | |
JPH08275074A (ja) | デジタル・クロック発生装置 | |
JPH05252438A (ja) | 映像信号サンプリング制御回路 | |
JP2511481B2 (ja) | 画像通信装置 | |
JPH1022827A (ja) | アナログ/ディジタル変換装置 | |
KR0142261B1 (ko) | 디지탈 정현파 발생방법 및 그 회로 | |
JP3388331B2 (ja) | テレビジョン信号送信装置及び受信装置 | |
JPH08275070A (ja) | テレビジョン放送用音声多重変調装置 | |
JPH10319933A (ja) | ドットクロック発生回路 | |
JPH03206773A (ja) | Pll出力切替装置 | |
JPH0482481A (ja) | クロック再生装置 |