KR0172904B1 - 에이치디티브이의 범용클럭발생장치 - Google Patents

에이치디티브이의 범용클럭발생장치 Download PDF

Info

Publication number
KR0172904B1
KR0172904B1 KR1019960019657A KR19960019657A KR0172904B1 KR 0172904 B1 KR0172904 B1 KR 0172904B1 KR 1019960019657 A KR1019960019657 A KR 1019960019657A KR 19960019657 A KR19960019657 A KR 19960019657A KR 0172904 B1 KR0172904 B1 KR 0172904B1
Authority
KR
South Korea
Prior art keywords
clock
output
local oscillator
hdtv
outputting
Prior art date
Application number
KR1019960019657A
Other languages
English (en)
Other versions
KR980007645A (ko
Inventor
김진경
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960019657A priority Critical patent/KR0172904B1/ko
Priority to US08/862,963 priority patent/US6028641A/en
Publication of KR980007645A publication Critical patent/KR980007645A/ko
Application granted granted Critical
Publication of KR0172904B1 publication Critical patent/KR0172904B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 HDTV 수신기에 필요한 클럭을 발생시키는 HDTV의 범용클럭발생장치에 관한것이다.
종래기술의 HDTV의 범용클럭장치의 PLL회로에서 국부발진기와 분주기를 스위치하여 적합한 클럭을 선택하여 사용하였으나 스위치가 절환될 때 클럭이 불안정해지는 문제점이 발생된다.
본 발명에 따른 HDTV의 범용클럭장치는 입력되는 기준클럭을 1/1000로 분주하는 1/1000분주기와, 입력되는 기준클럭을 1/1001로 분주하는 1/1001분주기와, 상기 1/1000분주기나 1/1001분주기를 선택하는 제1선택부와, 서로 다른 주파수를 발생하는 제 1, 2국부발진기와, 상기 제 1 국부발진기나 제 2 국부발진기을 선택하여 디스플레이 클럭으로 출력하는 제2선택부와, 상기 제 1 국부발진기와 제 2 국부발진기의 출력클럭의 위상에 따라 상기 제 1, 2 선택부에 선택제어신호를 출력하는 클럭제어부와, 상기 제 2 선택부의 출력클럭을 1/2750로 분주하는 1/2750분주기와, 상기 제1선택기와 상기 1/2750 분주기의 출력클럭의 위상차를 검출하는 위상검출부과, 상기 위상검출부에서 출력된 위상차를 상기 제 1, 2국부발진기의 제어전압으로 출력하는 루프필터부로 구성됨을 특징으로 하여 비디오 포맷이 바뀔때에도 두 클럭의 위상차를 검출하여 클럭에 글리치가 발생되지 않는 부분에서 스위치를 절환하여 클럭을 안정적으로 공급할 수 있는 효과가 있다.

Description

에이치디티브이(HDTV)의 범용클럭발생장치
제1도는 종래기술에 따른 HDTV의 범용클럭발생장치의 구성을 보여주는 블록도.
제2도는 본 발명에 따른 HDTV의 범용클럭발생장치의 구성을 보여주는 블록도.
제3도는 제2도의 부분 상세구성도.
제4도는 제3도의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
21 : 1/1000분주기 22 : 1/1001분주기
23, 26 : 선택부 24, 25 : 국부발진기
27 : 클럭제어부 28 : 1/2750분주기
29 : 위상검출부 30 : 루프필터부
260, 261, 262 : 인버터 263, 264 : 래치
265 : 먹스 270 : 위상오차검출부
271 : 비교기
본 발명은 에이치디티브이(HDTV) 수신기에 관한것으로 특히, HDTV 수신기에 필요한 클럭을 발생시키는 HDTV의 범용클럭발생장치에 판한것이다.
현재 미국에서는 HDTV방송을 위한 규격을 정하기 위해 여러과정을 거쳐 최근에는 제안 업체간에 GA(Grand Alliance)를 형성하여 규격이 어느정도 가시화 되어가고 있으며, 기존에 제안된 규격들은 비디오 포맷이 단일 규격인데 비해 GA의 비디오 규격은 한가지 포맷에 국한하지 않고 여러가지 비디오 포맷을 수용할 수 있도록 하고 있다.
따라서 수신단에서는 비디오 포맷에 따른 샘플링 주파수를 갖는 클럭이 필요하게 되는데 이러한 클럭들은 송신단 즉, 비디오 엔코더측에서 사용된 클럭과 일치하거나 아니면 라인 주파수나 필드 또는 프레임 주파수가 정확하게 일치하여야 한다.
그러므로 송신단에서 송신된 각 비디오 포맷에 따라 수신단은 캐리어에 실려 전송된 데이타를 복원하는 시복원을 통해 송신단의 전송클럭을 복원하여 이를 이용하여 위상동기 루프(Phase Locked Loop : PLL)를 통해 원하는 주파수를 발생하게 된다.
이와같은 종래기술의 PLL을 제1도에 도시한 블록도를 참조하여 설명하면 다음과 같다.
종래의 HDTV의 범용클럭발생장치는 클럭을 발생하는 국부발진기(13a)(13b)와, 상기 국부발진기(13a)의 출력클럭을 1/1000로 분주파는 1/1000분주기(14a)와, 상기 국부발진기(13b)의 출력클럭을 1/1001로 분주하는 1/1001분주기(14b)와, 입력되는 기준클럭과 상기 국부발진기(13a)(13b)의 출력이 상기 1/1000 또는 1/1001로 분주된 클럭을 받아들여 위상 오차를 검출하는 위상오차검출기(11)와, 상기 위상오차검출기(11)에서 출력된 위상오차를 상기 국부발진기(1321)(13b)의 제어전압으로 출력하는 루프필터(12)와, 상기 루프필터(12)의 출력을 비디오 포맷에 따라 상기 국부발진기(13a)(13b) 중 하나로 선택출력하는 제1선택기(15a)와, 비디오 포맷에 따라 상기 1/1000분주기(14a)나 1/1001분주기(14b)를 선택하여 상기 위상오차검출기(11)로 출력하는 제2선택기(15b)와, 상기 루프필터(12)의 제어전압으로 제어된 상기 국부발진기(13a)(13b)의 출력을 분주하여 시스템 클럭으로 사용하는 시스템 클적 발생용 분주기(16)와, 비디오 포맷에 따라 상기 국부발진기(13a)(13b)의 출력을 중 하나를 선택하여 상기 시스템 클럭 발생용 분주기(16)로 출력하는 제3선택기(15c)로 구성된다.
이와같이 구성된 종래기술에 따른 HDTV의 범용클럭발생장치의 프레임 레이트가 59.94Hz일 경우 샘플링 주파수가 4788fH이면 상기 국부발진기(13a)에서는 4788fH를 발생하도록 한다.
이를 1/1000군주기(14a)를 이용하여 1/1000로 분주하면 4.788fH가 발생되어 기준클럭과 같게 된다.
또한 국부발진기(13b)에서는 4788fH * (1001/1000)에 해당하는 클럭이 발생되어 이를 1/1001로 분주하면 4.788fH가 발생되어 역시 기준클럭과 일치하게 된다.
이렇게 두개의 국부발진기(13a)(13b)에서 출력되는 클럭중에서 입력되는 비디오 포맷에 따라 선택기(15c)로 하나의 클럭을 선택하게 된다.
즉, 비디오 포맷이 59.94Hz나 29.9Hz의 프레임 레이트일 경우 국부발진기(13a)의 출력을 선택하게 되고, 30Hz나 6람Hz의 프레임 레이트일 경우 국부발진기(13b)의 출력을 선택하게 된다.
이때 선택된 클럭을 시스템클럭 발생용 분주기(16)로 분주하여 시스템 클럭으로 사용할 수 있게 된다.
이와 같은 종래기술의 HDTV의 범용클럭장치의 PLL회로에서 국부발닌기와 분주기를 스위치하여 적합한 클럭을 선택하여 사용하였으나 스위치가 절환될 때 클럭이 불안정해지는 문제점이 발생된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출한것으로 비디오 포맷이 변환될 때 두 클럭의 위상차를 검출하여 스위치를 절환하여 클럭을 안정적으로 공급할 수 있는 HDTV의 범용클럭장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 HDTV의 범용클럭장치의 특징은 입력되는 기준클럭을 1/1000로 분주하는 1/1000분주기와, 입력되는 기준클럭을 1/1001로 분주하는 1/1001분주기와, 상기 1/1000분주기나 1/1001분주기를 선택하는 제1선택부와, 서로 다른 주파수를 발생하는 제1, 2국부발진기와, 상기 제1국부발진기나 제2국부발진기를 선택하여 디스플레이 클럭으로 출력하는 제2선택부와, 상기 제1국부발진기와 제2국부발진기의 출력클럭의 위상에 따라 상기 제1, 2선택부에 선택제어신호를 출력하는 클럭제어부와, 상기 제2선택부의 출력클럭을 1/2750로 분주하는 1/2750분주기와, 상기 제1선택기와 상기 1/2750분주기의 출력클럭의 위상차를 검출하는 위상검출부와, 상기 위상검출부에서 출력된 위상차를 상기 제1, 2국부발진기의 제어전압으로 출력하는 루프필터부로 구성됨에 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 HDTV의 범용클럭장치를 상세히 설명하면 다음과 같다.
제2도는 본 발명에 따른 HDTV의 범용클럭발생장치의 구성을 보여주는 블록도이고, 제3도는 제2도의 부분 상세구성도로써, 입력되는 기준클럭을 1/1000로 분주하는 1/1000분주기(21)와, 입력되는 기준클럭을 1/1001로 분주하는 1/1001분주기(22)와, 상기 1/1000분주기(21)나 1/1001분주기(22)를 선택하는 제1선택부(23)와, 서로 다른 주파수를 발생하는 제1, 2국부발진기(24)(25)와, 상기 제1국부발진기(24)나 제2국부발진기(25)를 선택하여 디스플레이 클럭으로 출력하는 제2선택부(26)와, 상기 제1국부발진기(24)와 제2국부발진기(25)의 출력클럭의 위상오차에 따라 상기 제1, 2선택부(23)(26)에 선택제어신호를 출력하는 클럭제어부(27)와, 상기 제2선택부(26)의 출력클럭을 1/2750로 분주하는 1/2750분주기(28)와, 상기 제1선택기(23)와 상기 1/2750분주기(28)의 출력클럭의 위상차를 검출하는 위상검출부(29)와, 상기 위상검출부(29)에서 출력된 위상차를 상기 제1, 2국부발진기(24)(25)의 제어전압으로 출력하는 루프필터부(30)로 구성된다.
여기서 상기 클럭제어부(27)는 상기 제1, 2국부발진기(24)(25)의 출력클럭의 위상오차를 검출하는 위상오차검출부(270)와, 상기 위상오차검출부(270)의 출력에 따라 제어신호를 출력하는 비교기(271)로 구성된다.
또한 상기 제2선택부(?6)는 상기 제1, 2국부발진기(24)(25)의 출력클럭을 각각 반전하여 출력하는 제1, 2인버터(260)(261)와, 상기 클럭제어부(27)의 출력을 반전하여 출력하는 제3인버터(262)와, 상기 제1인버터(260)의 출력에 따라 상기 제3인버터(262)의 출력을 래치하는 제1D래치(263)와, 상기 제2인버터(261)의 출력에 따라 상기 클럭제어부(27)의 출력을 래치하는 제2D래치(264)와, 상기 제1, 2국부발진기(24)(25)의 출력을 상기 제1, 2D래치(263)(264)의 출력에 따라 선택하여 출력하는 먹스(265)로 구성된다.
이와같이 구성된 본 발명에 따른 HDTV의 범용클럭발생장치의 동작을 제4도의 타이밍도를 참조하여 설명하면 다음과 같다.
송신단에서 전송된 클럭은 HDTV 디코더의 트랜스포트 디코더에서 복원한 27㎒의 기준 클럭으로부터 PLL을 사용하여 비디오 및 오디오의 디코딩 클럭을 발생시킨다.
상기 기준클럭은 1/1000분주기(21)에서 1/1000분주되어 27kHz의 주파수로 출력되고, 또한 1/1001분주기(22)에서 1/1001분주되어 26.96kHz의 주파수가 출력된다.
상기 1/1000분주기(21)나 1/1001분주기(22)의 출력은 클럭제어부(27)의 제어신호에 의해 선택되어 위상검출부(29)에 입력된다.
상기 위상검출부(29)는 상기제1선택기(23)와 상기 1/2750분주기(28)의 출력클럭의 위상차를 검출하여 제1, 2국부QKF진기(24)(25)의 제어전압을 제공하는 루프필터부(30)로 출력 한다.
상기 루프필터부(30)로부터 제어전압을 공급받은 제1국부발진기(24)는 (2750/1000) * f27.㎒인 74.25㎒의 주파수를 출력하고, 제2국부발진기(25)는 (2750/1001) * f27.㎒인 74.176㎒의 주파수를 출력한다.
이때 제1, 2국부발진부(24)(25)는 루프필터부(30)의 clk0_p, clk1_p(제4도(a)(b))를 입력받아 clk0, clk1(제4도(c)(d))를 클럭제어부(27)의 위상오차검출부(270)로 출력한다.
상기 위상소차검출부(270)는 clk0와 clk1와의 위상오차(Ep)(제4도(i))를 검출하여 비교기(271)에 입력되고, 상기 비교기(271)는 상기 위상오차에 따라 제1, 2선택부(23)(26)의 디스플레이 클럭선택 제어신호(disc-clk-sol)(제4도(e))를 출력한다.
상기 제2선택부(26)의 제1 D래치(263)는 제3인버터(262)에서 반전된 상기 클럭선택 제어신호가 D단에 연결되고, 제2 D래치(264)는 상기 클럭선택 제어신호가 D단에 연결된다.
그리고 상기 제1, 2국부발진기(24)(25)의 각 클럭(clk0, clk1)은 제1, 2인버터(260)(261)에서 반전되어 제1, 2 D래치(263)(264)의 CP단에 연결된다.
상기 제1, 2 D래치(263)(264)의 출력과 상기 제1, 2국부발진기(24)(25)의 출력이 먹스(265)로 입력되어 클럭선택 제어신호가 0일때 상기 먹스(265)는 제1국부발진기(24)의 클럭을 선택출력하고, 클럭선택 제어신호가 1일때 상기 제2국부발진기(25)의 클럭을 선택출력 한다.
즉, 클럭제어부(27)가 비디오 포맷이 59.94Hz에서 60Hz로 또는 그 역으로 절환될때 두 클럭의 위상차를 검출하여 이에 따른 클럭선택 제어신호 출력으로 제2선택부(26)는 상기 제1, 2국부발진기(24)(25)의 74.25㎒나 74.176㎒의 클럭(calk)(제4도(h))을 선택출력한다.
상기 제2선택부(26)의 출력클럭은 1/2750분주기(28)로 출력되고, 비디오 디스플레이 클럭으로 출력된다.
상기에서 살펴본 바와 같이 본 발명에 따른 HDTV의 범용클럭발생장치는 여러 비디오 포맷을 디코딩할 수 있는 클럭발생장치로서 비디오 포맷이 바뀔때에도 두 클럭의 위상차를 검출하여 클럭에 글리치가 발생되지 않는 부분에서 스위치를 절환하여 클럭을 안정적으로 공급할 수 있는 효과가 있다.

Claims (3)

  1. 입력되는 기준클럭을 1/1000로 분주하는 1/1000분주기와, 입력되는 기준클럭을 1/1001로 분주하는 1/1001분주기와, 상기 1/1000분주기나 1/1001분주기를 선택하는 제1선택부와, 서로 다른 주파수를 발생하는 제1, 2국부발진기와, 상기 제1국부발진기나 제2국부발진기를 선택하여 디스플레이 클럭으로 출력하는 제2선택부와, 상기 제1국부발진기와 제2국부발진기의 출력클럭의 위상에 따라 상기 제1, 2선택부에 선택제어신호를 출력하는 클럭제어부와, 상기 제2선택부의 출력클럭을 1/2750로 분주하는 1/2750분주기와, 상기 제1선택기와 상기 1/2750분주기의 출력클럭의 위상차를 검출하는 위상검출부와, 상기 위상검출부에서 출력된 위상차를 상기 제1, 2국부발진기의 제어전압으로 출력하는 루프필터부로 구성됨을 특징으로 하는 HDTV의 범용클럭발생장치.
  2. 제1항에 있어서, 클럭제어부는 상기 제1, 2국부발진기의 출력클럭의 위상오차를 검출하는 위상오차검출부와, 상기 위상오차검출부의 출력에 따라 제어신호를 출력하는 비교부로 구성됨을 특징으로 하는 HDTV의 범용클럭발생장치.
  3. 제1항에 있어서, 제2선택부는 상기 제 1, 2 국부발진기의 출력클럭을 각각 반전하여 출력하는 제 1,2 인버터 와, 상기 클럭제어부의 출력을 반전하여 출력하는 제 3 인버터와, 상기 제 1 인버터의 출력에 따라 상기 제 3 인버터의 출력을 래치하는 제 1 D래치와, 상기 제 2 인버터의 출력에 따라 상기 클럭제어부의 출력을 래치하는 제 2 D래치와, 상기 제 1, 2 국부발진기의 출력을 상기 제 1, 2 D래치의 출력에 따라 선택출력하는 먹스로 구성됨을 특징으로 하는 HDTV의 범용클럭발생장치.
KR1019960019657A 1996-06-03 1996-06-03 에이치디티브이의 범용클럭발생장치 KR0172904B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960019657A KR0172904B1 (ko) 1996-06-03 1996-06-03 에이치디티브이의 범용클럭발생장치
US08/862,963 US6028641A (en) 1996-06-03 1997-06-03 Device and method for generating a stable system clock in HDTV

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960019657A KR0172904B1 (ko) 1996-06-03 1996-06-03 에이치디티브이의 범용클럭발생장치

Publications (2)

Publication Number Publication Date
KR980007645A KR980007645A (ko) 1998-03-30
KR0172904B1 true KR0172904B1 (ko) 1999-03-20

Family

ID=19460692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019657A KR0172904B1 (ko) 1996-06-03 1996-06-03 에이치디티브이의 범용클럭발생장치

Country Status (2)

Country Link
US (1) US6028641A (ko)
KR (1) KR0172904B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177959B1 (en) * 1997-12-31 2001-01-23 Telecruz Technology, Inc. Circuit and method for generating a clock signal synchronized with time reference signals associated with television signals
JP2000023063A (ja) * 1998-06-26 2000-01-21 Sony Corp 映像再生装置及び再生方法
US6661846B1 (en) * 1998-10-14 2003-12-09 Sony Corporation Adaptive clocking mechanism for digital video decoder
JP2001218200A (ja) * 2000-01-31 2001-08-10 Nec Corp 画像復号装置、画像復号方法およびその記録媒体、集積回路装置
US6573944B1 (en) 2000-05-02 2003-06-03 Thomson Licensing S.A. Horizontal synchronization for digital television receiver
AU2001213313A1 (en) * 2000-10-11 2002-04-22 Sony Electronics Inc. Adaptive synchronization mechanism for digital video decoder
WO2002032148A1 (en) * 2000-10-11 2002-04-18 Sony Electronics Inc. Adaptive clocking mechanism for digital video decoder
TW561783B (en) * 2002-03-12 2003-11-11 Via Tech Inc Image processing method and device
TW527824B (en) * 2002-03-12 2003-04-11 Via Tech Inc Adative-deflicker processing method and adaptive deflicker filter
TW563353B (en) * 2002-03-12 2003-11-21 Via Tech Inc Clock signal synthesizer with multiple frequency outputs and method for synthesizing clock signal
US7268825B2 (en) * 2003-04-01 2007-09-11 Thomson Licensing Llc Digital synchronizing generator
US7171576B2 (en) * 2003-04-09 2007-01-30 International Business Machines Corporation Method, apparatus and program storage device for providing clocks to multiple frequency domains using a single input clock of variable frequency
KR100580177B1 (ko) * 2003-09-22 2006-05-15 삼성전자주식회사 디지털 방송 수신 시스템에서 디스플레이 동기 신호 생성 장치 및 디코더와 그 방법
US8885050B2 (en) * 2011-02-11 2014-11-11 Dialogic (Us) Inc. Video quality monitoring

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109486A (ja) * 1988-10-19 1990-04-23 Matsushita Electric Ind Co Ltd 自動周波数切替装置

Also Published As

Publication number Publication date
KR980007645A (ko) 1998-03-30
US6028641A (en) 2000-02-22

Similar Documents

Publication Publication Date Title
KR0172904B1 (ko) 에이치디티브이의 범용클럭발생장치
US5122677A (en) Instantaneous breakless clock switching apparatus
KR101437848B1 (ko) 이동통신 시스템의 시스템 클럭 동기 장치 및 방법
JP3824172B2 (ja) Ｐｌｌ回路
US6493408B1 (en) Low-jitter data transmission apparatus
KR940023208A (ko) 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치
EP0735715A2 (en) Radio communication terminal station
US7528891B2 (en) Digital signal transmission system and method, transmission apparatus and method, and reception apparatus and method
US5686849A (en) Circuit for clock signal extraction from a high speed data stream
US20030020549A1 (en) Audio clock restoring apparatus and audio clock restoring method
KR0177237B1 (ko) 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기
RU2138907C1 (ru) Устройство синхронизации цифрового приемника
JPH07212668A (ja) 映像処理システムのバースト信号発生回路
JP3353372B2 (ja) 液晶表示装置
KR100224319B1 (ko) 고선명 텔레비젼(hdtv)과 sdtv 인코더를 위한 위상고정루프 회로
US6961399B2 (en) Phase locked loop including control circuit for reducing lock-time
JPH10290378A (ja) クロック発生装置
JP2962255B2 (ja) クロック系の冗長構成における位相制御方式
KR930011482B1 (ko) 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로
JPH0884074A (ja) Ｐｌｌ回路
KR100249334B1 (ko) Fm 다중 신호의 수신 회로
JPH11232795A (ja) ビットクロック再生装置
KR960011426B1 (ko) 시스템 클럭 통합 장치
KR100216350B1 (ko) 디지탈 데이타 전송 장치
KR100236329B1 (ko) 클럭 복구회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100929

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee