KR101437848B1 - 이동통신 시스템의 시스템 클럭 동기 장치 및 방법 - Google Patents

이동통신 시스템의 시스템 클럭 동기 장치 및 방법 Download PDF

Info

Publication number
KR101437848B1
KR101437848B1 KR1020080095104A KR20080095104A KR101437848B1 KR 101437848 B1 KR101437848 B1 KR 101437848B1 KR 1020080095104 A KR1020080095104 A KR 1020080095104A KR 20080095104 A KR20080095104 A KR 20080095104A KR 101437848 B1 KR101437848 B1 KR 101437848B1
Authority
KR
South Korea
Prior art keywords
clock
system clock
candidate
gps
generating
Prior art date
Application number
KR1020080095104A
Other languages
English (en)
Other versions
KR20100035766A (ko
Inventor
김근복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080095104A priority Critical patent/KR101437848B1/ko
Priority to US12/586,762 priority patent/US8599825B2/en
Publication of KR20100035766A publication Critical patent/KR20100035766A/ko
Application granted granted Critical
Publication of KR101437848B1 publication Critical patent/KR101437848B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements

Abstract

본 발명은 이동통신 시스템의 시스템 클럭 동기 장치 및 방법에 관한 것이다. 특히 시스템 클럭 동기 장치는 GPS 클럭 및 기준동기 시간신호를 출력하는 GPS 수신 모듈, 시스템 기준 클럭을 생성하고, 상기 GPS 클럭을 기준으로 상기 시스템 기준 클럭의 위상을 동기화 시킨 RF 클럭을 생성하여 출력하는 RF 클럭 생성 모듈 및 상기 RF 클럭을 수신하여 위상이 서로 다른 복수 개의 후보 시스템 클럭을 생성하고, 상기 기준동기 시간신호의 인에이블 구간 내에서 발생하는 후보 시스템 클럭을 시스템 클럭으로 선택하는 시스템 클럭 생성 모듈을 포함한다.
Figure R1020080095104
시스템 클럭, 후보 시스템 클럭, RF 클럭, 기준동기 시간신호

Description

이동통신 시스템의 시스템 클럭 동기 장치 및 방법{APPARATUS AND METHOD FOR SYNCHRONIZATION SYSTEM CLOCK OF MOBILE COMMUNICATION SYSTEM}
본 발명은 이동통신 시스템의 시스템 클럭 동기 장치 및 방법에 관한 것이다. 보다 구체적으로 본 발명은 GPS 수신 모듈로부터 출력되는 GPS 클럭을 RF 클럭 생성 모듈에 직접 공급하고, 위상이 서로 다른 복수 개의 후보 시스템 클럭 중 기준동기 시간신호와 가장 안정적으로 동기화될 수 있는 후보 시스템 클럭을 시스템 클럭으로 선택하는 시스템 클럭 동기 방법 및 그의 장치에 관한 것이다.
이동통신 시스템의 채널카드에서는 대역폭(BAndwidth, BW)에 따라 여러 가지 시스템 클럭을 사용한다. 그 예로, 8.75Mhz의 BW에서는 50Mhz의 시스템 클럭을 사용하고, 10Mhz의 BW에서는 56Mhz의 시스템 클럭을 사용하며, 5Mhz의 BW에서는 44.8Mhz의 시스템 클럭을 사용한다. 그리고 와이브로 피코 셀 채널카드에서는 44.8Mhz의 시스템 클럭을 사용한다.
한편, 통신 시스템은 일반적으로 RF 블록과 디지털 블록으로 분류할 수 있는데, RF 블록에는 위상 노이즈를 최소화 할 수 있는 시스템 클럭이 제공되어야 하며, 디지털 블록에는 데이터 프로세싱의 기준이 되는 PP2S(Pulse Per 2 Seconds) 신호가 안정되어야 한다.
와이브로 피코 셀의 채널카드에서 사용하는 44.8Mhz 시스템 클럭은 GPS 위성으로부터 수신되는 GPS 클럭(일반적으로 10Mhz)을 기준으로 하여 락킹(locking)된다. 이 경우, GPS 클럭인 10Mhz의 주파수가 와이브로 피코 셀 채널 카드에서 사용하는 44.8Mhz의 시스템 기준 클럭의 정수배가 되지 않는다. 따라서 이동통신 시스템의 파워 온(power on) 시점에 따라 상기 10Mhz와 44.8Mhz의 위상이 정확하게 동기화 되지 않는다는 문제점이 발생한다.
이와 같은 문제점을 해결하기 위해, 종래에는 GPS 클럭인 10Mhz의 주파수를 와이브로 피코 셀 채널 카드에서 사용하는 44.8Mhz의 시스템 기준 클럭의 정수배로 변환하기 위한 로직을 부가하여 사용하였다. 그러나 종래의 GPS 수신 모듈로부터 발생되는 기준 주파수의 클럭이 상기 부가 로직을 경유하면서 왜곡이 발생하거나 시스템 클럭의 품질이 열화되는 등의 문제점이 발생하였다. 또한 부가 로직의 추가로 인하여 시스템 클럭 발생 장치의 재료비가 상승한다는 문제점도 존재한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 GPS 수신 모듈로부터 출력되는 GPS 주파수를 RF 클럭 생성 모듈에 직접 공급하여 RF 클럭을 생성하는데 있다.
그리고 본 발명의 다른 목적은 이동통신 시스템의 각 디지털 블록에서 사용하는 시스템 클럭을 생성하기 위하여 위상이 서로 다른 복수 개의 후보 시스템 클럭을 생성하고, 후보 시스템 클럭 중 PP2S와 가장 안정적으로 동기화되는 후보 시스템 클럭을 시스템 클럭으로 선택하는데 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 이동통신 시스템의 시스템 클럭 동기 장치는 GPS 클럭 및 기준동기 시간신호를 출력하는 GPS 수신 모듈, 시스템 기준 클럭을 생성하고, 상기 GPS 클럭을 기준으로 상기 시스템 기준 클럭의 위상을 동기화 시킨 RF 클럭을 생성하여 출력하는 RF 클럭 생성 모듈 및 상기 RF 클럭을 수신하여 위상이 서로 다른 복수 개의 후보 시스템 클럭을 생성하고, 상기 기준동기 시간신호의 인에이블 구간 내에서 발생하는 후보 시스템 클럭을 시스템 클럭으로 선택하는 시스템 클럭 생성 모듈을 포함하는 것을 특징으로 한다. 이 경우 인에이블 구간의 중앙에서 발생하는 후보 시스템 클럭이 시스템 클럭으로 선택된다. 이 경우, 후보 시스템 클럭의 플래그 레지스터 값들에 따라 시스템 클럭이 선택된다.
또한, 본 발명의 이동통신 시스템의 시스템 클럭 동기 방법은 GPS 수신 모듈이 GPS 클럭 및 기준동기 시간신호를 출력하는 단계, RF 클럭 생성 모듈이 시스템 기준 클럭을 생성하고, 상기 GPS 클럭을 기준으로 상기 시스템 기준 클럭의 위상을 동기화 시킨 RF 클럭을 생성하여 출력하는 단계, 후보 시스템 클럭 생성부가 상기 RF 클럭을 수신하여 위상이 서로 다른 복수 개의 후보 시스템 클럭을 생성하는 단계 및 시스템 클럭 선택부가 상기 기준동기 시간신호의 인에이블 구간 내에서 발생하는 시스템 클럭을 시스템 클럭으로 선택하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시예에 따른 시스템 클럭 동기 방법 및 장치는 GPS로부터 출력되는 GPS 클럭을 별도의 부가 로직을 경유하지 않고 RF 클럭 생성 모듈에 직접 공급하므로, RF 블록에서 사용할 수 있는 왜곡이 없는 양질의 RF 클럭이 생성될 수 있다는 장점이 있다.
또한, 본 발명의 시스템 클럭 동기 방법 및 장치는 위상이 서로 다른 복수 개의 후보 시스템 클럭 중 PP2S와 가장 안정적으로 동기화될 수 있는 후보 시스템 클럭을 시스템 클럭으로 선택할 수 있다.
이하에서는 본 발명에서 사용하는 용어에 대해 정의한다.
본 발명의 GPS 클럭은 GPS 위성으로부터 수신되는 일정한 시간 간격으로 펄스가 발생하는 신호를 의미하며, 일반적으로 10Mhz의 주파수이다.
기준동기 시간신호는 이동통신 시스템의 디지털 블록에서 데이터를 처리하는 기준이 되는 신호로서, 일정한 시간을 주기로 한 번의 펄스가 발생하는 신호를 의미한다.
시스템 기준 클럭은 GPS 수신 모듈로부터 출력되는 기준동기 시간신호 또는 GPS 클럭에 대해 정수배로 나누어 지지 않는 데이터 프로세싱 클럭을 의미한다. 이 경우 본 발명의 일 실시예에 따르면 상기 시스템 기준 클럭은 44.8Mhz, 56Mhz 등이 될 수 있다.
후보 시스템 클럭이란 RF 클럭과 기준동기 시간신호를 동기화시키기 위하여 생성된 위상이 서로 다른 신호로서, RF 클럭의 위상이 일정 간격으로 쉬프트되어 발생한 신호를 의미한다.
그리고 시스템 클럭이란, 상기 위상이 서로 다른 복수 개의 후보 시스템 클럭 중, 디지털 블록에서 사용되도록 최종적으로 선택된 신호를 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이 때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
도 1a은 종래 와이브로 피코 셀의 이동통신 시스템에서 사용하는 시스템 클럭 발생 장치의 내부 구조를 나타내는 블록도이다. 상기 도시된 시스템 클럭 발생 장치는 GPS 수신 모듈(110), 기준 주파수 변환부(120), 발진기(130), PLL(140), 필드프로그래머블게이터어레이(Field ProgrAmmAble gAte ArrAy, FPGA)(150)을 포함한 다.
우선, GPS 수신 모듈(110)은 GPS 위성으로부터 TOD(time of dAy), GPS 클럭(10Mhz) 및 시간 클럭(1 pulse per second, 1PPS)를 수신하고 기준동기 시간신호를 발생한다. 이 경우, 상기 기준동기 시간신호는 PP2S(pulse per 2 seconds)일 수 있으며 이하에서는 PP2S로 칭하기로 한다.
도 1b는 기준동기 시간신호의 펄스 발생 형태를 도시하는 도면이다.
상기 도 1b에서 도시하는 바와 같이, 기준동기 시간신호는 한 구간의 펄스 발생 주기마다 한 구간의 인에이블 구간이 포함되며, 인에이블 구간에서 펄스가 발생한다. 상기 기준동기 시간신호가 PP2S인 경우에는 펄스 발생 주기는 2초이다.
다시 도 1a의 설명으로 복귀하면, 기준 주파수 변환부(120)는 GPS 클럭과 시스템 클럭이 서로 정수배가 되지 않아 시스템 파워 온 시점에 따라 위상이 정확하게 동기화 되지 않는 문제점을 방지하기 위해 추가된 부가 로직이다. 기준 주파수 변환부(120)는 GPS 수신 모듈(110)로부터 전달되는 GPS 클럭을 수신하여, 발진기(140)에서 발생되는 시스템 기준 클록과 동기화 될 수 있는 주파수로 변환한다. 다시 말해, 기준 주파수 변환부(120)는 GPS 수신 모듈(110)로부터 전달되는 GPS 클럭(10Mhz)을 와이브로 피코 셀의 시스템 클럭의 정수배가 되는 임의의 주파수(예를 들어 400khz) 클럭으로 변환한다.
발진기(130)는 특정 주파수 성분을 성장시켜 주기적인 신호를 자력으로 발생시키는 회로이다. 특히, 상기 발진기(130)는 온도 보상 수정 발진기(TemperAture CompensAted crystAl OscillAtor, TCXO)일 수 있으며 이는 외부 온도에 따라 수정 발진기의 내부 온도를 일정하게 유지시켜 주파수 편이를 줄일 수 있다. 발진기(130)에서 생성된 와이브로 피코 셀 클럭인 시스템 기준 클럭은 디지털 블록의 PLL(140) 및 RF 블록의 PLL(160)에 각각 전달된다.
디지털 블록의 PLL(140)은 기준 주파수 변환부(120)에서 출력되는 기준 주파수 및 발진기(130)에서 출력되는 시스템 기준 클럭을 입력받는다. 그리고 PLL(140)은 상기 400khz의 기준 주파수를 기준으로 하여 발진기(130)에서 출력되는 시스템 기준 클럭을 시스템 클럭으로 동기화시킨 후, 동기화된 시스템 클럭을 FPGA(150) 및 RF 블록의 PLL(160)에 전달한다.
FPGA(Field ProgrAmmAble gAte ArrAy, FPGA)(150)는 프로그래밍이 가능한 반주문형 집적 회로이다. 상기 FPGA(150)는 GPS 수신 모듈(110)로부터 생성되는 PP2S 신호 및 PLL(140)로부터 생성되는 동기화된 시스템 클럭을 입력받아 디지털 블록에서 사용할 시스템 클럭을 생성한다.
RF 블록의 PLL(160)은 디지털 블록의 PLL(140)에서 전달되는 동기화된 시스템 클럭, 및 발진기(130)로부터 시스템 기준 클럭을 입력받아 RF 블록에서 사용할 시스템 클럭을 생성한다.
상기 도 1에서 확인할 수 있는 바와 같이, GPS 수신 모듈(110)로부터 전달되는 10Mhz의 GPS 클럭은 기준 주파수 변환부(120)인 부가 로직을 경유하면서 왜곡이 발생할 수 있다. 또한, 기준 주파수 변환부(120)의 부가 로직이 추가됨에 따라 재료비가 상승된다는 문제점이 발생한다.
따라서, 본 발명에서는 이와 같은 문제점을 해결하기 위해 GPS 수신 모듈로 부터 전달되는 GPS 클럭을 RF 클럭 생성 모듈에 직접 공급하여 RF 클럭을 생성하고자 한다. 이와 더불어 본 발명에서는 각 디지털 블록에서 사용하는 시스템 클럭을 생성하기 위하여 위상이 서로 다른 복수 개의 후보 시스템 클럭 중 특정 클럭을 시스템 클럭으로 선택하여 사용하고자 한다.
도 2는 본 발명의 실시예에 따른 시스템 클럭 동기 장치의 내부 구조를 나타내는 블록도이다. 본 발명의 시스템 클럭 동기 장치는 GPS 수신 모듈(210), RF 클럭 생성 모듈(230), 시스템 클럭 생성 모듈(260)을 포함한다. 이 경우 RF 클럭 생성 모듈(230)은 발진기(240) 및 위상 동기부(250)를 포함하며, 시스템 클럭 생성 모듈(260)은 시스템 클럭 생성부(270) 및 시스템 클럭 선택부(280)를 포함한다.
GPS 수신 모듈(210)은 상기한 바와 같이, GPS 위성으로부터 TOD(time of dAy), GPS 클럭 및 시간 클럭(1 pulse per second, 1PPS)를 수신한다. 본 발명의 일 실시예에 따르면 상기 GPS 클럭은 10Mhz 일 수 있다. 그리고 GPS 수신 모듈(210)은 상기 GPS 클럭 및 시간 클럭으로부터 PP2S 신호를 생성한다. 여기서 PP2S 신호는 이동통신 시스템의 각 디지털 블록에서 데이터를 프로세싱 함에 있어서 기준이 되는 신호이다.
GPS 수신 모듈(210)은 GPS 위성으로부터 수신한 GPS 클럭은 RF 클럭 생성 모듈(230)로 전달하고, 생성된 PP2S 신호는 시스템 클럭 생성 모듈(260)로 전달한다.
RF 클럭 생성 모듈(230)은 RF 블록에서 사용되는 RF 클럭을 생성하여 이를 RF 블록 및 시스템 클럭 생성 모듈(260)에 공급한다. 시스템 클럭 생성 모듈(260)에 공급된 RF 클럭은 위상이 서로 다른 후보 시스템 클럭으로 변환되는데, 이에 대 해서는 후술하도록 한다. RF 클럭 생성 모듈(230)은 발진기(240), 및 위상 동기부(250)를 포함한다.
발진기(240)는 본 발명의 이동통신 시스템에서 사용하는 시스템 기준 클럭을 생성하며, 본 발명의 바람직한 실시예에 따라 온도 보상 수정 발진기(TemperAture CompensAted crystAl OscillAtor, TCXO)일 수 있다. 그리고 본 발명의 시스템 기준 클럭이 와이브로 피코 셀을 위한 시스템 클럭일 경우, 상기 발진기(240)에서 일정하게 발생되는 시스템 기준 클럭은 44.8Mhz일 수 있다.
위상 동기부(250)는 GPS 수신 모듈(210)로부터 출력되는 GPS 클럭과 발진기(240)로부터 출력되는 시스템 기준 클럭을 입력받고, GPS 클럭을 기준으로 시스템 기준 클럭을 동기화 시키는 위상 동기 회로(PhAse-Locked Loop, PLL)이다. GPS 클럭에 동기화된 시스템 기준 클럭을 이하에서는 RF 클럭이라 칭하기로 한다.
위상 동기부(250)는 위상 비교 회로 및 전압 제어 발진기를 포함할 수 있다(도면에는 미도시). 위상 동기부(250)에 입력된 GPS 클럭과 시스템 기준 클럭은 위상 비교 회로에 의해 그 위상이 비교되고, RC 필터를 이용하여 위상이 어긋나는 정도에 비례하는 직류 전압을 획득한다. 그리고 상기 획득한 직류 접압을 전압 제어 발진기에 입력하고, 전압 제어 발진기의 출력 주파수를 위상이 어긋난 만큼 조절하는 방식으로 GPS 클럭과 시스템 기준 클럭을 동기화 시킨다.
위상 동기부(250)에 의해 생성된 RF 클럭은 RF 블록에 공급된다. 상기 RF 클럭은 디지털 블록의 데이터 프로세싱의 기준이 되는 PP2S 신호와 동기화가 될 필요는 없으므로 RF 블록에서 바로 사용될 수 있다.
또한, 위상 동기부(250)는 GPS 클럭 및 시스템 기준 클럭이 동기화 된 경우 이를 알리는 위상 고정 감지 신호(PLL Lock)를 발생하여 시스템 클럭 생성 모듈(260)에 출력한다.
상기와 같이, 본 발명의 실시예에서는 GPS 수신 모듈(210)로부터 출력되는 GPS 클럭을 RF 클럭 생성 모듈에 직접 입력함으로써 RF 블록에서 사용하는 RF 클럭의 품질이 향상되고, 왜곡의 발생 가능성 역시 감소시킬 수 있다.
시스템 클럭 생성 모듈(260)은 RF 블록을 제외한 모든 디지털 블록에서 사용되는 시스템 클럭을 생성하고 이를 각 디지털 블록으로 공급한다. 이를 위한 시스템 클럭 생성 모듈(260)은 시스템 클럭 생성부(270) 및 시스템 클럭 선택부(280)를 포함한다.
비록 RF 클럭 생성 모듈(230)에서 GPS 클럭과 시스템 기준 클럭이 동기화된 RF 클럭이 출력된다고 하더라도, 디지털 블록에서 사용할 시스템 클럭은 GPS 수신 모듈(210)로부터 출력되는 PP2S 신호와 다시 동기화되어야 한다. PP2S 신호는 디지털 블록의 데이터 프로세싱의 기준이 되기 때문이다.
따라서, 시스템 클럭 생성 모듈(260)은 RF 클럭 생성 모듈(230)로부터 출력되는 RF 클럭와 GPS 수신 모듈(210)로부터 출력되는 PP2S 신호의 위상을 동기화 시켜야 하는데, 상기 위상 동기는 시스템 클럭 생성부(270) 및 시스템 클럭 생성부(280)에 의해 수행된다.
시스템 클럭 생성부(270)는 RF 클럭 생성 모듈(230)로부터 공급되는 RF 클럭을 입력받아 위상이 서로 다른 복수 개의 후보 시스템 클럭을 발생시킨다. 본 발명 의 바람직한 실시예에 따르면 상기 복수 개는 네 개 일 수 있다. 이하에서는 시스템 클럭 생성부(270)가 네 개의 서로 다른 위상을 갖는 후보 시스템 클럭을 발생하는 것을 가정하고 기술하도록 하지만, 반드시 이에 구속되는 것은 아니라는 점에 유의하여야 한다.
가정에 따라, 후보 시스템 클럭 생성부(270)는 서로 다른 위상을 갖는 제1 내지 제4 후보 시스템 클럭을 발생한다. 이 경우 제1 후보 시스템 클럭은 '시스템 기준 클럭 + phase shift a' 의 위상을 가지고, 제2 후보 시스템 클럭은 '시스템 기준 클럭 + phase shift b' 의 위상을 가지고, 제3 후보 시스템 클럭은 '시스템 기준 클럭 + phase shift c' 의 위상을 가지며, 제4 후보 시스템 클럭은 '시스템 기준 클럭 + phase shift d' 의 위상을 갖는다. 여기서, A, b, c, d는 임의의 시간이다. 그리고 후보 시스템 클럭 생성부(270)는 위상이 서로 다른 상기 제1 내지 제4 후보 시스템 클럭을 시스템 클럭 선택부(280)로 출력한다.
시스템 클럭 선택부(280)는 위상이 서로 다른 후보 시스템 클럭들, 위상 고정 감지 신호, PP2S 신호 및 리셋 신호를 입력받는다.
이 경우 위상이 서로 다른 후보 시스템 클럭들은 후보 시스템 클럭 생성부(270)로부터 발생된 복수의 후보 시스템 클럭들이다. 위상 고정 감지 신호는 GPS 클럭과 시스템 기준 클럭이 동기화된 경우, 위상 동기부(250)에서 상기 동기를 알리는 신호로서 시스템 클럭 생성 모듈의 초기 상태를 결정한다. PP2S 신호는 GPS 수신 모듈로부터 생성되며, 디지털 블록의 프로세싱 동작의 동기 기준이 되는 신호이다. 리셋 신호는 이동통신 시스템의 파워 오프(off) 후, 다시 온(on) 되었음을 알리기 위한 신호로서 위상 고정 감지 신호와 함께 시스템 클럭 생성 모듈의 초기 상태를 결정한다.
시스템 클럭 선택부(280)는 위상 고정 감지 신호 또는 리셋 신호 입력 시, PP2S 신호에 근거하여 서로 다른 복수 개의 후보 시스템 클럭 중 어느 하나의 후보 시스템 클럭을 시스템 클럭으로 선택한다. 시스템 클럭을 선택하는 구체적인 과정은 도 3에 도시된 도면과 함께 기술하도록 한다.
도 3은 본 발명의 실시예에 따라 시스템 클럭 선택부가 PP2S 신호를 이용하여, 서로 다른 위상을 갖는 복수 개의 후보 시스템 클럭 중 어느 하나를 시스템 클럭으로 선택하는 과정을 나타내는 도면이다. 이하에서는 상기한 바와 같이, 복수 개의 후보 시스템 클럭은 네 개의 후보 시스템 클럭임을 가정하고 기술하도록 한다.
본 발명의 일 실시예에 따르면, 시스템 클럭 선택부(280)는 PP2S 신호의 인에이블 구간의 중앙에서 발생하는 후보 시스템 클럭을 시스템 클럭으로 선택할 수 있다. 특히, 시스템 클럭 선택부(280)는 각 후보 시스템 클럭에 할당된 플래그 레지스터 값들에 따라 디지털 블록에서 사용할 시스템 클럭을 선택한다.
시스템 클럭 선택부(280)는 후보 시스템 클럭 생성부(270)에서 생성된 서로 다른 위상을 갖는 제1 후보 시스템 클럭(도면의 'A'), 제2 후보 시스템 클럭(도면의 'B'), 제3 후보 시스템 클럭(도면의 'C'), 제4 후보 시스템 클럭(도면의 'D') 및 GPS 수신 모듈(210)로부터 생성되는 PP2S 신호를 입력받는다. 그리고 시스템 클럭 선택부(280)는 PP2S 신호의 인에이블 구간과, 제1 내지 제4 후보 시스템 클럭의 발생 시점을 비교하여, 디지털 블록에서 사용될 시스템 클럭을 선택한다.
우선 도 3의 A는 PP2S 신호의 인에이블 구간(PP2S 신호가 'low'를 유지하는 구간)에서, 제1 내지 제3 후보 시스템 클럭의 클럭이 발생한 경우를 도시하는 도면이다.
시스템 클럭 선택부(280)는 PP2S 신호의 인에이블 구간에서 발생한 후보 시스템 클럭에 할당된 플래그 레지스터 값을 1로 설정하고, 그 이외의 후보 시스템 클럭에 할당된 플래그 레지스터 값에 대해서는 0으로 설정한다.
이를 도 3의 A에 적용하여 설명하면, 제1 후보 시스템 클럭(A)에 할당된 플래그 레지스터 값은 1, 제2 후보 시스템 클럭(B)에 할당된 플래그 레지스터 값은 1, 제3 후보 시스템 클럭(C)에 할당된 플래그 레지스터 값은 1, 제4 후보 시스템 클럭(D)에 할당된 플래그 레지스터 값은 0이다. 여기서 상기 제1 내지 제4 후보 시스템 클럭의 플래그 레지스터 값을 역순으로 나열하면 "DCBA=0111" 이다.
시스템 클럭 선택부(280)는 후보 시스템 클럭에 대한 플래그 레지스터 값의 역순이 "0111"의 값을 갖는 경우, 디지털 블록에서 사용될 시스템 클럭으로서 제2 후보 시스템 클럭(B)을선택한다. 이는 PP2S 신호 상태가 천이되는 순간 제1 후보 시스템 클럭 또는 제3 후보 시스템 클럭은 PP2S 신호의 인에이블 구간의 경계 값에 존재하여 펄스 발생을 감지하지 못할 우려가 있는 반면, 제2 후보 시스템 클럭(B)의 발생 시점은 PP2S 신호의 인에이블 구간의 중앙에 위치하여, PP2S 신호의 펄스 발생을 안정적으로 감지할 수 있기 때문이다.
다시 말해, 제1 후보 시스템 클럭(A)는 PP2S 신호의 펄스가 "high"에서 "low"로 천이되는 시점에 발생하여 상기 펄스의 발생을 감지하지 못할 우려가 존재한다. 마찬가지로 제3 후보 시스템 클럭(C)은 PP2S 신호의 펄스가 "low"에서 "high"로 천이되는 시점에 발생하여 상기 펄스의 발생을 감지하지 못할 우려가 있다. 반면, 제2 후보 시스템 클럭(B)은 PP2S 신호의 펄스가 "low"를 유지한 상태에서 클럭이 발생하므로 가장 안정적으로 상기 펄스의 발생을 감지할 수 있다.
도 3의 B의 경우, 제1 후보 시스템 클럭(A)에 할당된 플래그 레지스터 값은 1, 제2 후보 시스템 클럭(B)에 할당된 플래그 레지스터 값은 0, 제3 후보 시스템 클럭(C)에 할당된 플래그 레지스터 값은 1, 제4 후보 시스템 클럭(D)에 할당된 플래그 레지스터 값은 1이다. 여기서 상기 제1 내지 제4 후보 시스템 클럭의 플래그 레지스터 값을 역순으로 나열하면 "DCBA=1101" 이다.
시스템 클럭 선택부(280)는 시스템 클럭에 대한 플래그 레지스터 값의 역순이 "1101"의 값을 갖는 경우, 디지털 블록에서 사용될 시스템 클럭으로서 제4 시스템 클럭(D)을 선택한다. 이는 상기한 바와 같이, PP2S 신호의 인에이블 구간에서 제1 후보 시스템 클럭, 제3 및 제4 후보 시스템 클럭 모두 발생하였지만, 제4 후보 시스템 클럭(D)의 발생 시점이 PP2S 신호의 인에이블 구간의 중앙에 위치하여, PP2S 신호의 펄스 발생을 안정적으로 감지할 수 있기 때문이다.
도 3의 C의 경우, 제1 후보 시스템 클럭(A)에 할당된 플래그 레지스터 값은 1, 제2 후보 시스템 클럭(B)에 할당된 플래그 레지스터 값은 1, 제3 후보 시스템 클럭(C)에 할당된 플래그 레지스터 값은 0, 제4 후보 시스템 클럭(D)에 할당된 플래그 레지스터 값은 1이다. 여기서 상기 제1 내지 제4 후보 시스템 클럭의 플래그 레지스터 값을 역순으로 나열하면 "DCBA=1011" 이다.
시스템 클럭 선택부(280)는 후보 시스템 클럭에 대한 플래그 레지스터 값의 역순이 "1011"의 값을 갖는 경우, 디지털 블록에서 사용될 시스템 클럭으로서 제1 후보 시스템 클럭(A)을 선택한다. 이는 상기한 바와 같이, PP2S 신호의 인에이블 구간에서 제1 및 제2 후보 시스템 클럭, 제4 후보 시스템 클럭 모두 발생하였지만, 제4 후보 시스템 클럭(A)의 발생 시점이 PP2S 신호의 인에이블 구간의 중앙에 위치하여, PP2S 신호의 펄스 발생을 안정적으로 감지할 수 있기 때문이다.
도 3의 D의 경우, 제1 후보 시스템 클럭(A)에 할당된 플래그 레지스터 값은 0, 제2 후보 시스템 클럭(B)에 할당된 플래그 레지스터 값은 1, 제3 후보 시스템 클럭(C)에 할당된 플래그 레지스터 값은 1, 제4 후보 시스템 클럭(D)에 할당된 플래그 레지스터 값은 1이다. 여기서 상기 제1 내지 제4 후보 시스템 클럭의 플래그 레지스터 값을 역순으로 나열하면 "DCBA=1110" 이다.
시스템 클럭 선택부(280)는 후보 시스템 클럭에 대한 플래그 레지스터 값의 역순이 "1110"의 값을 갖는 경우, 디지털 블록에서 사용될 시스템 클럭으로서 제3 시스템 클럭(C)을 선택한다. 이는 상기한 바와 같이, PP2S 신호의 인에이블 구간에서 제2 내지 제4 후보 시스템 클럭 모두 발생하였지만, 제3 후보 시스템 클럭(C)의 발생 시점이 PP2S 신호의 인에이블 구간의 중앙에 위치하여, PP2S 신호의 펄스 발생을 안정적으로 감지할 수 있기 때문이다.
다시 도 2의 설명으로 복귀하면, 시스템 클럭 선택부(280)는 상기한 방법에 따라 후보 시스템 클럭 생성부(270)에서 생성된 위상이 서로 다른 복수 개의 후보 시스템 클럭 중 어느 하나를 시스템 클럭으로 선택한다.
그리고 시스템 클럭 선택부(280)는 디지털 블록에서 사용될 시스템 클럭 선택 시, PP2S 신호의 인에이블 구간과 시스템 클럭의 발생 시점을 동기화시킨다. 이에 대한 구체적인 설명은 도 4에 도시되었다.
도 4의 A에서 도시되는 바와 같이, 시스템 클럭 선택부(280)는 시스템 클럭을 기준으로 PP2S 신호를 쉬프트 시킨다. 상기 쉬프트 결과 발생한 최종 PP2S 신호는 도 4의 B에 도시되었다.
도 4의 B에서 도시되는 바와 같이, 최종 PP2S 신호의 인에이블 구간과 시스템 클럭의 발생 시점은 동기화되어, 동일한 시점에 펄스 및 클럭이 발생한다.
상기 시스템 클럭 선택부(280)에서 생성된 시스템 클럭 및 최종 PP2S 신호는 각 디지털 블록에 공급된다.
도 5는 본 발명의 실시예에 따른 RF 클럭 생성 모듈(230)이 RF 블록에서 사용하는 RF 클럭을 생성하는 과정을 나타내는 순서도이다.
우선, RF 클럭 생성 모듈의 위상 동기부(250)는 S510 단계에서 GPS 수신 모듈(210)로부터 출력되는 GPS 클럭을 입력받는다. 상기 GPS 클럭은 GPS 위성으로부터 수신되는 신호로서, 본 발명의 일 실시예에 따르면 10Mhz의 주파수일 수 있다. 그리고 위상 동기부(250)는 S520 단계에서 발진기(240)로부터 시스템 기준 클럭을 입력 받는다. 본 발명의 일 실시예에 따르면, 상기 시스템 기준 클럭은 와이브로 피코 셀에서 사용되는 44.8Mhz의 주파수 클럭일 수 있다.
GPS 클럭 및 시스템 기준 클럭을 입력받는 위상 동기부(250)는 S530 단계에 서, GPS 클럭을 기준으로 하여 시스템 기준 클럭을 동기화 시킨다.
위상 동기부(250)는 GPS 클럭과 시스템 기준 클럭의 위상이 동기화 된 경우, S540 단계에서 위상 고정 감지 신호를 시스템 클럭 생성 모듈(260)로 출력한다. 위상 고정 감지 신호는 시스템 클럭 생성 모듈(260)의 초기 구동 시점을 결정한다.
그리고 위상 동기부(250)는 S550 단계에서, GPS 클럭에 동기화된 시스템 기준 클럭(RF 클럭)을 RF 블록 및 시스템 클럭 생성 모듈(260)로 출력한다. 이 경우, RF 블록으로 출력된 RF 클럭은 RF 블록의 프로세싱 기준이 되며, 시스템 클럭 생성 모듈(260)로 출력된 RF 클럭은 위상이 서로 다른 복수개의 후보 시스템 클럭을 생성하는데 사용될 수 있다.
도 6은 본 발명의 실시예에 따른 시스템 클럭 생성 모듈(260)이 디지털 블록에서 사용하는 시스템 클럭을 생성하는 과정을 나타내는 순서도이다.
우선 시스템 클럭 생성 모듈의 후보 시스템 클럭 생성부(270)는 S610 단계에서 위상 동기부(250)로부터 RF 클럭을 입력받는다. RF 클럭은 발진기(240)에서 출력된 시스템 기준 클럭이 GPS 수신 모듈(210)로부터 출력된 GPS 클럭에 동기화된 신호이다. 비록 시스템 기준 클럭이 GPS 클럭에 동기화가 되었다하더라도 디지털 블록의 데이터 프로세싱은 PP2S 신호를 기준으로 수행되므로, 상기 RF 클럭 역시 상기 PP2S 신호에 동기화되어야 한다.
이를 위해 후보 시스템 클럭 생성부(270)는 상기 RF 클럭을 이용하여, S620 단계에서 위상이 서로 다른 복수 개의 후보 시스템 클럭을 생성하고, 이를 시스템 클럭 선택부(280)로 출력한다. 위상이 서로 다른 복수개의 후보 시스템 클럭은 후 보 시스템 클럭 생성부(270)의 내부에 포함된 PLL을 이용하여 생성될 수 있다.
그리고 시스템 클럭 선택부(280)는 S630 단계에서 위상 고정 감지 신호 또는 리셋 신호가 입력되는지 여부를 판단한다. 이는 시스템 클럭을 선택하는 시점이 RF 클럭 생성 모듈에서 GPS 클럭과 시스템 기준 클럭이 동기화된 이후이어야 하기 때문이다.
위상 고정 감지 신호 또는 리셋 신호가 입력되면, 시스템 클럭 선택부(280)는 S640 단계에서, 생성된 복수 개의 후보 시스템 클럭에 대해 PP2S 신호의 펄스가 발생한 시점을 체크한다. 그리고 시스템 클럭 선택부(280)는 정해진 규칙에 따라, S650 단계에서 각 후보 시스템 클럭에 할당된 플래그 레지스터 값을 결정한다. 상기 정해진 규칙이란 PP2S 신호의 인에이블 구간에서 클럭이 발생한 후보 시스템 클럭에 할당된 플래그 레지스터 값을 1로 설정하고, 그 이외의 후보 시스템 클럭에 할당된 플래그 레지스터 값에 대해서는 0으로 설정하는 것이다.
그리고 시스템 클럭 선택부(280)는 S660 단계에서, 미리 설정된 플래그 레지스터의 값들과 상기 S650 단계에서 결정된 후보 시스템 클럭의 플래그 레지스터들의 값들을 비교하여 시스템 클럭을 선택한다. 이 경우, 시스템 클럭을 선택하는 과정에 대하여는 도 3에서 기술한 바 있다.
시스템 클럭을 생성한 시스템 클럭 선택부(280)는 S670 단계에서 선택된 시스템 클럭을 기준으로 PP2S 신호를 쉬프트 시켜, 시스템 클럭과 PP2S 신호를 동기화 시킨다.
그리고 시스템 클럭 선택부(280)는 최종적으로 S680 단계에서 시스템 클럭 및 최종 PP2S 신호를 디지털 블록의 각 부로 공급한다.
본 명세서와 도면에 개시 된 본 발명의 실시예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
도 1a는 종래 와이브로 피코 셀의 이동통신 시스템에서 사용하는 시스템 클럭 발생 장치의 내부 구조를 나타내는 블록도.
도 1b는 기준동기 시간신호의 펄스 발생 형태를 도시하는 도면
도 2는 본 발명의 실시예에 따른 시스템 클럭 동기 장치의 내부 구조를 나타내는 블록도.
도 3은 본 발명의 실시예에 따라 시스템 클럭 선택부가 기준동기 시간신호를 이용하여, 서로 다른 위상을 갖는 복수 개의 시스템 클럭 중 어느 하나를 시스템 클럭으로 선택하는 과정을 나타내는 도면.
도 4는 시스템 클럭 선택부(280)가 시스템 클럭을 기준으로 기준동기 시간신호의 인에이블 구간을 쉬프트 시키는 과정을 나타내는 도면.
도 5는 본 발명의 실시예에 따른 RF 클럭 생성 모듈(230)이 RF 블록에서 사용하는 RF 클럭을 생성하는 과정을 나타내는 순서도.
도 6은 본 발명의 실시예에 따른 시스템 클럭 생성 모듈(260)이 디지털 블록에서 사용하는 시스템 클럭을 생성하는 과정을 나타내는 순서도.

Claims (12)

  1. 이동통신 시스템의 시스템 클럭 동기 장치에 있어서,
    GPS 클럭 및 기준동기 시간신호를 출력하는 GPS 수신 모듈;
    시스템 기준 클럭을 생성하고, 상기 시스템 기준 클럭을 상기 GPS 클럭에 동기화 시켜 생성된 RF 클럭을 출력하는 RF 클럭 생성 모듈; 및
    상기 RF 클럭을 이용하여 위상이 서로 다른 복수 개의 후보 시스템 클럭을 생성하고, 상기 기준동기 시간신호의 인에이블 구간 내에서 발생하는 후보 시스템 클럭들 중 하나를 시스템 클럭으로 선택하는 시스템 클럭 생성 모듈을 포함하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 장치.
  2. 제1항에 있어서,
    상기 시스템 클럭 생성 모듈은 상기 RF 클럭을 이용하여 상기 위상이 서로 다른 복수 개의 후보 시스템 클럭을 생성하는 후보 시스템 클럭 생성부; 및
    상기 기준동기 시간신호의 인에이블 구간 내에서 발생하는 상기 후보 시스템 클럭들 중 하나를 상기 시스템 클럭으로 선택하는 시스템 클럭 선택부를 포함하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 장치.
  3. 제2항에 있어서,
    상기 시스템 클럭 선택부는 상기 인에이블 구간의 중앙에서 발생하는 후보 시스템 클럭을 상기 시스템 클럭으로 선택하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 장치.
  4. 제3항에 있어서,
    상기 시스템 클럭 선택부는 상기 후보 시스템 클럭의 플래그 레지스터 값들에 따라 상기 시스템 클럭을 선택하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 장치.
  5. 제2항에 있어서,
    상기 RF 클럭 생성 모듈은 상기 RF 클럭 생성 시, 위상 고정 감지 신호를 생성하고, 상기 시스템 클럭 선택부로 상기 위상 고정 감지 신호를 출력하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 장치.
  6. 제5항에 있어서,
    상기 시스템 클럭 선택부는 상기 위상 고정 감지 신호 수신 시, 상기 시스템 클럭의 선택을 개시하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 장치.
  7. 제2항에 있어서,
    상기 시스템 클럭 선택부는 상기 시스템 클럭에 동기화된 최종 기준동기 시간신호를 출력하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 장치.
  8. 이동통신 시스템의 시스템 클럭 동기 방법에 있어서,
    GPS 수신 모듈이 GPS 클럭 및 기준동기 시간신호를 출력하는 단계;
    RF 클럭 생성 모듈이 시스템 기준 클럭을 생성하고, 상기 시스템 기준 클럭의 위상을 상기 GPS 클럭에 동기화 시켜 생성된 RF 클럭을 출력하는 단계;
    후보 시스템 클럭 생성부가 상기 RF 클럭을 이용하여 위상이 서로 다른 복수 개의 후보 시스템 클럭을 생성하는 단계; 및
    시스템 클럭 선택부가 상기 기준동기 시간신호의 인에이블 구간 내에서 발생하는 시스템 클럭들 중 하나를 시스템 클럭으로 선택하는 단계를 포함하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 방법.
  9. 제8항에 있어서,
    상기 시스템 클럭을 선택하는 단계는 상기 인에이블 구간의 중앙에서 발생하는 후보 시스템 클럭을 상기 시스템 클럭으로 선택하는 단계를 포함하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 방법.
  10. 제9항에 있어서,
    상기 시스템 클럭을 선택하는 단계는 상기 후보 시스템 클럭의 플래그 레지스터 값들에 따라 상기 시스템 클럭을 선택하는 단계를 포함하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 방법.
  11. 제8항에 있어서,
    상기 RF 클럭 생성 모듈이 상기 RF 클럭 생성 시, 위상 고정 감지 신호를 생성하여 상기 시스템 클럭 선택부로 상기 위상 고정 감지 신호를 출력하는 단계; 및
    상기 시스템 클럭 선택부가 상기 위상 고정 감지 신호 수신 시, 상기 시스템 클럭의 선택을 개시하는 단계를 더 포함하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 방법.
  12. 제8항에 있어서,
    상기 시스템 클럭 선택부가 상기 시스템 클럭에 동기화된 최종 기준동기 시간신호를 생성하여 출력하는 단계를 더 포함하는 것을 특징으로 하는 이동통신 시스템의 시스템 클럭 동기 방법.
KR1020080095104A 2008-09-29 2008-09-29 이동통신 시스템의 시스템 클럭 동기 장치 및 방법 KR101437848B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080095104A KR101437848B1 (ko) 2008-09-29 2008-09-29 이동통신 시스템의 시스템 클럭 동기 장치 및 방법
US12/586,762 US8599825B2 (en) 2008-09-29 2009-09-28 System clock synchronization apparatus and method for mobile communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080095104A KR101437848B1 (ko) 2008-09-29 2008-09-29 이동통신 시스템의 시스템 클럭 동기 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100035766A KR20100035766A (ko) 2010-04-07
KR101437848B1 true KR101437848B1 (ko) 2014-09-04

Family

ID=42057407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095104A KR101437848B1 (ko) 2008-09-29 2008-09-29 이동통신 시스템의 시스템 클럭 동기 장치 및 방법

Country Status (2)

Country Link
US (1) US8599825B2 (ko)
KR (1) KR101437848B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8503368B2 (en) 2011-02-08 2013-08-06 Walter Rausch Macro-network location determination, local-oscillator stabilization, and frame-start synchronization based on nearby FM radio signals
US9674807B2 (en) * 2010-06-11 2017-06-06 Clearwire IP Holdings, LLC Subcarrier signal for synchronization in macro network
US9844014B2 (en) 2010-06-11 2017-12-12 Sprint Spectrum L.P. Alternatives to satellite signals for synchronization in macro network
EP2589171B1 (en) 2010-07-02 2016-04-27 Huawei Technologies Co., Ltd. Method for accurate distribution of time to a receiver node in an access network
US20120177027A1 (en) * 2011-01-06 2012-07-12 Atheros Communications, Inc. System and method for time synchronizing wireless network access points
US8818282B2 (en) * 2011-08-11 2014-08-26 Qualcomm Incorporated Clock sharing between cores on an integrated circuit
GB201115119D0 (en) * 2011-09-01 2011-10-19 Multi Mode Multi Media Solutions Nv Generation of digital clock for system having RF circuitry
CN104614980B (zh) * 2015-01-13 2017-07-28 大连海事大学 一种自动识别系统终端设备时钟同步优化方法
CN105471540A (zh) * 2015-12-16 2016-04-06 大连尚能科技发展有限公司 一种基于风电变流器的北斗gps时钟同步系统
CN110808804A (zh) * 2019-10-30 2020-02-18 中电科仪器仪表有限公司 实现多路RapidIO测试板卡接收同步的结构、方法及测试设备
US11300688B2 (en) * 2020-02-26 2022-04-12 Ciena Corporation Phase clock performance improvement for a system embedded with GNSS receiver
CN111598727A (zh) * 2020-07-23 2020-08-28 国网江西省电力有限公司电力科学研究院 基于码相位计数法提升智能变电站计量时钟同步的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009856A1 (en) * 2000-01-26 2001-07-26 Hyundai Electronics Industries Co., Ltd. Apparatus for expanding coverage area of base station
US20070194829A1 (en) * 2003-12-19 2007-08-23 Koninklijke Philips Electronic, N.V. Integrated circuit clock distribution
US20070296632A1 (en) * 2006-06-22 2007-12-27 Guttorm Opshaug Psuedo Television Transmitters for Position Location

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933058A (en) * 1996-11-22 1999-08-03 Zoran Corporation Self-tuning clock recovery phase-locked loop circuit
US5893044A (en) * 1997-01-21 1999-04-06 Motorola Inc. Real time clock apparatus for fast acquisition or GPS signals
US6611920B1 (en) * 2000-01-21 2003-08-26 Intel Corporation Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit
US8374075B2 (en) * 2006-06-27 2013-02-12 John W. Bogdan Phase and frequency recovery techniques
US7411937B2 (en) * 2005-08-09 2008-08-12 Agilent Technologies, Inc. Time synchronization system and method for synchronizing locating units within a communication system using a known external signal
EP2163005B1 (en) * 2007-05-09 2016-07-27 ST-Ericsson SA Method and system for synchronization of at least two terminal communication systems and at least one counterpart communication station within a multi-standard wireless communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009856A1 (en) * 2000-01-26 2001-07-26 Hyundai Electronics Industries Co., Ltd. Apparatus for expanding coverage area of base station
US20070194829A1 (en) * 2003-12-19 2007-08-23 Koninklijke Philips Electronic, N.V. Integrated circuit clock distribution
US20070296632A1 (en) * 2006-06-22 2007-12-27 Guttorm Opshaug Psuedo Television Transmitters for Position Location

Also Published As

Publication number Publication date
US20100080210A1 (en) 2010-04-01
KR20100035766A (ko) 2010-04-07
US8599825B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
KR101437848B1 (ko) 이동통신 시스템의 시스템 클럭 동기 장치 및 방법
US7205798B1 (en) Phase error correction circuit for a high speed frequency synthesizer
US7734000B2 (en) Clock and data recovery circuits
RU2011103161A (ru) Электронная схема, электронное устройство и способ цифровой обработки сигналов
KR0152040B1 (ko) 심볼타이밍복구 및 동기신호검출을 이용한 고선명텔레비젼/엔티에스씨 공용수신방법 및 그 장치
KR0172904B1 (ko) 에이치디티브이의 범용클럭발생장치
US20060120496A1 (en) Receiving apparatus
WO2010103576A1 (ja) データ受信回路
US7057430B2 (en) Clock shaping device and electronic instrument using the same
KR20110025442A (ko) 클럭 정보 및 데이터 정보를 포함하는 신호를 수신하는 수신기 및 클럭 임베디드 인터페이스 방법
US6404833B1 (en) Digital phase synchronizing apparatus
KR102101835B1 (ko) 픽셀 클럭 발생기, 이를 포함하는 디지털 티브이, 및 픽셀 클럭 발생 방법
JP2007096739A (ja) データ送信装置、データ受信装置、データ伝送システム、並びに半導体装置
JP2008147788A (ja) 位相同期回路、同期検波回路および放送受信装置
JP2008079261A (ja) 標準信号発生器及び標準信号発生システム
US5999026A (en) Resynchronization device
US6628345B1 (en) Automatic frequency tuning circuit
JPH0884074A (ja) Ｐｌｌ回路
KR101978702B1 (ko) 픽셀 클럭 생성기, 이의 동작 방법, 및 이를 포함하는 장치들
US7764938B2 (en) Signaling generation through multiplexing
JP2007300450A (ja) クロック生成回路、情報再生装置、電子機器及びクロック生成回路の設計方法
JP2002006823A (ja) ディスプレイ装置
JP2011155360A (ja) 同期信号生成装置、同期信号生成方法
JP3251518B2 (ja) 同期結合装置
KR100907100B1 (ko) 영상 수평 동기신호에 대한 도트 클록신호 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 6