WO2010103576A1 - データ受信回路 - Google Patents

データ受信回路 Download PDF

Info

Publication number
WO2010103576A1
WO2010103576A1 PCT/JP2009/001136 JP2009001136W WO2010103576A1 WO 2010103576 A1 WO2010103576 A1 WO 2010103576A1 JP 2009001136 W JP2009001136 W JP 2009001136W WO 2010103576 A1 WO2010103576 A1 WO 2010103576A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
data
fixed pattern
output
signal
Prior art date
Application number
PCT/JP2009/001136
Other languages
English (en)
French (fr)
Inventor
山端徹次
井出聡
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to PCT/JP2009/001136 priority Critical patent/WO2010103576A1/ja
Priority to JP2011503564A priority patent/JP5067504B2/ja
Publication of WO2010103576A1 publication Critical patent/WO2010103576A1/ja
Priority to US13/209,506 priority patent/US8396171B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005—Correction by an elastic buffer

Definitions

  • the present invention relates to a data receiving circuit that receives an optical signal or the like.
  • a data receiving circuit that receives data transmitted through a transmission path regenerates data and a clock from a received signal using a clock / data recovery circuit.
  • the phase difference between data and clock cannot be ignored depending on the data rate and transmission distance. Therefore, data and a reference clock (a clock obtained by dividing a clock recovered from data) are output to a subsequent circuit, and the data and clock are recovered by a clock / data recovery circuit in the subsequent circuit.
  • a long period 0 or 1 is set so that the clock / data recovery circuit at the subsequent stage cannot be locked. Outputs continuous data. In addition, a clock outside the specified range is output. If abnormal data with 0 or 1 continuing is output from the data receiving circuit, the subsequent data receiving circuit cannot operate normally.
  • Patent Document 1 in the optical reception amplifier circuit, a first disconnection detection signal indicating disconnection of the optical input and a second detected in association with any of the optical reception amplifier circuit, the clock recovery circuit, or the photodetector. The generation of a signal indicating the disconnection of the optical input based on the disconnection detection signal is described. This prevents the continuation of the same symbol immediately after the occurrence of the optical signal interruption from being propagated to the subsequent transmission path.
  • a PN pattern generation circuit for generating a PN pattern which is a random pattern having a mark ratio of 1/2, is provided on the receiving side in an optical digital transmission device, and the PN pattern is generated when the low-order group signal is interrupted. Insert and detect the PN pattern on the receiving side. This enables detection of additional information such as an alarm due to input interruption on the receiving side.
  • An object of the present invention is to prevent abnormal data from being output in a data receiving circuit when an input signal is interrupted or a clock / data recovery circuit is in a lock loss state.
  • the disclosed data receiving circuit includes a clock / data recovery circuit for recovering a clock and data from a received signal, a fixed pattern generation circuit for generating fixed pattern data, and the fixed pattern data generated by the fixed pattern generation circuit, A first selection circuit that selects and outputs one of the extracted data extracted by the clock data recovery circuit, a reference clock, and one of the extracted clocks extracted by the clock data recovery circuit for output When the input signal is disconnected or the clock / data recovery circuit is in a lock loss state, the fixed pattern data is output from the first selection circuit and the reference is output from the second selection circuit. And a switching circuit that controls the selection operation so as to output the clock.
  • FIG. 1 is a diagram illustrating a configuration of a data receiving circuit according to a first embodiment. It is a time chart which shows operation
  • FIG. 6 is a diagram showing a modification of the first embodiment. It is a figure which shows an example of an automatic switching circuit. It is a time chart which shows operation
  • FIG. 1 is a diagram illustrating a configuration of the data receiving circuit 11 according to the first embodiment.
  • the first embodiment relates to an optical receiving circuit that receives an optical signal, amplifies it, and sends it to a transmission line.
  • a signal conversion / amplification circuit (PD + TIA) 12 is a circuit that converts an optical signal into an electric signal and amplifies the signal.
  • a PD Photo Diode
  • TIA Trans Impedance Amp
  • the clock data recovery circuit (CDR: Clock Data Recovery) 13 restores the clock and data from the received data.
  • the restored data (hereinafter referred to as extracted data CDR_DATA) and the clock (hereinafter referred to as extracted clock CDR_CLK) are output to the buffer circuit 14 and the extracted clock CDR_CLK is output to the second selector 16.
  • the buffer circuit 14 is a FIFO buffer, and temporarily stores the extracted data CDR_DATA output from the clock / data recovery circuit 13.
  • the buffer circuit 14 includes, for example, a plurality of cascaded storage circuits (registers and the like), and sequentially stores the extracted data CDR_DATA output from the clock / data recovery circuit 13 in the plurality of storage circuits.
  • the extracted data CDR_DATA stored in the buffer circuit 14 is output to the first selector 15 in the storage order.
  • the fixed pattern generation circuit 17 generates, for example, fixed pattern data with a mark ratio of 1 ⁇ 2 and outputs it to the first selector 15.
  • the automatic switching circuit (corresponding to the switching circuit) 18 switches so that the first selector 15 and the second selector 16 select the fixed pattern data and the reference clock when the optical signal is lost or the lock is lost. Output a signal.
  • the automatic switching circuit 18 outputs an optical signal interruption detection signal LOS (Loss of Signal) from the signal detection circuit 20.
  • LOS Lightss of Signal
  • the error detection circuit 21 When the clock / data recovery circuit 13 is in a lock loss state, the error detection circuit 21 outputs a lock loss signal LOL (Loss of Lock).
  • the PLL circuit 19 generates a reference clock (reference CLK) obtained by multiplying the reference clock (REFCLK) and outputs it to the clock / data recovery circuit 13 and the second selector 16.
  • the first selector (corresponding to the first selection circuit) 15 is configured to output the data CDR_DATA output from the buffer circuit 14 and the fixed pattern output from the fixed pattern generation circuit 17 in accordance with the switching signal output from the automatic switching circuit 18. Select and output one of the pattern data.
  • the output data of the first selector 15 is called output DATA.
  • the second selector (corresponding to the second selection circuit) 16 selects and outputs one of the extracted clock CDR_CLK and the reference clock according to the switching signal output from the automatic switching circuit 18.
  • FIG. 2 is a time chart showing the operation of the data receiving circuit 11 of FIG.
  • the time chart of FIG. 2 shows an example in which the input of a signal is resumed after the optical signal is interrupted and the signal disconnection detection signal LOS changes to a high level.
  • the buffer circuit 14 outputs abnormal data after the delay time tdata_delay of the buffer circuit 14 has elapsed since the input signal was cut off.
  • the signal loss detection signal LOS which is an output signal of the signal detection circuit 20
  • the signal loss detection signal LOS changes to a low level after a predetermined delay time terror_off has elapsed since the signal was restarted.
  • the first selector 15 selects and outputs the fixed pattern data.
  • a predetermined delay time trestart_delay elapses after the input signal is restarted and the signal loss detection signal LOS changes to the low level, the first selector 15 selects and outputs the extracted data CDR_DATA.
  • the second selector 16 selects and outputs the reference clock.
  • the delay time trestart_delay elapses after the input signal is restarted and the signal loss detection signal LOS changes to the low level, the second selector 16 selects and outputs the extracted clock CDR_CLK.
  • the output data of the first selector 15 and the output clock of the second selector 16 are converted into optical signals by an electric / optical converter (not shown) and sent to the transmission line.
  • an electric / optical converter not shown
  • the case where the signal loss detection signal LOS has become high level has been described.
  • the clock / data recovery circuit 13 is in a lock loss state, the fixed pattern data and the reference clock are similarly output. Can be output.
  • the operation of the first selector 15 and the second selector 16 is the same as described above when the signal loss occurs, the signal loss detection signal LOS becomes high level, and then the lock loss signal LOL changes to high level.
  • the signal loss detection signal LOS is converted to a low level. Further, when the clock / data recovery circuit 13 resumes data extraction and enters a locked state, the lock loss signal LOL changes to a low level.
  • the automatic switching circuit 18 When the signal loss detection signal LOS becomes low level and the lock loss signal LOL changes to low level, the automatic switching circuit 18 outputs a switching signal for switching the selection between the first selector 15 and the second selector 16. When this switching signal is given to the first selector 15, the first selector 15 switches the output data from the fixed pattern data to the extracted data CDR_DATA. Similarly, the second selector 16 switches the output clock from the reference clock to the extracted clock CDR_CLK.
  • the output data when the input signal is interrupted (or when the clock / data recovery circuit 13 is in a lock loss state), the output data can be switched to the fixed pattern data. Further, the output clock can be switched to a reference clock generated by the internal PLL circuit 19.
  • FIG. 3 is a diagram showing a modification of the first embodiment.
  • the data receiving circuit 31 basically has the same circuit block as the data receiving circuit 11 of FIG. Hereinafter, the same circuit blocks as those in FIG.
  • the frequency divider 33 divides the extracted clock CDR_CLK or the reference clock output from the second selector 16 and sends it to the transmission line as a reference clock.
  • the lock loss signal LOL is output from the clock / data recovery circuit 32 to the automatic switching circuit 18.
  • the data receiving circuit 31 of FIG. 3 can obtain the same effect as the data receiving circuit 11 of FIG.
  • FIG. 4 is a diagram illustrating an example of the automatic switching circuit 18.
  • FIG. 4 shows an example in which the OR circuit 41 is used.
  • the OR circuit 41 When the signal loss detection signal LOS or the lock loss signal LOL changes to a high level, the OR circuit 41 outputs the high level signal to the first selector 15 and the second selector 16 as a switching signal.
  • FIG. 5 is a time chart showing the operation of the data receiving circuit 11 when the OR circuit 41 is used.
  • the clock / data recovery circuit 13 outputs ALL-High or ALL-Low abnormality data as output data.
  • the buffer circuit 14 outputs abnormal data after a delay time tdata_delay corresponding to the number of stages of the internal storage circuit has elapsed.
  • the signal loss detection signal LOS which is an output signal of the signal detection circuit 20, is normally at a low level, and is high after a time terror_on, which is a delay time from when the signal detection circuit 20 is detected until a signal loss is detected. Change to level.
  • a high level switching signal is output from the OR circuit 41 to the first selector 15 and the second selector 16.
  • the first selector 15 selects and outputs fixed pattern data that is an output signal of the fixed pattern generation circuit 17.
  • the output signal of the clock / data recovery circuit 13 also returns to the normal data.
  • the output signal of the signal detection circuit 20 changes from a high level to a low level after elapse of terror_off time, which is a delay time until it is detected that the signal has been restored from the disconnected state.
  • the first selector 15 selects and outputs extracted data CDR_DATA that is output data of the buffer circuit 14.
  • FIG. 6A is a diagram illustrating an example of an automatic switching circuit 51 provided with a delay circuit 42 in order to solve the above problem
  • FIG. 6B is a circuit diagram of the delay circuit 42.
  • the automatic switching circuit 51 includes an OR circuit 41 and a delay circuit 42 connected to the subsequent stage.
  • the delay circuit 42 includes, for example, two inverters 43 and 44 and a counter 45.
  • the output signal of the OR circuit 41 is input to the reset RST terminal of the counter 45 and also input to the input IN terminal via the inverter 43.
  • a reference clock signal (reference CLK) is input to the clock CLK terminal of the counter 45.
  • the output of the counter 45 is output to the first selector 15 and the second selector 16 via the inverter 44.
  • the counter 45 counts up internally at a timing synchronized with the reference clock when the data input to the input IN terminal is “1” (for example, high level), and “1” when the count value reaches a certain value. Is output.
  • the input signal of the delay circuit 42 changes to high level as shown in FIG. Since the input signal of the delay circuit 42 is input to the reset RST terminal, the counter 45 is reset at that time, and the output signal of the counter 45 changes to a low level. Since the output signal of the counter 45 is inverted by the inverter 44 and output, the output signal of the delay circuit 42 becomes high level when the signal break detection signal LOS changes to high level.
  • the first selector 15 selects the output data of the fixed pattern generation circuit 17 and outputs the selected fixed pattern data. Output as DATA.
  • the input signal of the delay circuit 42 changes to the low level as shown in FIG. Since the input signal of the delay circuit 42 is inverted by the inverter 43 and inputted to the input terminal of the counter 45, the counter 45 starts counting operation at that time. While the counter 45 performs the counting operation, the output signal of the counter 45 is maintained at a low level.
  • the first selector 15 maintains the selection of the output data of the fixed pattern generation circuit 17 and outputs fixed pattern data.
  • the count value of the counter 45 reaches a certain value, the output of the counter 45 changes to high level, and the output of the delay circuit 42 changes to low level.
  • the first selector 15 selects and outputs the extracted data CDR_DATA that is the output data of the buffer circuit 14.
  • the counter 45 is reset. At this time, the output signal of the counter 45 maintains a low level. Thereafter, when the input signal of the delay circuit 42 changes to a low level and the inverted signal of the input signal changes to a high level, the counter 45 starts a counting operation. When the count value of the counter 45 reaches a certain value, the output signal of the counter 45 changes to a high level.
  • the count time at this time is tresrart_delay.
  • the first selector 15 selects and outputs the extracted data CDR_DATA that is output data of the buffer circuit 14.
  • the fixed pattern data can be output from the first selector 15 and the internally generated reference clock can be output from the second selector 16 during the period of signal loss or lock loss.
  • FIG. 9 is a diagram illustrating an example of the buffer circuit 14.
  • the buffer circuit 14 has a plurality of D flip-flops 61 to 64.
  • a FIFO buffer circuit is realized by cascading D flip-flops 61 to 64.
  • FIG. 10 is a diagram illustrating an example of the error detection circuit 21.
  • FIG. 10 shows a threshold determination circuit 71 of the PLL circuit.
  • the PLL circuit includes a phase comparator 72, a loop filter 73, a voltage controlled oscillator (VCO) 74, a frequency divider 75, and a threshold determination circuit 71.
  • VCO voltage controlled oscillator
  • the threshold determination circuit 71 monitors the control voltage output from the loop filter 73 to the voltage controlled oscillator 74, and determines that the lock of the PLL circuit is lost when the control voltage is out of a certain range. That is, it is determined based on the value of the control voltage applied to the voltage-controlled oscillator 74 whether the oscillation frequency of the PLL circuit has converged within a certain range or whether the lock has not yet converged within the certain range.
  • the threshold determination circuit 71 as the error detection circuit 21, it is possible to determine whether or not the clock / data recovery circuit 13 is in a locked state.
  • the first selector 15 selects and outputs the output data of the fixed pattern generation circuit 17 when the signal is lost or the clock / data recovery circuit 13 is in a lock loss state. be able to. As a result, it is possible to prevent abnormal data in which 0 or 1 continues from being output to the subsequent circuit when the signal is lost or the lock is lost. Further, when the signal is lost or the lock is lost, the second selector 16 can select and output the internally generated reference clock instead of the extracted clock CDR_CLK. As a result, the subsequent circuit can receive a normal clock.
  • FIG. 11 is a block diagram of the data receiving circuit 81 according to the second embodiment.
  • the second embodiment is an example in which a circuit for replacing a plurality of data in the buffer circuit 83 with fixed pattern data is provided.
  • the same blocks as those in FIGS. 1 and 3 are denoted by the same reference numerals and description thereof is omitted.
  • the selector 82 selects one of the extracted clock CDR_CLK output from the clock / data recovery circuit 32 and the reference clock output from the PLL circuit 19 and outputs the selected clock to the buffer circuit 83.
  • the selector 82 performs a selection operation based on the switching signal output from the automatic switching circuit 18.
  • the buffer circuit 83 incorporates a circuit for replacing data stored therein with fixed pattern data.
  • the extracted data CDR_DATA output from the clock / data recovery circuit 32 is stored in a plurality of internal storage circuits and sequentially output.
  • a plurality of data stored therein are replaced with fixed pattern data at a time, and the replaced fixed pattern data is sequentially output.
  • FIG. 12 is a diagram illustrating an example of the buffer circuit 83 according to the second embodiment.
  • the buffer circuit 83 includes a fixed pattern generator 91, a fixed pattern initial state holding circuit 92, n D flip-flops D1 to Dn, and n selectors SEL1 to n.
  • the buffer circuit 83 includes a first switching signal generation circuit 93 and a second switching signal generation circuit 94.
  • the fixed pattern generator 91 and the fixed pattern initial state holding circuit 92 correspond to the fixed pattern generation circuit.
  • the n selectors SEL1 to SELn select one of the fixed pattern data and the extracted data CDR_DATA output from the clock / data recovery circuit 32 or the outputs of the D flip-flops D2 to Dn in the previous stage to select the D flip-flops D1 to Dn. Output to.
  • the n D flip-flops D1 to Dn latch the data output from the selectors SEL1 to SELn in the previous stage and output the data to the selectors SEL1 to SELn (or transmission lines) in the next stage.
  • the fixed pattern generator 91 synchronizes the fixed pattern data P n ⁇ 1 , P n , P n + 1 ... With the clock signal when the signal is interrupted or the clock / data recovery circuit 32 is in a lock loss state. Output to the selector SEL1.
  • the fixed pattern initial state holding circuit 92 is a circuit for replacing the data stored in the plurality of D flip-flops D2 to Dn with fixed pattern data immediately after the signal is cut off or the lock is lost.
  • the fixed pattern initial state holding circuit 92 holds, for example, P 0 , P 1 ... P n ⁇ 3 , P n ⁇ 2 as fixed pattern data.
  • the first switching signal generation circuit 93 is a circuit that controls the selector SEL1 in the first stage to select the output data of the fixed pattern generator 91 when the signal is lost or the lock is lost.
  • the first switching signal generation circuit 93 outputs a first switching signal that is at a high level, for example, during a period in which the signal is lost or the lock is lost.
  • the second switching signal generation circuit 94 is a circuit that controls the selectors SEL2 to SELn to select the output of the fixed pattern initial state holding circuit 92 when the signal is cut off or the lock is lost.
  • the second switching signal generation circuit 94 outputs a second switching signal that becomes, for example, a high level and changes to a low level after a certain period of time at the first timing when the signal is changed to the signal loss or lock loss state.
  • the first switching signal generation circuit 93 and the second switching signal generation circuit 94 correspond to a switching circuit.
  • the operation of the buffer circuit 83 will be described with reference to the time chart of FIG.
  • the first switching signal generation circuit 93 When the signal loss detection signal LOS or the lock loss signal LOL changes to a high level, the first switching signal generation circuit 93 generates a first switching signal that is at a high level while the signal loss detection signal LOS or the lock loss signal LOL is at a high level. Is output.
  • the second switching signal generation circuit 94 outputs a second switching signal that becomes high level when the signal loss detection signal LOS or the lock loss signal LOL changes to high level and becomes low level after a certain period.
  • the fixed pattern generator 91 normally outputs fixed pattern data Pn-1.
  • the first switching signal generating circuit 93 receives a high-level first switching signal
  • the fixed pattern data P n ⁇ 1 , P n , P n + 1. Are sequentially output to the selector SEL1.
  • the selector SEL1 selects the output data of the fixed pattern generator 91 and outputs it to the D flip-flop D1 while the first switching signal is at the high level.
  • the selectors SEL2 to SELn select the output data P n ⁇ 2 to P 0 of the fixed pattern initial state holding circuit 92 during the period when the second switching signal output from the second switching signal generation circuit 94 is at a high level. Output to D flip-flops D2 to Dn. Thereafter, when the second switching signal changes to the low level, the selectors SEL2 to SELn select the Q outputs of the preceding D flip-flops SEL1 to SELn-1 and output them to the subsequent D flip-flops D2 to Dn.
  • the D flip-flops D1 to Dn include the fixed pattern data P n-1 output from the fixed pattern generator 91 and the fixed pattern initial state holding circuit 92.
  • the fixed pattern data P n ⁇ 2 to P 0 output from is set.
  • Output from the fixed pattern generator 91 are sequentially shifted in the D flip-flops D1 to Dn. .
  • the data in the D flip-flops D1 to Dn in the buffer circuit 83 can be replaced with fixed pattern data when a signal is lost or a lock is lost. This prevents abnormal data or a clock outside the specified range from being output to the subsequent circuit when the signal is lost or the lock is lost. Furthermore, the second embodiment does not require the first selector 15 that selects one of the output data of the buffer circuit 14 and the output data of the fixed pattern generation circuit 17 that is necessary in the first embodiment. It becomes.
  • the circuit configuration of the fixed pattern generator 91 can be simplified. More specifically, the fixed pattern generator 91 only needs to output fixed pattern data to the first-stage D flip-flop D1, so that the circuit for generating the fixed pattern data can be simplified and the circuit scale can be reduced.
  • the fixed pattern initial state holding circuit 92 is provided separately from the fixed pattern generator 91.
  • the fixed pattern generator 91 includes D flip-flops D2 to Dn in the second and subsequent stages.
  • the fixed pattern data to be set may be generated.
  • a fixed pattern generation circuit that generates fixed pattern data corresponding to the data length of the buffer circuit 83, selectors SEL1 to SELn, and a switching circuit that controls the fixed pattern generation circuit and sectors SEL1 to SELn may be used.
  • the switching circuit the automatic switching circuit shown in FIG. 1 can be used. In this case, the circuit scale of the fixed pattern generator 91 is increased, but the fixed pattern initial state holding circuit 92, the first switching signal generating circuit 93, and the second switching signal generating circuit 94 are not required.
  • the present invention can be applied not only to a data receiving circuit that receives an optical signal and sends it to a transmission line, but also to a data receiving circuit that receives data other than an optical signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)
  • Dc Digital Transmission (AREA)

Abstract

　データ受信回路の自動切替回路は、信号断又はロック喪失状態のとき、第１のセレクタと第２のセレクタが、固定パターンデータと基準クロックを選択するような切替信号を出力する。第1のセレクタは、信号断又はロック喪失状態のとき、抽出データの代わりに、固定パターン発生回路から出力される固定パターンデータを選択して出力する。第２のセレクタは、信号断又はロック喪失状態のとき、抽出クロックの代わりに内部で生成した基準クロックを選択して出力する。

Description

データ受信回路
　本発明は、光信号等を受信するデータ受信回路に関する。
　伝送路を伝送されるデータを受信するデータ受信回路は、クロック・データ再生回路を用いて受信した信号からデータとクロックを再生している。データ伝送を行う場合、データレートと伝送距離によってデータとクロックとの位相差が無視できなくなる。そのため、データと参照クロック（データから再生したクロックを分周したクロック）を後段の回路に出力し、後段の回路でクロック・データ再生回路によりデータとクロックを再生している。
　データ受信回路は、信号が入力しないときやＳＮ比が悪いときに、クロック・データ再生回路でデータをロックできない状態になると、後段のクロック・データ再生回路がロックできないような長い期間０又は１が連続するデータを出力してしまう。また、規定範囲外のクロックが出力されてしまう。データ受信回路から０又は１が連続する異常なデータが出力されると、後段のデータ受信回路は正常に動作できなくなる。
　特許文献１には、光受信増幅回路において、光入力の切断を示す第1の断検出信号と、光受信増幅回路、クロック再生回路又は光検出器のいずれかに関連して検出される第２の断検出信号に基づいて光入力の切断を示す信号を生成することが記載されている。これにより、光信号断が発生した直後の同符号の連続が後段の伝送路に伝搬されないようにしている。
　特許文献２は、光デジタル伝送装置において、受信側にマーク率１／２であるランダムパターンであるＰＮパターンを発生するＰＮパターン発生回路を設け、低次群信号が入力断のときにＰＮパターンを挿入し、受信側でそのＰＮパターンを検出する。これにより、受信側で、入力断による警報等の付加情報の検出を可能にしている。
特開２０００－３３２７２０号公報 特開２００２－２６１７１８号公報
　本発明の課題は、データ受信回路において、入力信号断又はクロック・データ再生回路がロック喪失状態となったときに、異常データが出力されないようにすることである。
　開示のデータ受信回路は、受信信号からクロックとデータを再生するクロック・データ再生回路と、固定パターンデータを生成する固定パターン発生回路と、前記固定パターン発生回路で生成される前記固定パターンデータと、前記クロック・データ再生回路で抽出される抽出データの一方を選択して出力する第1の選択回路と、基準クロックと、前記クロック・データ再生回路で抽出される抽出クロックの一方を選択して出力する第２の選択回路と、入力信号断又は前記クロック・データ再生回路がロック喪失状態のとき、前記第1の選択回路から前記固定パターンデータを出力させると共に、前記第２の選択回路から前記基準クロックを出力させるように選択動作を制御する切替回路とを備える。
第1の実施の形態のデータ受信回路の構成を示す図である。 データ受信回路の動作を示すタイムチャートである。 第1の実施の形態の変形例を示す図である。 自動切替回路の一例を示す図である。 データ受信回路の動作を示すタイムチャートである。 遅延回路を有する自動切替回路と、遅延回路の回路図である。 遅延回路の動作を示すタイムチャートである（その１）。 遅延回路の動作を示すタイムチャートである（その２）。 バッファ回路の一例を示す図である。 エラー検出回路の一例を示す図である。 第２の実施の形態のデータ受信回路の構成を示す図である。 第２の実施の形態のバッファ回路の一例を示す図である。 バッファ回路の動作を示すタイムチャートである。
　以下、本発明の好適な実施の形態について図面を参照して説明する。図１は、第1の実施の形態のデータ受信回路１１の構成を示す図である。この第1の実施の形態は、光信号を受信し、増幅して伝送路に送出する光受信回路に関するものである。
　図１において、信号変換・増幅回路（ＰＤ+ＴＩＡ）１２は、光信号を電気信号に変換して増幅する回路であり、光信号を電気信号に変換するＰＤ（Photo Diode）と、電気信号を増幅するＴＩＡ（Trans Impedance Amp）を有する。
　クロック・データ再生回路（ＣＤＲ：Clock Data Recovery）１３は、受信データからクロックとデータを復元する。復元したデータ（以下、抽出データＣＤＲ＿ＤＡＴＡと呼ぶ）とクロック（以下、抽出クロックＣＤＲ＿ＣＬＫと呼ぶ）をバッファ回路１４に出力すると共に、抽出クロックＣＤＲ＿ＣＬＫを第２のセレクタ１６に出力する。
　バッファ回路１４は、ＦＩＦＯ形式のバッファであり、クロック・データ再生回路１３から出力される抽出データＣＤＲ＿ＤＡＴＡを一時記憶する。バッファ回路１４は、例えば、縦続接続された複数段の記憶回路（レジスタなど）を有し、クロック・データ再生回路１３から出力される抽出データＣＤＲ＿ＤＡＴＡを複数の記憶回路に順に記憶する。バッファ回路１４に格納された抽出データＣＤＲ＿ＤＡＴＡは、格納順に第１のセレクタ１５に出力される。
　固定パターン発生回路１７は、例えば、マーク率が１／２の固定パターンデータを生成して第１のセレクタ１５に出力する。
　自動切替回路（切替回路に対応する）１８は、光信号断又はロック喪失状態となったとき、第１のセレクタ１５と第２のセレクタ１６が、固定パターンデータと基準クロックを選択するような切替信号を出力する。自動切替回路１８には、光信号断が検出されたとき、信号検出回路２０から光信号断検出信号ＬＯＳ（Loss of Signal)出力される。また、クロック・データ再生回路１３がロック喪失状態となったとき、エラー検出回路２１からロック喪失信号ＬＯＬ（Loss of Lock）が出力される。
　ＰＬＬ回路１９は、参照クロック（ＲＥＦＣＬＫ）を逓倍した基準クロック（基準ＣＬＫ）を生成して、クロック・データ再生回路１３と第２のセレクタ１６に出力する。
　第1のセレクタ（第１の選択回路に対応する）１５は、自動切替回路１８から出力される切替信号に従って、バッファ回路１４から出力されるデータＣＤＲ＿ＤＡＴＡと、固定パターン発生回路１７から出力される固定パターンデータの一方を選択して出力する。第１のセレクタ１５の出力データを出力ＤＡＴＡと呼ぶ。
　第２のセレクタ（第２の選択回路に対応する）１６は、自動切替回路１８から出力される切替信号に従って、抽出クロックＣＤＲ＿ＣＬＫと基準クロックの一方を選択して出力する。
　図２は、図１のデータ受信回路１１の動作を示すタイムチャートである。図２のタイムチャートは、光信号が断となり、信号断検出信号ＬＯＳがハイレベルに変化した後、信号の入力が再開された場合の例を示している。
　以下、図２を参照して図１の回路の動作を説明する。入力信号断となると、クロック・データ再生回路１３はデータからクロックが抽出できなくなるので、クロック・データ再生回路１３から規定範囲外の周波数のクロックが出力される。また、入力信号断となると、クロック・データ再生回路１３から異常データ（全て１又は０のデータ）が出力される。
　バッファ回路１４からは、入力信号が断となってから、バッファ回路１４の遅延時間ｔdata_delayを経過した後、異常データが出力される。
　図２に示すように、信号検出回路２０の出力信号である信号断検出信号ＬＯＳは、信号断となってから、信号検出回路２０において実際に信号断が検出されるまでの時間ｔerror_onが経過したときハイレベルに変化する。また、信号断検出信号ＬＯＳは、信号が再開されてから所定の遅延時間ｔerror_offが経過してからローレベルに変化する。
　図２の信号断検出信号ＬＯＳがハイレベルとなり、自動切替回路１８から出力される切替信号の状態が変化すると、第１のセレクタ１５は固定パターンデータを選択して出力する。そして、入力信号が再開されて信号断検出信号ＬＯＳがローレベルに変化してから所定の遅延時間ｔrestart_delayが経過すると、第１のセレクタ１５は、抽出データＣＤＲ＿ＤＡＴＡを選択して出力する。
　また、信号断検出信号ＬＯＳがハイレベルとり、自動切替回路１８から出力される切替信号の状態が変化すると、第２のセレクタ１６は、基準クロックを選択して出力する。そして、入力信号が再開されて信号断検出信号ＬＯＳがローレベルに変化してから遅延時間ｔrestart_delayが経過すると、第２のセレクタ１６は、抽出クロックＣＤＲ＿ＣＬＫを選択して出力する。
　上記の第１のセレクタ１５の出力データと、第２のセレクタ１６の出力クロックは、図示しない電気／光変換器により光信号に変換され伝送路に送出される。
　上記の回路動作の説明では、信号断検出信号ＬＯＳがハイレベルとなった場合について説明したが、クロック・データ再生回路１３がロック喪失状態になった場合にも、同様に固定パターンデータと基準クロックを出力することができる。
　信号断となり、信号断検出信号ＬＯＳがハイレベルになり、その後、ロック喪失信号ＬＯＬがハイレベルに変化したときの第１のセレクタ１５と第２のセレクタ１６の動作は上記と同じである。
　入力信号が再開されると、信号断検出信号ＬＯＳがローレベルに変換する。さらに、クロック・データ再生回路１３がデータ抽出を再開しロック状態となると、ロック喪失信号ＬＯＬがローレベルに変化する。
　信号断検出信号ＬＯＳがローレベルになり、かつロック喪失信号ＬＯＬがローレベルに変化すると、自動切替回路１８から第１のセレクタ１５と第２のセレクタ１６の選択を切り換える切替信号が出力される。この切替信号が第１のセレクタ１５に与えられると、第１のセレクタ１５は出力データを固定パターンデータから抽出データＣＤＲ＿ＤＡＴＡに切り換える。同様に、第２のセレクタ１６は、出力クロックを基準クロックから抽出クロックＣＤＲ＿ＣＬＫに切り換える。
　上記のデータ受信回路１１によれば、入力信号断となったとき（又はクロック・データ再生回路１３がロック喪失状態となったとき）、出力データを固定パターンデータに切り換えることができる。また、出力クロックを内部のＰＬＬ回路１９で生成される基準クロックに切り換えることができる。
　図３は、第1の実施の形態の変形例を示す図である。このデータ受信回路３１は、基本的には図２のデータ受信回路１１と同じ回路ブロックを有する。以下、図２と同じ回路ブロックには同じ符号を付けてそれらの説明を省略する。
　図３のデータ受信回路３１と図２のデータ受信回路１１の異なる点は、図２のエラー検出回路２１がクロック・データ再生回路（ＣＤＲ）３２に内蔵されている点である。分周器３３は、第２のセレクタ１６から出力される抽出クロックＣＤＲ＿ＣＬＫ又は基準クロックを分周して参照クロックとして伝送路に送出する。
　図３の回路では、クロック・データ再生回路３２から自動切替回路１８にロック喪失信号ＬＯＬが出力される。
　図３のデータ受信回路３１は、図１のデータ受信回路１１と同じ効果を得ることができる。
　図４は、自動切替回路１８の一例を示す図である。図４は、オア回路４１を用いた場合の例である。オア回路４１は、信号断検出信号ＬＯＳ又はロック喪失信号ＬＯＬがハイレベルに変化すると、そのハイレベルの信号を切替信号として第１のセレクタ１５と第２のセレクタ１６に出力する。
　図５は、オア回路４１を用いた場合のデータ受信回路１１の動作を示すタイムチャートである。
　一般に、入力信号が断となると、クロック・データ再生回路１３は、出力データとしてＡＬＬ－Ｈｉｇｈ又はＡＬＬ－Ｌｏｗの異常データを出力する。
　バッファ回路１４は、内部の記憶回路の段数分の遅延時間ｔdata＿delayが経過した後、異常データを出力する。
　信号検出回路２０の出力信号である信号断検出信号ＬＯＳは、通常はローレベルで、信号断となってから信号検出回路２０が信号断を検出までの遅延時間であるｔerror_on時間経過した後、ハイレベルに変化する。信号断検出信号ＬＯＳがハイレベルに変化すると、オア回路４１からハイレベルの切替信号が第１のセレクタ１５と第２のセレクタ１６に出力される。切替信号がハイレベルに変化すると、第１のセレクタ１５は、固定パターン発生回路１７の出力信号である固定パターンデータを選択して出力する。
　入力信号断の状態から正常状態に戻ると、クロック・データ再生回路１３の出力信号も正常データに戻る。信号検出回路２０の出力信号は、信号断の状態から正常状態に復帰したことを検出するまでの遅延時間であるｔerror_off時間経過した後、ハイレベルからローレベルに変化する。第１のセレクタ１５は切替信号がローレベルに変化すると、バッファ回路１４の出力データである抽出データＣＤＲ＿ＤＡＴＡを選択して出力する。
　図５のタイムチャートにおいて、信号検出回路２０の出力である信号断検出信号ＬＯＳがローレベルに変化するタイミングまでに、バッファ回路１４の出力データが正常データに復帰していない場合には、次のような不都合が発生する。この場合、信号断検出信号ＬＯＳがローレベルに変化したとき、バッファ回路１４から異常データ（１が連続するデータ又は０が連続するデータ）が出力されると、第１のセレクタ１５はその異常データを選択して出力してしまう。
　図６（Ａ）は、上記の問題を解決するために遅延回路４２を設けた自動切替回路５１の一例を示す図であり、図６（Ｂ）は、遅延回路４２の回路図である。
　図６（Ａ）に示すように、自動切替回路５１は、オア回路４１とその後段に接続された遅延回路４２を有する。
　図６（Ｂ）に示すように、遅延回路４２は、例えば、２個のインバータ４３、４４とカウンタ４５を有する。
　オア回路４１の出力信号はカウンタ４５のリセットＲＳＴ端子に入力すると共に、インバータ４３を介して入力ＩＮ端子に入力している。カウンタ４５のクロックＣＬＫ端子には、基準クロック信号（基準ＣＬＫ）が入力している。カウンタ４５の出力は、インバータ４４を介して第１のセレクタ１５と第２のセレクタ１６に出力される。
　カウンタ４５は、入力ＩＮ端子に入力するデータが「１」（例えば、ハイレベル）のとき、基準クロックに同期したタイミングで内部でカウントアップを行い、カウント値が一定値に達したとき「１」を出力する。
　ここで、自動切替回路５１の動作を、図７及び図８のタイムチャートを参照して説明する。
　最初に、信号断となり、信号断検出信号ＬＯＳ（又はロック喪失信号ＬＯＬ）が一定期間ハイレベルとなり、その後ローレベルに変化する場合の回路動作を、図７を参照して説明する。
　例えば、入力信号断となり信号断検出信号ＬＯＳがハイレベルに変化すると、図７に示すように遅延回路４２の入力信号がハイレベルに変化する。遅延回路４２の入力信号はリセットＲＳＴ端子に入力しているので、そのときカウンタ４５がリセットされ、カウンタ４５の出力信号はローレベルに変化する。カウンタ４５の出力信号はインバータ４４で反転されて出力されるので、信号断検出信号ＬＯＳがハイレベルに変化すると、遅延回路４２の出力信号はハイレベルになる。
　遅延回路４２の出力信号がハイレベル、つまり自動切替回路５１の出力がハイレベルに変化すると、第１のセレクタ１５は、固定パターン発生回路１７の出力データを選択し、選択した固定パターンデータを出力ＤＡＴＡとして出力する。
　その後、入力信号が再開されて信号断検出信号ＬＯＳがローレベルに変化すると、図７に示すように遅延回路４２の入力信号がローレベルに変化する。遅延回路４２の入力信号はインバータ４３で反転されてカウンタ４５の入力端子に入力しているので、そのときカウンタ４５がカウント動作を開始する。カウンタ４５がカウント動作を行っている間、カウンタ４５の出力信号はローレベルを維持する。
　従って、第１のセレクタ１５は、固定パターン発生回路１７の出力データの選択を維持し、固定パターンデータを出力する。
　カウンタ４５のカウント値が一定値に達すると、カウンタ４５の出力がハイレベルに変化し、遅延回路４２の出力がローレベルに変化する。
　遅延回路４２の出力、つまり自動切替回路５１の出力がローレベルに変化すると、第１のセレクタ１５は、バッファ回路１４の出力データである抽出データＣＤＲ＿ＤＡＴＡを選択して出力する。
　上記のようにオア回路４１の後段に遅延回路４２を設けることにより、信号が再開されたときに、バッファ回路１４に記憶されていた異常データが出力されるという問題を解決できる。
　次に、信号断検出信号ＬＯＳ（又はロック喪失信号ＬＯＬ）が一定期間、ハイレベルととなり、ローレベルになった後、再び一定期間、ハイレベルに変化した場合の回路動作を、図８を参照して説明する。
　入力信号断となり、信号断検出信号ＬＯＳがハイレベルになった後、ローレベルに変化したときに、カウンタ４５がカウント動作を開始するまでの動作は、図７と同じであるのでその説明は省略する。
　図８に示すように、カウント動作を開始した後、遅延回路４２の入力信号が再びハイレベルに変化すると、カウンタ４５がリセットされる。このとき、カウンタ４５の出力信号はローレベルを維持する。その後、遅延回路４２の入力信号がローレベルに変化し、入力信号の反転信号がハイレベルに変化すると、カウンタ４５がカウント動作を開始する。カウンタ４５のカウント値が一定値に達すると、カウンタ４５の出力信号がハイレベルに変化する。このときのカウント時間がｔresrart_delayである。
　カウンタ４５の出力信号がハイレベル、つまり自動切替回路５１の出力信号がローレベルに変化すると、第１のセレクタ１５は、バッファ回路１４の出力データである抽出データＣＤＲ＿ＤＡＴＡを選択して出力する。
　上記のように信号断又はロック喪失状態の期間は、第１のセレクタ１５から固定パターンデータを出力し、第２のセレクタ１６から内部で生成した基準クロックを出力することができる。
　図９は、バッファ回路１４の一例を示す図である。バッファ回路１４は、複数のＤフリップフロップ６１～６４・・が縦続接続されている。Ｄフリップフロップ６１～６４・・・を縦続接続することでＦＩＦＯ構造のバッファ回路を実現している。
　図１０は、エラー検出回路２１の一例を示す図である。図１０は、ＰＬＬ回路の閾値判定回路７１を示している。
　ＰＬＬ回路は、位相比較器７２と、ループフィルタ７３と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）７４と、分周器７５と、閾値判定回路７１を有する。
　閾値判定回路７１は、ループフィルタ７３から電圧制御発振器７４に出力される制御電圧を監視し、制御電圧が一定範囲外となった場合に、ＰＬＬ回路のロックが喪失した状態と判定する。すなわち、電圧制御発振器７４に与えられる制御電圧の値により、ＰＬＬ回路の発振周波数が一定範囲内に収束したロック状態か、それとも一定範囲内に収束していないロック喪失状態かを判定している。この閾値判定回路７１をエラー検出回路２１として用いることで、クロック・データ再生回路１３がロック状態にあるか否かを判定することができる。
　上述した第1の実施の形態によれば、信号断又はクロック・データ再生回路１３がロック喪失状態になったとき、第１のセレクタ１５が固定パターン発生回路１７の出力データを選択して出力することができる。これにより、信号断又はロック喪失状態のときに、０又は１が連続する異常データが後段の回路に出力されるのを防止できる。また、信号断又はロック喪失状態になったとき、第２のセレクタ１６が、抽出クロックＣＤＲ＿ＣＬＫの代わりに、内部で生成する基準クロックを選択して出力することができる。これにより、後段の回路は正常なクロックを受信することができる。
　図１１は、第２の実施の形態のデータ受信回路８１のブロック図である。第２の実施の形態は、バッファ回路８３の複数のデータを固定パターンデータに置換する回路を設けた例である。以下の説明では、図１及び図３と同じブロックには同じ符号を付けてそれらの説明を省略する。
　図１１において、セレクタ８２は、クロック・データ再生回路３２から出力される抽出クロックＣＤＲ＿ＣＬＫと、ＰＬＬ回路１９から出力される基準クロックの一方を選択してバッファ回路８３に出力する。セレクタ８２は、自動切替回路１８から出力される切替信号に基づいて選択動作を行う。
　バッファ回路８３は、内部に記憶してあるデータを固定パターンデータに置換する回路が組み込まれたものである。通常状態では、クロック・データ再生回路３２から出力される抽出データＣＤＲ＿ＤＡＴＡを内部の複数の記憶回路に記憶して順に出力する。信号断又はロック喪失状態となると、内部に記憶してある複数のデータを固定パターンデータに一括して置き換え、置換した固定パターンデータを順に出力する。
　分周器８４は、セレクタ８２から出力されるクロック信号を分周して出力する。
　図１２は、第２の実施の形態のバッファ回路８３の一例を示す図である。バッファ回路８３は、固定パターン発生器９１と、固定パターン初期状態保持回路９２と、ｎ個のＤフリップフロップＤ１～Ｄｎと、ｎ個のセレクタＳＥＬ１～ｎを有する。また、バッファ回路８３は、第１切替信号発生回路９３と、第２切替信号発生回路９４を有する。固定パターン発生器９１と固定パターン初期状態保持回路９２が、固定パターン発生回路に対応する。
　ｎ個のセレクタＳＥＬ１～ＳＥＬｎは、固定パターンデータと、クロック・データ再生回路３２から出力される抽出データＣＤＲ＿ＤＡＴＡ又は前段のＤフリップフロップＤ２～Ｄｎの出力の一方を選択してＤフリップフロップＤ１～Ｄｎに出力する。
　ｎ個のＤフリップフロップＤ１～Ｄｎは、前段のセレクタＳＥＬ１～ＳＥＬｎから出力されるデータをラッチして、次段のセレクタＳＥＬ１～ＳＥＬｎ（又は伝送路）に出力する。
　固定パターン発生器９１は、信号断又はクロック・データ再生回路３２がロック喪失状態となったとき、固定パターンデータＰn-1、Ｐn、Ｐｎ+1・・・をクロック信号に同期してセレクタＳＥＬ１に出力する。
　固定パターン初期状態保持回路９２は、信号断又はロック喪失状態となった直後に、複数のＤフリップフロップＤ２～Ｄｎに記憶されているデータを、固定パターンデータに置き換えるための回路である。この固定パターン初期状態保持回路９２には、例えば、固定パターンデータとしてＰ0、Ｐ１・・・Ｐn-3、Ｐn-2が保持されている。
　第１切替信号発生回路９３は、信号断又はロック喪失状態となったとき、１段目のセレクタＳＥＬ１に固定パターン発生器９１の出力データを選択させる制御を行う回路である。この第１切替信号発生回路９３からは、信号断又はロック喪失状態となっている期間、例えば、ハイレベルとなる第１切替信号が出力される。
　第２切替信号発生回路９４は、信号断又はロック喪失状態となったとき、セレクタＳＥＬ２～ＳＥＬｎに、固定パターン初期状態保持回路９２の出力を選択にさせるための制御を行う回路である。この第２切替信号発生回路９４からは、信号断又はロック喪失状態に変化した最初のタイミングで、例えば、ハイレベルとなり、一定期間後ローレベルに変化する第２切替信号が出力される。第1切替信号発生回路９３と第２切替信号発生回路９４は切替回路に対応する。
　ここで、バッファ回路８３の動作を、図１３のタイムチャートを参照して説明する。
　信号断検出信号ＬＯＳ又はロック喪失信号ＬＯＬがハイレベルに変化すると、第１切替信号発生回路９３から、信号断検出信号ＬＯＳ又はロック喪失信号ＬＯＬがハイレベルの間ハイレベルとなる第１切替信号が出力される。同時に、第２切替信号発生回路９４から、信号断検出信号ＬＯＳ又はロック喪失信号ＬＯＬがハイレベルに変化したときハイレベルとなり、一定期間後にローレベルになる第２切替信号が出力される。
　固定パターン発生器９１は、図１３に示すように、通常は固定パターンデータＰn-１を出力している。そして、第１切替信号発生回路９３からハイレベルの第１切替信号が与えられると、その第１切替信号がハイレベルの期間、固定パターンデータＰn-1、Ｐn、Ｐｎ+1・・・を順にセレクタＳＥＬ１に出力する。セレクタＳＥＬ１は、第１切替信号がハイレベルの期間は、固定パターン発生器９１の出力データを選択してＤフリップフロップＤ１に出力する。
　セレクタＳＥＬ２～ＳＥＬｎは、第２切替信号発生回路９４から出力される第２切替信号がハイレベルの期間、固定パターン初期状態保持回路９２の出力データＰn-2～Ｐ0を選択して後段のＤフリップフロップＤ２～Ｄｎに出力する。その後、第２切替信号がローレベルに変化すると、セレクタＳＥＬ２～ＳＥＬｎは、前段のＤフリップフロップＳＥＬ１～ＳＥＬn-1のＱ出力を選択して後段のＤフリップフロップＤ２～Ｄｎに出力する。
　すなわち、最初に、信号断又はロック喪失状態になったとき、ＤフリップフロップＤ１～Ｄｎには、固定パターン発生器９１から出力される固定パターンデータＰn-1と、固定パターン初期状態保持回路９２から出力される固定パターンデータＰn-2～Ｐ0が設定される。その後、第２切替信号がローレベルに変化すると、固定パターン発生器９１から出力される固定パターンデータＰn-1、Ｐｎ、Ｐｎ＋１・・がＤフリップフロップＤ１～Ｄｎを順にシフトされていく。
　上述した第２の実施の形態によれば、信号断又はロック喪失状態となったとき、バッファ回路８３の内部のＤフリップフロップＤ１～Ｄｎのデータを固定パターンデータに置き換えることができる。これにより、信号断又はロック喪失状態になったとき、異常データ、あるいは規定範囲外のクロックが後段の回路に出力されるのを防止できる。さらに、第２の実施の形態は、第１の実施の形態で必要であった、バッファ回路１４の出力データと、固定パターン発生回路１７の出力データの一方を選択する第１のセレクタ１５が不要となる。
　また、固定パターン初期状態保持回路９２に固定パターンデータを保持することで、固定パターン発生器９１の回路構成を簡素にできる。具体的に言えば、固定パターン発生器９１は、初段のＤフリップフロップＤ１にのみ固定パターンデータを出力すれば良いので、固定パターンデータを発生する回路を簡素にでき、回路規模を小さくできる。
　なお、上述した第２の実施の形態では、固定パターン発生器９１と別に固定パターン初期状態保持回路９２を設けているが、固定パターン発生器９１が、２段目以降のＤフリップフロップＤ２～Ｄｎに設定する固定パターンデータを生成するようにしても良い。
　この場合、バッファ回路８３のデータ長に対応する固定パターンデータを生成する固定パターン発生回路と、セレクタＳＥＬ１～ＳＥＬｎと、固定パターン発生回路とセクタＳＥＬ１～ＳＥＬｎの制御を行う切替回路があれば良い。切替回路は、図１の自動切替回路を用いることができる。この場合、固定パターン発生器９１の回路規模は大きくなるが、固定パターン初期状態保持回路９２と第１切替信号発生回路９３と第２切替信号発生回路９４が不要となる。
　本発明は、光信号を受信して伝送路に送出するデータ受信回路に限らず、光信号以外のデータを受信するデータ受信回路にも適用できる。

Claims (7)

  1. 　受信信号からクロックとデータを再生するクロック・データ再生回路と、
    　固定パターンデータを生成する固定パターン発生回路と、
    　前記固定パターン発生回路で生成される前記固定パターンデータと、前記クロック・データ再生回路で抽出される抽出データの一方を選択して出力する第1の選択回路と、
    　基準クロックと、前記クロック・データ再生回路で抽出される抽出クロックの一方を選択して出力する第２の選択回路と、
    　入力信号断又は前記クロック・データ再生回路がロック喪失状態のとき、前記第1の選択回路から前記固定パターンデータを出力させると共に、前記第２の選択回路から前記基準クロックを出力させるように選択動作を制御する切替回路とを備えるデータ受信回路。
  2. 　前記クロック・データ再生回路の出力データを順に記憶する複数の記憶回路を有するバッファ回路を備え、
    　前記第1の選択回路は、前記バッファ回路の出力データと前記固定パターン発生回路から出力される前記固定パターンデータの一方を選択して出力する請求項１記載のデータ受信回路。
  3. 　前記固定パターン発生回路は、１又は０が連続しないデータを生成する請求項１記載のデータ受信回路。
  4. 　受信信号からクロックとデータを再生するクロック・データ再生回路と、
    　固定パターンデータを生成する固定パターン発生回路と、縦続接続された複数の記憶回路を有するバッファ回路と、
    　信号断又は前記クロック・データ再生回路がロック喪失状態のときには、前記複数の記憶回路に記憶されている複数のデータを、前記固定パターン出力回路から出力される前記固定パターンデータに同時に置き換える制御を行う切替回路とを備えるデータ受信回路。
  5. 　前記固定パターン発生回路は、前記複数の記憶回路の初段の記憶回路に固定パターンデータを順次供給する固定パターン発生器と、前記複数の記憶回路の一部又は全部の記憶回路に設定する固定パターンデータを保持する固定パターンデータ保持回路を有する請求項４記載のデータ受信回路。
  6. 　前記固定パターン発生器から出力される固定パターンデータと、前記クロック・データ再生回路の出力データの一方を選択して前記複数の記憶回路の初段の前記記憶回路に出力する第１の選択回路と、
    　前記固定パターン保持回路から出力される固定パターンデータと、前段の記憶回路の出力データの一方を選択して次段の記憶回路に出力する複数の選択回路とを有する請求項５記載のデータ受信回路。
  7. 　信号断又はロック喪失状態となったときに、前記固定パターン発生器から出力される固定パターンデータを選択して初段の前記記憶回路に出力するように、前記第１の選択回路の選択動作を制御する第１の切替信号発生回路と、
    　信号断又はロック喪失状態となったとき、前記固定パターン保持回路から出力される固定パターンデータを選択して前記複数の記憶回路の２段目以降の記憶回路に同時に出力するように、前記複数の選択回路の選択動作を制御する第２の切替信号発生回路とを備える請求項６記載のデータ受信回路。
PCT/JP2009/001136 2009-03-13 2009-03-13 データ受信回路 WO2010103576A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2009/001136 WO2010103576A1 (ja) 2009-03-13 2009-03-13 データ受信回路
JP2011503564A JP5067504B2 (ja) 2009-03-13 2009-03-13 データ受信回路
US13/209,506 US8396171B2 (en) 2009-03-13 2011-08-15 Data receiver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/001136 WO2010103576A1 (ja) 2009-03-13 2009-03-13 データ受信回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/209,506 Continuation US8396171B2 (en) 2009-03-13 2011-08-15 Data receiver circuit

Publications (1)

Publication Number Publication Date
WO2010103576A1 true WO2010103576A1 (ja) 2010-09-16

Family

ID=42727886

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001136 WO2010103576A1 (ja) 2009-03-13 2009-03-13 データ受信回路

Country Status (3)

Country Link
US (1) US8396171B2 (ja)
JP (1) JP5067504B2 (ja)
WO (1) WO2010103576A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150146834A1 (en) * 2011-07-25 2015-05-28 Semtech Canada Corporation Low latency digital jitter termination for repeater circuits
WO2015145986A1 (ja) * 2014-03-27 2015-10-01 日本電気株式会社 光トランシーバ制御回路、光ネットワークシステムおよび光トランシーバの出力制御方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2464043B1 (en) * 2009-08-03 2019-03-13 Mitsubishi Electric Corporation Optical line termination, pon system, and data reception processing method
US8644713B2 (en) * 2009-11-12 2014-02-04 Packet Photonics, Inc. Optical burst mode clock and data recovery
US9097790B2 (en) * 2012-02-02 2015-08-04 The United States Of America As Represented By The Secretary Of The Army Method and apparatus for providing radio frequency photonic filtering
JP5689498B2 (ja) * 2013-05-08 2015-03-25 ファナック株式会社 シリアル通信制御回路
CN103354493B (zh) * 2013-06-26 2016-06-29 华为技术有限公司 一种时钟恢复电路、光接收机及无源光网络设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332720A (ja) * 1999-05-24 2000-11-30 Toshiba Corp 光入力断検出装置
JP2006041718A (ja) * 2004-07-23 2006-02-09 Nec Corp 送端切替方法およびセット予備端局装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3034268B2 (ja) 1990-02-19 2000-04-17 株式会社日立製作所 ディスク状記録媒体および記録／再生装置
JP3163616B2 (ja) 1990-03-23 2001-05-08 松下電器産業株式会社 基準クロック制御装置
US5182740A (en) 1990-09-20 1993-01-26 Hitachi, Ltd. Method and apparatus for correctly storing data recorded on a rotational disc-shaped recording medium despite occurrence of clock synchronization disorder
JP2614670B2 (ja) 1990-09-20 1997-05-28 株式会社日立製作所 記録再生装置のデータ取り込み方法及び装置
EP0920194A4 (en) 1996-08-13 2000-11-02 Fujitsu General Ltd PHASE CONTROL CIRCUIT FOR DIGITAL DISPLAY DEVICE
JPH1055161A (ja) 1996-08-13 1998-02-24 Fujitsu General Ltd デジタル映像処理装置用のｐｌｌ回路
JPH1174785A (ja) 1997-08-28 1999-03-16 Nippon Columbia Co Ltd フェーズ・ロックド・ループ制御装置
JP3592243B2 (ja) 2001-03-02 2004-11-24 日本電気通信システム株式会社 ランダムパタン送受信方法並びにこれを用いた光ディジタル伝送装置
US7809275B2 (en) * 2002-06-25 2010-10-05 Finisar Corporation XFP transceiver with 8.5G CDR bypass
US7356076B2 (en) * 2002-11-01 2008-04-08 Broadcom Corporation System and method supporting auto-recovery in a transceiver system
JP4900317B2 (ja) * 2008-05-12 2012-03-21 富士通株式会社 フレーム送信装置、フレーム送信方法およびフレーム送信プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332720A (ja) * 1999-05-24 2000-11-30 Toshiba Corp 光入力断検出装置
JP2006041718A (ja) * 2004-07-23 2006-02-09 Nec Corp 送端切替方法およびセット予備端局装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150146834A1 (en) * 2011-07-25 2015-05-28 Semtech Canada Corporation Low latency digital jitter termination for repeater circuits
US9444615B2 (en) * 2011-07-25 2016-09-13 Semtech Canada Corporation Low latency digital jitter termination for repeater circuits
WO2015145986A1 (ja) * 2014-03-27 2015-10-01 日本電気株式会社 光トランシーバ制御回路、光ネットワークシステムおよび光トランシーバの出力制御方法
JPWO2015145986A1 (ja) * 2014-03-27 2017-04-13 日本電気株式会社 光トランシーバ制御回路、光ネットワークシステムおよび光トランシーバの出力制御方法
US9960841B2 (en) 2014-03-27 2018-05-01 Nec Corporation Optical-transceiver control circuit, optical network system, and output control method of optical-transceiver

Also Published As

Publication number Publication date
US20110293047A1 (en) 2011-12-01
JPWO2010103576A1 (ja) 2012-09-10
JP5067504B2 (ja) 2012-11-07
US8396171B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
JP5067504B2 (ja) データ受信回路
US7924076B2 (en) Data recovery circuit
US7734000B2 (en) Clock and data recovery circuits
JP6092727B2 (ja) 受信装置
US8344769B2 (en) Jitter suppression circuit and jitter suppression method
US6819153B2 (en) Semiconductor device for clock signals synchronization accuracy
US7242740B2 (en) Digital phase-locked loop with master-slave modes
US6600797B1 (en) Phase frequency synchronism circuit and optical receiver
US20030214332A1 (en) Phase locked loop with low steady state phase errors and calibration circuit for the same
EP1271785B1 (en) Noise-resistive, burst-mode receiving apparatus and method for recovering clock signal and data therefrom
US7346139B2 (en) Circuit and method for generating a local clock signal
KR20080086407A (ko) 데이터 전송 디바이스, 클록 스위칭 회로 및 클록 스위칭방법
EP1113616B1 (en) Method for recovering a clock signal in a telecommunications system and circuit thereof
US20050084048A1 (en) Clock and data recovery circuit
JP7280587B2 (ja) 受信装置および送受信システム
JP3799357B2 (ja) 位相周波数同期回路、同期判定回路および光受信器
JP4956989B2 (ja) クロック同期方法およびクロック同期回路
EP1168706B1 (en) Method and circuit for aligning data flows in time division frames
US7016441B1 (en) Bit synchronizing circuit
US7215210B2 (en) Clock signal outputting method, clock shaper and electronic equipment using the clock shaper
JP4089352B2 (ja) フレームパルス切替回路及びその位相制御方法
JP5515920B2 (ja) Ｄｐｌｌ回路
US20120163794A1 (en) Level transition determination circuit and method for using the same
JP2005294942A (ja) ビットフリーｃｄｒのｐｌｌ同期安定化方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09841408

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011503564

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09841408

Country of ref document: EP

Kind code of ref document: A1