JP5067504B2 - データ受信回路 - Google Patents
データ受信回路 Download PDFInfo
- Publication number
- JP5067504B2 JP5067504B2 JP2011503564A JP2011503564A JP5067504B2 JP 5067504 B2 JP5067504 B2 JP 5067504B2 JP 2011503564 A JP2011503564 A JP 2011503564A JP 2011503564 A JP2011503564 A JP 2011503564A JP 5067504 B2 JP5067504 B2 JP 5067504B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- fixed pattern
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/005—Correction by an elastic buffer
Description
開示のデータ受信回路は、受信信号からクロックとデータを再生するクロック・データ再生回路と、固定パターンデータを生成する固定パターン発生回路と、前記固定パターン発生回路で生成される前記固定パターンデータと、前記クロック・データ再生回路で抽出される抽出データの一方を選択して出力する第1の選択回路と、基準クロックと、前記クロック・データ再生回路で抽出される抽出クロックの一方を選択して出力する第2の選択回路と、入力信号断又は前記クロック・データ再生回路がロック喪失状態のとき、前記第1の選択回路から前記固定パターンデータを出力させると共に、前記第2の選択回路から前記基準クロックを出力させるように選択動作を制御する切替回路とを備える。
自動切替回路(切替回路に対応する)18は、光信号断又はロック喪失状態となったとき、第1のセレクタ15と第2のセレクタ16が、固定パターンデータと基準クロックを選択するような切替信号を出力する。自動切替回路18には、光信号断が検出されたとき、信号検出回路20から光信号断検出信号LOS(Loss of Signal)出力される。また、クロック・データ再生回路13がロック喪失状態となったとき、エラー検出回路21からロック喪失信号LOL(Loss of Lock)が出力される。
第1のセレクタ(第1の選択回路に対応する)15は、自動切替回路18から出力される切替信号に従って、バッファ回路14から出力されるデータCDR_DATAと、固定パターン発生回路17から出力される固定パターンデータの一方を選択して出力する。第1のセレクタ15の出力データを出力DATAと呼ぶ。
図2に示すように、信号検出回路20の出力信号である信号断検出信号LOSは、信号断となってから、信号検出回路20において実際に信号断が検出されるまでの時間terror_onが経過したときハイレベルに変化する。また、信号断検出信号LOSは、信号が再開されてから所定の遅延時間terror_offが経過してからローレベルに変化する。
上記の回路動作の説明では、信号断検出信号LOSがハイレベルとなった場合について説明したが、クロック・データ再生回路13がロック喪失状態になった場合にも、同様に固定パターンデータと基準クロックを出力することができる。
図3のデータ受信回路31は、図1のデータ受信回路11と同じ効果を得ることができる。
一般に、入力信号が断となると、クロック・データ再生回路13は、出力データとしてALL−High又はALL−Lowの異常データを出力する。
信号検出回路20の出力信号である信号断検出信号LOSは、通常はローレベルで、信号断となってから信号検出回路20が信号断を検出までの遅延時間であるterror_on時間経過した後、ハイレベルに変化する。信号断検出信号LOSがハイレベルに変化すると、オア回路41からハイレベルの切替信号が第1のセレクタ15と第2のセレクタ16に出力される。切替信号がハイレベルに変化すると、第1のセレクタ15は、固定パターン発生回路17の出力信号である固定パターンデータを選択して出力する。
図6(A)に示すように、自動切替回路51は、オア回路41とその後段に接続された遅延回路42を有する。
オア回路41の出力信号はカウンタ45のリセットRST端子に入力すると共に、インバータ43を介して入力IN端子に入力している。カウンタ45のクロックCLK端子には、基準クロック信号(基準CLK)が入力している。カウンタ45の出力は、インバータ44を介して第1のセレクタ15と第2のセレクタ16に出力される。
最初に、信号断となり、信号断検出信号LOS(又はロック喪失信号LOL)が一定期間ハイレベルとなり、その後ローレベルに変化する場合の回路動作を、図7を参照して説明する。
カウンタ45のカウント値が一定値に達すると、カウンタ45の出力がハイレベルに変化し、遅延回路42の出力がローレベルに変化する。
PLL回路は、位相比較器72と、ループフィルタ73と、電圧制御発振器(VCO:Voltage Controlled Oscillator)74と、分周器75と、閾値判定回路71を有する。
図12は、第2の実施の形態のバッファ回路83の一例を示す図である。バッファ回路83は、固定パターン発生器91と、固定パターン初期状態保持回路92と、n個のDフリップフロップD1〜Dnと、n個のセレクタSEL1〜nを有する。また、バッファ回路83は、第1切替信号発生回路93と、第2切替信号発生回路94を有する。固定パターン発生器91と固定パターン初期状態保持回路92が、固定パターン発生回路に対応する。
信号断検出信号LOS又はロック喪失信号LOLがハイレベルに変化すると、第1切替信号発生回路93から、信号断検出信号LOS又はロック喪失信号LOLがハイレベルの間ハイレベルとなる第1切替信号が出力される。同時に、第2切替信号発生回路94から、信号断検出信号LOS又はロック喪失信号LOLがハイレベルに変化したときハイレベルとなり、一定期間後にローレベルになる第2切替信号が出力される。
Claims (4)
- 受信信号からクロックとデータを再生するクロック・データ再生回路と、
固定パターンデータを生成する固定パターン発生回路と縦続接続された、固定パターンデータおよびデータを入力する複数の記憶回路を有するバッファ回路と、
信号断又は前記クロック・データ再生回路がロック喪失状態のときには、前記複数の記憶回路に記憶されている複数のデータを、前記固定パターン出力回路から出力される前記固定パターンデータに同時に置き換える制御を行う切替回路と、
前記切替回路が固定パターンデータからデータに切り替えるタイミングを所定時間だけ遅延させる、前記切替回路に設けられた遅延回路とを備えるデータ受信回路。 - 前記固定パターン発生回路は、前記複数の記憶回路の初段の記憶回路に固定パターンデータを順次供給する固 定パターン発生器と、前記複数の記憶回路の一部又は全部の記憶回路に設定する固定パターンデータを保持する固定パターンデータ保持回路を有する請求項1記載のデータ受信回路。
- 前記固定パターン発生器から出力される固定パターンデータと、前記クロック・データ再生回路の出力データの一方を選択して前記複数の記憶回路の初段の前記記憶回路に出力する第1の選択回路と、
前記固定パターン保持回路から出力される固定パターンデータと、前段の記憶回路の出力データの一方を選択して次段の記憶回路に出力する複数の選択回路とを有する請求項2記載のデータ受信回路。 - 信号断又はロック喪失状態となったときに、前記固定パターン発生器から出力される固定パターンデータを選択して初段の前記記憶回路に出力するように、前記第1の選択回路の選択動作を制御する第1の切替信号発生回路と、
信号断又はロック喪失状態となったとき、前記固定パターン保持回路から出力される固定パターンデータを選択して前記複数の記憶回路の2段目以降の記憶回路に同時に出力するように、前記複数の選択回路の選択動作を制御する第2の切替信号発生回路とを備える請求項3記載のデータ受信回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2009/001136 WO2010103576A1 (ja) | 2009-03-13 | 2009-03-13 | データ受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010103576A1 JPWO2010103576A1 (ja) | 2012-09-10 |
JP5067504B2 true JP5067504B2 (ja) | 2012-11-07 |
Family
ID=42727886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011503564A Expired - Fee Related JP5067504B2 (ja) | 2009-03-13 | 2009-03-13 | データ受信回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8396171B2 (ja) |
JP (1) | JP5067504B2 (ja) |
WO (1) | WO2010103576A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011016105A1 (ja) * | 2009-08-03 | 2011-02-10 | 三菱電機株式会社 | 局内装置、ponシステムおよびデータ受信処理方法 |
US8644713B2 (en) * | 2009-11-12 | 2014-02-04 | Packet Photonics, Inc. | Optical burst mode clock and data recovery |
CN103828287B (zh) * | 2011-07-25 | 2016-08-17 | 西姆特科加拿大有限公司 | 用于中继器电路的低时延数字抖动终止 |
US9097790B2 (en) * | 2012-02-02 | 2015-08-04 | The United States Of America As Represented By The Secretary Of The Army | Method and apparatus for providing radio frequency photonic filtering |
JP5689498B2 (ja) * | 2013-05-08 | 2015-03-25 | ファナック株式会社 | シリアル通信制御回路 |
CN103354493B (zh) * | 2013-06-26 | 2016-06-29 | 华为技术有限公司 | 一种时钟恢复电路、光接收机及无源光网络设备 |
JP6319423B2 (ja) * | 2014-03-27 | 2018-05-09 | 日本電気株式会社 | 光トランシーバ制御回路、光ネットワークシステムおよび光トランシーバの出力制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332720A (ja) * | 1999-05-24 | 2000-11-30 | Toshiba Corp | 光入力断検出装置 |
JP2006041718A (ja) * | 2004-07-23 | 2006-02-09 | Nec Corp | 送端切替方法およびセット予備端局装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3034268B2 (ja) | 1990-02-19 | 2000-04-17 | 株式会社日立製作所 | ディスク状記録媒体および記録/再生装置 |
JP3163616B2 (ja) | 1990-03-23 | 2001-05-08 | 松下電器産業株式会社 | 基準クロック制御装置 |
JP2614670B2 (ja) | 1990-09-20 | 1997-05-28 | 株式会社日立製作所 | 記録再生装置のデータ取り込み方法及び装置 |
US5182740A (en) | 1990-09-20 | 1993-01-26 | Hitachi, Ltd. | Method and apparatus for correctly storing data recorded on a rotational disc-shaped recording medium despite occurrence of clock synchronization disorder |
JPH1055161A (ja) | 1996-08-13 | 1998-02-24 | Fujitsu General Ltd | デジタル映像処理装置用のpll回路 |
CA2263221C (en) | 1996-08-13 | 2002-05-28 | Masanori Kurita | Pll circuit for digital display apparatus |
JPH1174785A (ja) | 1997-08-28 | 1999-03-16 | Nippon Columbia Co Ltd | フェーズ・ロックド・ループ制御装置 |
JP3592243B2 (ja) | 2001-03-02 | 2004-11-24 | 日本電気通信システム株式会社 | ランダムパタン送受信方法並びにこれを用いた光ディジタル伝送装置 |
US7809275B2 (en) * | 2002-06-25 | 2010-10-05 | Finisar Corporation | XFP transceiver with 8.5G CDR bypass |
US7356076B2 (en) * | 2002-11-01 | 2008-04-08 | Broadcom Corporation | System and method supporting auto-recovery in a transceiver system |
JP4900317B2 (ja) * | 2008-05-12 | 2012-03-21 | 富士通株式会社 | フレーム送信装置、フレーム送信方法およびフレーム送信プログラム |
-
2009
- 2009-03-13 JP JP2011503564A patent/JP5067504B2/ja not_active Expired - Fee Related
- 2009-03-13 WO PCT/JP2009/001136 patent/WO2010103576A1/ja active Application Filing
-
2011
- 2011-08-15 US US13/209,506 patent/US8396171B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332720A (ja) * | 1999-05-24 | 2000-11-30 | Toshiba Corp | 光入力断検出装置 |
JP2006041718A (ja) * | 2004-07-23 | 2006-02-09 | Nec Corp | 送端切替方法およびセット予備端局装置 |
Also Published As
Publication number | Publication date |
---|---|
US8396171B2 (en) | 2013-03-12 |
US20110293047A1 (en) | 2011-12-01 |
JPWO2010103576A1 (ja) | 2012-09-10 |
WO2010103576A1 (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5067504B2 (ja) | データ受信回路 | |
US7924076B2 (en) | Data recovery circuit | |
US7684531B2 (en) | Data recovery method and data recovery circuit | |
US7027544B2 (en) | Data clocked recovery circuit | |
JP6092727B2 (ja) | 受信装置 | |
US8537947B2 (en) | Oversampling circuit, serial communication apparatus and oversampling method | |
US20110026940A1 (en) | Optical communication device | |
KR100371300B1 (ko) | 비트동기회로 | |
JP2010147558A (ja) | クロックデータリカバリ回路 | |
US6600797B1 (en) | Phase frequency synchronism circuit and optical receiver | |
EP1271785B1 (en) | Noise-resistive, burst-mode receiving apparatus and method for recovering clock signal and data therefrom | |
US7346139B2 (en) | Circuit and method for generating a local clock signal | |
EP1113616B1 (en) | Method for recovering a clock signal in a telecommunications system and circuit thereof | |
US20050084048A1 (en) | Clock and data recovery circuit | |
JP7280587B2 (ja) | 受信装置および送受信システム | |
JP3799357B2 (ja) | 位相周波数同期回路、同期判定回路および光受信器 | |
JP4956989B2 (ja) | クロック同期方法およびクロック同期回路 | |
US8615063B2 (en) | Level transition determination circuit and method for using the same | |
US20120126854A1 (en) | Frequency regeneration circuit and frequency regeneration method | |
US20020064175A1 (en) | Method and circuit for aligning data flows in time division frames | |
JP4089352B2 (ja) | フレームパルス切替回路及びその位相制御方法 | |
JP5515920B2 (ja) | Dpll回路 | |
JP2005294942A (ja) | ビットフリーcdrのpll同期安定化方法 | |
JP2009010747A (ja) | クロックデータ再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120608 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5067504 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |