JP3799357B2 - 位相周波数同期回路、同期判定回路および光受信器 - Google Patents

位相周波数同期回路、同期判定回路および光受信器 Download PDF

Info

Publication number
JP3799357B2
JP3799357B2 JP2004110644A JP2004110644A JP3799357B2 JP 3799357 B2 JP3799357 B2 JP 3799357B2 JP 2004110644 A JP2004110644 A JP 2004110644A JP 2004110644 A JP2004110644 A JP 2004110644A JP 3799357 B2 JP3799357 B2 JP 3799357B2
Authority
JP
Japan
Prior art keywords
phase
frequency
comparator
output
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004110644A
Other languages
English (en)
Other versions
JP2004222325A (ja
Inventor
淳 長谷川
哲哉 青木
武 山下
Original Assignee
日本オプネクスト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オプネクスト株式会社 filed Critical 日本オプネクスト株式会社
Priority to JP2004110644A priority Critical patent/JP3799357B2/ja
Publication of JP2004222325A publication Critical patent/JP2004222325A/ja
Application granted granted Critical
Publication of JP3799357B2 publication Critical patent/JP3799357B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Description

本発明は、光伝送システムに関わり、特に光ファイバ伝送に用いる位相同期回路に関する。
光伝送システムでは、光受信信号を受光素子で光電変換し電気信号に変換する。この変換された電気信号を等価増幅し、2値化したNRZ符号のデータは、光受信レベルが大きいとジッタが小さく、光受信レベルが小さくなるに従いジッタが増加し、光信号が無い場合は雑音出力となりジッタ無限大に相当する。また、光送信回路及び光受信回路によりこのデータにはパルス幅歪みが生じる。
このようなデータ信号からデータに同期したクロック信号を発生させる関連の位相周波数同期回路の構成を図1に示す。位相比較器10は、入力データとクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する。周波数比較器20は、入力データの伝送速度を基準としたクロック信号の周波数の大小を出力し、入力データとクロック信号が同期して所定位相差以内になると周波数の大小を出力しない。位相比較器10の出力と周波数比較器20の出力を重ね合わせ器80を介してループフィルタ40に入力する。VCO(電圧制御発振器以下VCOと言う)50はループフィルタ40の出力に基づき発振周波数を可変してクロック信号を出力し、入力データとクロック信号の同期を行う。本構成の位相周波数同期回路としては、例えば1992 IEEE International Solid-State Circuits Conference p.162「TP10.3:A 8Gb/s Si Bipolar Phase and Frequency Detector IC for Clock Extraction」(非特許文献1)や、特開平6−216766号公報(特許文献1)に記載されている。
また、ディスクを使用したファイル装置では、ディスクの回転むら等の原因でデータ速度の1%程度のゆれが存在し、光受信回路からのデータ信号からみてファイル装置からのデータ信号はジッタおよびパルス幅歪みが小さい。このようなデータ信号からデータに同期したクロック信号を発生させる関連の位相周波数同期回路の構成を図2に示す。第1位相比較器10−1は、入力データとクロック信号の位相差に応じたパルス幅の電圧を出力する。周波数比較器20は、入力データとクロック信号との比較を行い、データに規定されたマーク長の制限を外れる状態を検出することでクロックの周波数がデータの周波数に対して高いか低いかを判別し出力する。
第2位相比較器10−2は、入力とクロック信号の位相差を全て位相進みまたは位相遅れとして、入力とクロック信号の位相差に応じたパルス幅の電圧を出力する。第2位相比較器10−2は、入力データとクロック信号と周波数比較器20出力を入力として、周波数比較器20出力に応じて入力データとクロック信号の位相差が進みあるいは遅れのどちらかの位相差を出力する。同期判定器は、入力データとクロック信号との比較を行い、データに規定されたマーク長の制限を外れる状態を検出することで、同期か非同期かを判定する。スイッチ1は第1位相比較器出力と第1ループフィルタ40−1の間にあり同期判定器出力の同期信号に閉じて非同期信号により開く。スイッチ1は第2位相比較器出力と第2ループフィルタ40−2の間にあり同期判定器出力の非同期信号に閉じて同期信号により開く。第1ループフィルタ40−1と第2ループフィルタ40−2を加算器を介してVCO50に入力する。VCO50は加算器出力に基づき発振周波数を可変してクロック信号を出力し、入力データとクロック信号の同期を行う。本構成の位相周波数同期回路としては、特開平9−284269号公報(特許文献2)に記載されている。
特開平6−216766号公報 特開平9−284269号公報 1992 IEEE International Solid-State Circuits Conference p.162 「TP10.3:A 8Gb/s Si Bipolar Phase and Frequency Detector IC for Clock Extraction」
図1の位相周波数同期回路において、ループフィルタ定数は同期状態である位相比較器10とループフィルタ40とVCO50からなるループ特性により決定する。非同期状態では周波数比較器20とループフィルタ40とVCO50からなるループであるが、非同期状態に対応したループフィルタ定数に選べないため、非同期状態から同期するまでの時間は長くなる問題がある。
図2の位相周波数同期回路において、スイッチ1が開いてスイッチ2が閉じている非同期状態からデータとクロックの周波数が近づき同期判定回路30が同期判定信号を出力する状態を考える。同期判定信号を出力する時は、第1ループフィルタ出力と第2ループフィルタ出力を加算した加算器出力がVCO50の発振周波数からみて所定の値に近づいた状態であって、第1位相比較器出力と第1ループフィルタ出力に電圧レベルの差があることが想定される。スイッチ1が閉じてスイッチ2が開いた時、第1位相比較器10−1の出力と第1ループフィルタ40−1の出力の電圧レベルの差により加算器90の出力に急激な変化が起こり、位相周波数同期回路が不安定となる可能性がある。従って、図2の位相周波数同期回路は、2つのループフィルタを備えて周波数の引き込み特性と位相の引き込み特性を個別に設定できるが、周波数引き込みモードから位相引き込みモード切り替え時に位相周波数同期回路が不安定となる問題がある。
また、図1で、微弱な光信号を等価増幅し2値化した大きいジッタのあるデータを、位相周波数同期回路に入力した場合を考える。図1の位相周波数同期回路で位相同期が取れている状態においても、入力ジッタが瞬間的に所定の位相差を超えて周波数比較器10が動作し、クロックジッタが瞬間的に増大する問題がある。図2の位相周波数同期回路では、入力ジッタが瞬間的に所定の位相差を超えると同期判定器30が非同期と誤判定し位相同期モードから周波数同期モードに切り替わりクロック信号のジッタが増加する問題がある。光受信回路にクロック信号のジッタが増加する特性の位相周波数同期回路を用いると急激な誤り率増大を起こす問題がある。
また、一般に、入力データがNRZ符号でパルス幅歪みがある場合、入力データの立ち上がりと立ち下がりの両エッジを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器は、異なる2値の波高値またはパルス幅の電圧をランダムな周期で出力する問題がある。位相比較器とフィルタとVCOからなる位相比較モードのループ構成では、位相比較器が異なる2値の波高値またはパルス幅の電圧をランダムな周期で出力すると、ループ帯域内の位相比較器出力のランダム成分がクロックジッタの増加を引き起こす。周波数比較器とフィルタとVCOからなるループ構成では、位相比較器が異なる2値の波高値またはパルス幅の電圧をランダムな周期で出力すると、周波数比較判定の間隔が入力データ幅の整数倍とならず周波数比較判定の精度が低下する。位相同期モードで引き込める周波数まで周波数同期モードで引き込めないと、位相周波数同期回路は誤同期する問題がある。
以上、本発明の目的は、同期状態は位相比較器とフィルタとVCOからなる位相同期ループ構成とし、非同期状態同期では周波数比較器とフィルタとVCOからなる周波数同期ループ構成として、周波数同期ループから位相同期ループに切り替える時に位相周波数同期回路を不安定動作させずに非同期状態から同期するまでの時間を短くする位相周波数同期回路を提供することである。
本発明の他の目的は、位相周波数同期回路の位相比較モードで同期動作できるが瞬間的に所定の位相差を超えるジッタが入力データにある場合に、同期判定器出力が同期していると判定して入力ジッタが増大して瞬間的に周波数比較器が動作してもループフィルタに周波数比較器出力が伝達されず位相比較モードで同期動作を行いクロックジッタが瞬間的に増大しない位相周波数同期回路を提供することである。
本発明の他の目的は、入力データがNRZ符号でパルス幅歪みがある場合、NRZ符号のランダム成分によるジッタ増加を防止でき、また、NRZ符号でパルス幅歪みがある場合では、周波数比較間隔が入力データの整数倍となり、周波数比較器の周波数比較精度低下を防止できる位相周波数同期回路を提供することである。
上記課題を解決するために、入力データとクロック信号とを入力とし入力データを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器と、入力データとクロック信号とを入力とし入力データの伝送速度を基準としたクロック信号の周波数の大小を出力する周波数比較器と、入力データとクロック信号とを入力として位相及び周波数の同期判定を行う同期判定器と、位相比較器出力を入力とし同期判定器が同期と判定した場合に閉じて非同期と判定した場合に開くスイッチ1と、周波数比較器出力を入力とし同期判定器が同期と判定した場合に開いて非同期と判定した場合に閉じるスイッチ2と、スイッチ1出力とスイッチ2出力を入力とするループフィルタと、ループフィルタ出力に基づき周波数を可変してクロック信号を出力するVCOとを設けたことを特徴とする。
本発明によれば、位相比較器とフィルタとVCOからなる位相同期ループ構成とし、非同期状態では周波数比較器とフィルタとVCOからなる周波数同期ループ構成として、周波数同期ループから位相同期ループに切り替える時に位相周波数同期回路を不安定動作させずに非同期状態から同期するまでの時間を短くできる効果がある。
また、本発明によれば、位相周波数同期回路の位相比較モードで同期動作できるが瞬間的に所定の位相差を超えるジッタが入力データにある場合に、同期判定器出力が同期していると判定して入力ジッタが増大して瞬間的に周波数比較器が動作してもループフィルタに周波数比較器出力が伝達されず位相比較モードで同期動作を行いクロックジッタが瞬間的に増大しない効果がある。
また、本発明によれば、入力データがNRZ符号でパルス幅歪みがある場合、位相比較器が検出した入力データとクロック信号の位相差がパルス幅歪みの有無で変化しない効果がある。
また、本発明によれば、同期状態において抵抗とコンデンサの直列接続からなるループフィルタが、ループフィルタのコンデンサ端子電圧によりループフィルタの抵抗で発生する電圧が変化せず高周波ループ特性が一定となる効果がある。
以下、発明の実施の形態を図を用いて説明する。
図3は、本発明による位相周波数同期回路の一実施例ある。
本発明の位相周波数同期回路は、入力データとクロック信号とを入力とし入力データを基準としたクロック信号の位相差に応じた波高値またはパルス幅の電圧を出力する位相比較器10と、入力データとクロック信号とを入力とし入力データの伝送速度を基準としたクロック信号の周波数の大小を出力する周波数比較器20と、入力データとクロック信号とを入力として位相及び周波数の同期判定を行う同期判定器30と、位相比較器10の出力を入力とし同期判定器30が同期と判定した場合に閉じて非同期と判定した場合に開くスイッチ1と、周波数比較器20の出力を入力とし同期判定器30が同期と判定した場合に開いて非同期と判定した場合に閉じるスイッチ2と、スイッチ1出力とスイッチ2出力を入力とするループフィルタ40と、ループフィルタ40の出力に基づき周波数を可変してクロック信号を出力するVCO50で構成されている。
同期判定器30は、入力データとVCO出力であるクロック信号とが同期か非同期か判定する。同期と判定するとSW1を閉じてSW2を開け、位相比較器10、抵抗R1とコンデンサC1で構成したループフィルタ、VCO50でループを構成する。非同期と判定するとSW1を開けてSW2を閉じ、周波数比較器20、抵抗R2とコンデンサC1で構成したループフィルタ、VCO50でループを構成する。入力ジッタが増大して周波数比較器20が動作しても同期判定器30が同期と判定すると周波数比較器20がループ外となり、クロックジッタの増加を防止する。非同期状態では、不安定動作する位相比較器10がループ外となるので誤同期しない。また、同期状態のフィルタ特性を維持したままで非同期状態に対応したループフィルタ特性を抵抗R2にて実現できるので、非同期状態から同期するまでの時間を短くした最適特性が実現できる。
図4は、本発明を用いた同期判定器の実施例を示すものである。
本発明による同期判定器30は、クロック信号の位相を90°シフトする90°移相器31と、入力データと90°移相器31の出力を入力とし入力データを基準としたクロック信号の位相差がー90°〜+90°の時ハイレベルを出力し、クロック信号の位相差がー180°〜−90°またはが+90°〜+180°の時ローレベルを出力する第2の位相比較器32と、第2の位相比較器32の出力を入力とし所定の帯域の低域通過フィルタ33と、低域通過フィルタ33の出力を入力とし第2の位相比較器32の出力のハイレベルとローレベルの中点からハイレベルの間に閾値を設定したヒステリシス付比較器35で構成されている。
次に本発明による同期判定器30の詳細な動作を説明する。
第2の位相比較器32は、入力データと90°位相のずれたクロック信号である移相器31出力の位相差に応じた波高値の電圧を出力し入力データとクロック信号の位相差が0の時、最大値(又は最小値、以下最大値の場合を記す)を出力する。一方、入力データとクロック信号に位相差が生じた場合、第2位相比較器32出力は、入力データ伝送速度とクロック信号周波数の位相差に応じた位相のビート信号となる。
第2の位相比較器32出力は低域通過フィルタ33を介してヒステリシス付き比較器35に入力する。ヒステリシス付き比較器35の閾値は、第2の位相比較器32出力のローレベルを0基準としてハイレベルを1とすると0.75のレベル近傍に設定する。低域通過フィルタ33の帯域以上のビート信号となる程、入力データとクロック信号の位相差が大きい場合は、低域通過フィルタ33出力は0.5のレベル近傍となり、ヒステリシス付き比較器35出力は、非同期判定を出力する。入力データとクロック信号の周波数が一致している場合は、第2の位相比較器32は最大値近傍の電圧となり、低域通過フィルタ33出力は1のレベル近傍となり、ヒステリシス付き比較器35出力は同期判定を出力する。
低域通過フィルタ33を用いれば、ジッタの大きい入力データの場合に第2の位相比較器32で出力する瞬間的な非同期信号を抑圧するので、入力データのジッタ増加でも正しく同期判定を行うことができる。
ヒステリシス付き比較器35は、非同期状態から同期状態へ遷移する過程で低域通過フィルタ33の不安定な変動で同期判定出力がばたつくのを防止する。
この時、同期判定器30は、同期状態の位相比較器10とフィルタ40とVCO50からなるループ構成のジッタを伝達するジッタトランスファ帯域をftcとすると、入力データの伝送速度とクロック信号周波数の周波数差がftcのπ倍以下で同期と判断するものである。位相比較器10とフィルタ40とVCO50からなる位相引き込みループは、入力データとクロック信号の位相差を小さくする制御を通して、入力データの伝送速度とクロック信号周波数の周波数差を小さくする制御を行う。クロック信号周波数の周波数ずれ量をf(t)とし、初期値をΔfとすると、位相引き込みループのf(t)は数(1)で表せる。
Figure 0003799357
数(1)のt=0→∞での位相シフトをΔθとすると、Δθは数(2)で表せる。
Figure 0003799357
Δθが数πとなると位相比較器出力が進み及び遅れを数回発生させ、位相引き込みループは不安定となると考え、Δθ=πが位相引き込みループの安定ポイントとする。
これより、Δf=π*ftcとなり、入力データ伝送速度とクロック信号周波数の周波数差がftcのπ倍以下で位相引き込みループは安定動作する。非同期状態から同期する過程で、入力データ伝送速度とクロック信号周波数の周波数差がftcのπ倍以下で同期判定回路30が同期信号を出力することにより、位相引き込みループは安定動作で周波数引き込みを行い誤同期を防止できる。
図5は、本発明を用いた具体的な構成例を示すもので、図に示す周波数比較器20と同期判定器30の具体的な構成例は図6に示す。なお、VCO51は、クロック信号と90°位相シフトしたクロック信号をそれぞれ差動で出力する構成のものである。
図5のスイッチ付位相比較器11は、入力データとクロック信号の位相差に応じたパルス幅の電圧をNAND1が出力し、NAND1の出力がある時のみ固定パルスをNAND2が出力する。バイポーラトランジスタT100からT103で構成する回路はNAND1及びNAND2の電圧信号を電流信号に変換する。入力データとクロック信号の位相差が無い場合は、スイッチ付位相比較器11の平均電流出力が0となる様NAND2の固定パルス幅を設定している。MOSトランジスタM1及びM2は、同期状態では同期判定器30正相出力がハイレベルとなってスイッチ付位相位相比較器11を動作させ、非同期状態では同期判定器30正相出力がローレベルとなってスイッチ付位相位相比較器11の出力を停止する。スイッチ付位相位相比較器11出力をループフィルタ40のR1に接続し、スイッチSW2を介して周波数比較器20出力をループフィルタ40のR2に接続する。本構成により、同期時はスイッチ付位相位相比較器11と、R1とC1で構成したループフィルタ40と、VCO51からなるループ構成となり、非同期時は周波数比較器20と、R2とC1で構成したループフィルタ40と、VCO51からなるループ構成となる。VCO51の平均した発振周波数は、C1の電位で制御しており、ループ切り替え前後におけるVCO51の平均した発振周波数変化はない。また、R2は同期時のループに含まないことにより非同期のループ特性だけで最適化できるため、非同期状態から同期するまでの時間を短くすることができる。また、スイッチ付位相位相比較器11が誤動作するほど周波数がずれている非同期状態の場合でも、スイッチ付位相位相比較器11をループに含まないため誤同期を防止できる。
図6は、図5に示す周波数比較器20と同期判定器30の具体的な構成例を示し、周波数比較器20と同期判定器30に用いた第2位相比較器32を共通化した例である。クロック信号は2値のデジタル信号とし、周波数比較器20と同期判定器30はアナログでなくデジタルで動作する場合を説明する。
周波数比較器20は、位相比較器21と第2の位相比較器32とロジック回路22からなる。位相比較器21および第2の位相比較器32は、クロックTの立ち上がりエッジでデータDのレベルを保持するフリップフロップ回路である。位相比較器21は、入力データをフリップフロップ回路のクロックTへ接続しクロック信号をフリップフロップ回路のデータDへ接続して、入力データとクロック信号の位相差0のタイミングを図7aに示す状態とする。
これより、位相比較器21は、入力データの立ち上がりエッジを基準としてクロック信号の位相が−π〜0と進んでいる場合にローレベルを出力しクロック信号の位相が0〜+πと遅れている場合はハイレベルを出力する。第2の位相比較器32は、入力データをフリップフロップ回路のクロックTへ接続し90°クロック信号をフリップフロップ回路のデータDへ接続するので、入力データの立ち上がりエッジ基準としてクロック信号の位相が−0.5π〜+0.5πと位相差が小さい場合はハイレベルを出力し、クロック信号の位相が−π〜−0.5π又は+0.5π〜+πと位相差が大きい場合はローレベルを出力する。
入力データ信号に対してクロック信号の周波数が低い場合のタイミングチャートを図7cに示す。ロジック回路内T21:エミッタは図7cの第2位相比較器出力QのV点を取り込み、ロジック回路内T23:エミッタは図7cの第2の位相比較器出力QのVV点を取り込む。周波数比較器20出力は、周波数判定ができない状態では出力振幅の中点レベルを出力し、クロック周波数が低いと判定できたポイントでローレベルを出力している。なお、クロック周波数が高いと判定できたポイントではハイレベルを出力する。
同期判定器30は、第2の位相比較器32と低周波数帯域増幅器34とヒステリシス付比較器35からなる。図7cに示すタイミングチャートの第2の位相比較器32出力は、入力データ信号とクロック信号の周波数差に応じたパルスがする。低周波数帯域増幅器34が狭帯域であると実線で示す波形となり、ヒステリシス付比較器35の閾値を一点鎖線に示すように設定するとタイミングチャート上の期間でヒステリシス付比較器35出力は常時ローレベルとなり、非同期状態を示す。低周波数帯域増幅器34が広帯域であると点線で示す波形となり、ヒステリシス付比較器35の閾値以上となるポイントが生じ、ヒステリシス付比較器35出力は間欠的に同期状態を示すハイレベルを出力する。低周波数帯域増幅器34は、入力データ信号とクロック信号の周波数差が大きい状態で同期判定器30が間欠的に同期信号を出力する事を防止する機能がある。低周波数帯域増幅器34は、ジッタの大きい入力データの場合に第2位相比較器32で発生する瞬間的な非同期信号を抑圧する効果もある。
図7cは、入力データが10繰り返しの時であるが、入力データがランダムパターンになると誤検出するパターンが存在し、平均的に周波数判定を行う必要があり、その動作をループフィルタのR2とC1が行う。入力データがランダムパターンの場合にこの回路を実験評価すると、入力データ伝送速度を基準としてクロック信号周波数が−85〜+115%近傍を超えると周波数比較器として誤判定する。これより、VCO51のクロック信号の周波数範囲は入力データ伝送速度を基準として−90〜+110%と設定している。
図8は、本発明を用いた別の位相周波数同期回路の実施例を示すものである。VCO−A,VCO−B,VCO−Cは、クロック信号周波数が異なり異なる入力データ速度に対応する。モードセレクタ信号で選択されたVCOだけが発振し、セレクタ60を介して位相周波数ループを形成する。モードセレクタ信号で選択されないVCOの消費電流は零となり、本発明による消費電力増加はない。本発明は、数種類の入力データ速度ごとに製造した位相周波数同期回路を1種類の位相周波数同期回路にする技術であり、1品種大量生産するIC化に適している。位相周波数同期回路100は、3種類の入力データ速度に対応できる例であり、本発明では、クロック信号周波数が異なるVCOを搭載した分の種類の入力データ速度に対応できる。
図9は、本発明を用いた光受信回路の実施例を示すものである。本発明を用いた位相周波数同期回路100に、受光素子200、前置増幅器300、後段増幅器400、識別器500を備えて光受信回路を構成している。
入力データとクロック信号が同期している時の低域通過フィルタ出力は、入力データを基準としたクロック信号の位相差がー180°からー90°または+90°から+180°となる場合の発生確率を表しており、入力データのジッタが増加するとこの発生確率は上昇する。低域通過フィルタ33の正規化した出力電圧を入力データのジッタから換算したデータ誤り率の計算結果を図10に示す。
第2のヒステリシス付比較器71のアラーム発出する閾値を第2のヒステリシス付比較器正規化値0.85V、アラーム解除する閾値を第2のヒステリシス付比較器正規化値0.95Vと設定すれば、データの誤り率10−1から10−3でアラームを発出及び解除することができる。
データ誤り率が10−1から10−3で発出するアラームを構成する場合、従来は光受信回路の信号電力を検出する方法でアラーム機能を実現していた。近年の特徴である光増幅器を介した光受信信号の場合、光受信回路で発生する雑音電力に比べて光雑音電力が無視できず、光受信回路の信号電力を検出する方式では正しくアラーム発生できない。上記のように設定すれば、光受信回路で発生する
雑音電力に比べて光雑音電力が無視できない場合でも所定のデータ誤り率でアラームを発生できる。
関連する位相周波数同期回路ブロック図を示す。 関連する位相周波数同期回路ブロック図を示す。 本発明を用いた位相周波数同期回路ブロック図を示す。 本発明を用いた同期判定器のブロック図を示す。 本発明を用いた請求項2の具体的な構成例を示すで、90°位相器を用いず90°位相シフトしたクロック信号をVCOから取り出し、周波数比較器と同期判定器を一体化した位相周波数同期回路図を示す。 図5に示した一体化した周波数比較器と同期判定器の具体的な構成例を示す回路図を示す。 図5から図7の同期判定回路及び周波数比較器の動作を説明するタイムチャート図を示す。 本発明を用いた位相周波数同期回路ブロック図を示す。 本発明を用いた光受信回路ブロック図を示す。 本発明を用いた光受信回路の正規化したフィルタ出力電圧と出力データの誤り率の関係を示す図を示す。
符号の説明
10、10−1、10−2…位相比較器、11…スイッチ内蔵位相比較器、
20…周波数比較器、
21…位相比較器、
22…ロジック回路、
30…同期判定器、
31…90°移相器、
32…第2の位相比較器、
33…低域通過フィルタ、34…低周波数帯域増幅器、
35…ヒステリシス付比較器、
40、40−1、40−2…ループフィルタ、
50、51…電圧制御発振器(VCO)、
60…セレクタ、
70…アラーム発生器、
71…第2のヒステリシス付比較器、
80…重ね合わせ器、
90…加算器、
100…本発明の位相周波数同期回路、
200…受光素子、
300…前置増幅器、
400…後段増幅器、
500…識別器、
C1…容量、
R1,R2…抵抗、
SW1,SW2…スイッチ。

Claims (3)

  1. クロック信号の位相を90°シフトする90°移相器と、
    入力データと上記90°移相器出力とを入力とし、該入力データを基準とした上記クロック信号の位相差が−90°から+90°の時ハイレベルを出力し、該クロック信号との位相差が−180°から−90°、または、+90°から+180°の時ローレベルを出力する第2の位相比較器と、
    上記第2の位相比較器出力を入力とし所定の帯域を有する低域通過フィルタと、
    上記低域通過フィルタ出力を入力とし上記第2の位相比較器出力のハイレベルとローレベルの中点からハイレベルの間に閾値を設定したヒステリシス付比較器とからなる同期判定回路。
  2. 請求項1に記載の同期判定回路であって、
    前記入力データの伝送速度と前記クロック信号の周波数差が所定の値以上で周波数非同期と判断することを特徴とする同期判定回路。
  3. 請求項2に記載の同期判定回路であって、
    前記所定の値は、当該同期判定回路の前段に設けられた位相周波数同期回路に含まれる同期状態の位相比較器と、ループフィルタと、VCOとからなるループ構成のジッタトランスファ帯域であることを特徴とする同期判定回路。
JP2004110644A 2004-04-05 2004-04-05 位相周波数同期回路、同期判定回路および光受信器 Expired - Lifetime JP3799357B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004110644A JP3799357B2 (ja) 2004-04-05 2004-04-05 位相周波数同期回路、同期判定回路および光受信器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004110644A JP3799357B2 (ja) 2004-04-05 2004-04-05 位相周波数同期回路、同期判定回路および光受信器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP35853199A Division JP3559743B2 (ja) 1999-12-17 1999-12-17 位相周波数同期回路および光受信回路

Publications (2)

Publication Number Publication Date
JP2004222325A JP2004222325A (ja) 2004-08-05
JP3799357B2 true JP3799357B2 (ja) 2006-07-19

Family

ID=32906315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004110644A Expired - Lifetime JP3799357B2 (ja) 2004-04-05 2004-04-05 位相周波数同期回路、同期判定回路および光受信器

Country Status (1)

Country Link
JP (1) JP3799357B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4657678B2 (ja) * 2004-10-28 2011-03-23 富士通株式会社 位相同期発振器
JP6171496B2 (ja) * 2013-03-29 2017-08-02 富士通株式会社 通信装置、通信システム、及びプログラム
JP6512011B2 (ja) * 2015-07-22 2019-05-15 富士通株式会社 受信回路
CN111277251B (zh) * 2020-02-20 2023-03-14 西北工业大学 自触发供电控制的低功耗前端读出电路

Also Published As

Publication number Publication date
JP2004222325A (ja) 2004-08-05

Similar Documents

Publication Publication Date Title
JP3559743B2 (ja) 位相周波数同期回路および光受信回路
JP4077454B2 (ja) 位相比較回路及びクロックリカバリ回路
CN100521597C (zh) 时钟数据恢复电路
JP6772477B2 (ja) 信号再生回路、電子装置および信号再生方法
US10277387B2 (en) Signal recovery circuit, electronic device, and signal recovery method
JP2014123796A (ja) クロック・データ・リカバリ回路、データ受信装置およびデータ送受信システム
JP2010509817A (ja) 装置、位相ロック・ループ・システム及び位相ロック・ループを動作させるための方法
JP3649194B2 (ja) Pll回路および光通信受信装置
JP2012049863A (ja) 半導体装置
JP3623948B2 (ja) ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法
JP2002135093A (ja) 位相周波数比較回路
JP6582771B2 (ja) 信号再生回路、電子装置および信号再生方法
JP3799357B2 (ja) 位相周波数同期回路、同期判定回路および光受信器
US6959061B1 (en) Phase comparator circuit
JP4259683B2 (ja) 位相比較回路
JP2005086789A (ja) クロックデータリカバリ回路
JP2000068824A (ja) Pll制御装置、pll制御方法およびリミッタ
WO2003081766A1 (en) Detection of frequency differences between signals
JP2658877B2 (ja) 復調装置
JP5515920B2 (ja) Dpll回路
JP2000101554A (ja) サンプリングクロック再生回路
JP4617343B2 (ja) クロックリカバリ回路
JP2011087243A (ja) オーバーサンプリング回路、及びそれを用いたシリアル通信システム
JPH07201137A (ja) 位相同期ループのロック検出方法及びロック検出装置
JP2006253808A (ja) 最適位相識別回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060424

R150 Certificate of patent or registration of utility model

Ref document number: 3799357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term