JP2006041718A - 送端切替方法およびセット予備端局装置 - Google Patents
送端切替方法およびセット予備端局装置 Download PDFInfo
- Publication number
- JP2006041718A JP2006041718A JP2004216022A JP2004216022A JP2006041718A JP 2006041718 A JP2006041718 A JP 2006041718A JP 2004216022 A JP2004216022 A JP 2004216022A JP 2004216022 A JP2004216022 A JP 2004216022A JP 2006041718 A JP2006041718 A JP 2006041718A
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- signal sequence
- switching
- clock
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
【解決手段】 送端切替を実施する前に切替情報を対向局に送出し、対向局の装置内クロックの基準となる装置基準クロックを生成するPLL回路をホールドオーバ状態とすることにより装置基準クロックの出力位相を固定し、装置内クロックおよび自走フレームを基準に生成された疑似データ信号列を受信側出力データ信号列として出力しておく。その後、送端切替を実施し、受端局の受信データ信号列が正常になった段階で、ホールドオーバ制御を終了すると共に受信出力データ信号列を、通常のデータ信号列が蓄積されるメモリ回路の出力読み出しデータ信号列に戻す。
【選択図】 図1
Description
図1の端局A−TXにおいて、受信データ信号列100は、データ受信回路1を経由しフレーム同期回路2でフレーム同期を確立する。制御情報多重回路4は、後述する切替制御信号生成回路5の出力切替情報501をデータ信号列101に多重し、ハイブリッド6で現用系および予備系の各々に送信データ信号列401を分岐出力する。現用系の送信回路7−10および送信出力制御回路8−10では、後述する切替制御信号生成回路5の現用出力制御信号510に従い、現用送信データ信号列810を出力するかどうかを決定し出力する。
第二実施例の送端局を図3を参照して説明する。図3は第二実施例の送端局の要部ブロック構成図である。第一実施例においては、送端側切替制御を実施するために、現用系および予備系に送信出力制御回路を設けて、いずれか一方の出力が有効になるように制御することにより切替を実現しているが、図3に示すとおり、送信回路7−10および7−11の後段に切替スイッチ61を設けて、現用系または予備系いずれかの送信回路出力が選択出力されるような構成にしても同様の効果が得られる。
第三実施例の送端局を図4を参照して説明する。図4は第三実施例の送端局の要部ブロック構成図である。第一実施例においては、制御情報多重回路4を現用系および予備系にデータ信号列を分岐するハイブリッド6の手前に設けているが、図4に示すとおりハイブリッド6の後段、すなわち現用系および予備系両方に制御情報多重回路4−10および4−11を設けて同一の出力切替情報501をデータ信号列に多重する構成としても同様の効果が得られる。
第四実施例の受端局を図5を参照して説明する。図5は第四実施例の受端局の要部ブロック構成図である。第一実施例では、説明を簡単にするため、受端局側に機器故障を救済するための冗長部を設けていないが、一般にセット予備端局装置においては、送端側と同様に受端側についても機器故障を救済するための冗長構成をとることが多い。したがって、図5に示すとおり、送端側から伝送された送信データ信号列をハイブリッド71で分岐し、受端信号処理部を2回路(−10は現用系を表し、−11は予備系を表す)設け、受端切替回路81で切替えた後の信号を受信側データ信号列901、受信クロック902、受信フレームパルス1001、ホールドオーバ制御信号1301、出力データ選択信号1302、アラーム信号1101とする構成にしてもよい。
2 フレーム同期回路
4−10、4−11 制御情報多重回路
5、50 切替制御信号生成回路
6、71 ハイブリッド
7−10 現用側送信回路
7−11 予備側送信回路
8−10、8−11 送信出力制御回路
9、9−10、9−11 受信回路
10、10−10、10−11 フレーム同期回路
11、11−10、11−11 アラーム検出回路
12、12−10、12−11 制御情報抽出回路
13、13−10、13−11 制御信号生成回路
14 書き込みアドレス生成回路
15 書き込みアドレス制御回路
16 メモリ回路
17 読み出しアドレス生成回路
18 疑似信号生成回路
19 出力信号選択回路
20 出力信号処理回路
21 伝送路クロック抽出回路
22 ホールドオーバ制御回路
23 PLL回路
24 自走フレーム生成回路
51 信号処理回路
61 切替スイッチ
81 受端切替回路
100 受信データ信号列
101、1601 データ信号列
300 送端切替制御信号
401 送信データ信号列
501 出力切替情報
510 現用出力制御信号
511 予備出力制御信号
800 送端側出力データ信号列
810 現用送信データ信号列
811 予備送信データ信号列
901、901−10、901−11 受信側データ信号列
902、902−10、902−11 受信クロック
1001、1001−10、1001−11 受信フレームパルス
1101 アラーム信号
1201 抽出情報
1301、1301−10、1301−11 ホールドオーバ制御信号
1302、1302−10、1302−11 出力データ選択信号
1401 書き込みアドレス
1501 書き込みアドレス初期値
1601 読み出しデータ信号列
1701 読み出しアドレス
1800 疑似信号選択制御信号
1801 疑似データ信号列
1901 選択データ信号列
2001 受信側出力データ信号列
2101 伝送路クロック
2301 装置基準クロック
2401 自走フレームパルス
2402 装置内クロック
Claims (12)
- 送端局は、送端切替に先立って、当該切替を実施する旨の情報をデータ信号列に多重して対向局である受端局に伝達し、この情報を受け取った受端局では、前記切替の準備として、装置基準クロックを固定すると共に、この装置基準クロックに基づき生成される自走フレームパルスと装置内クロックとに基づき疑似データ信号列を生成し、この生成された疑似データ信号列を通常のデータ信号列に切替えて後段に送出し、前記切替終了後に、前記疑似データ信号列を前記通常のデータ信号列に切戻すことを特徴とする送端切替方法。
- 前記受端局は、通常のデータ信号列が蓄積されたメモリ回路から当該データ信号列を読み出すための読み出しアドレスを、前記自走フレームパルスと装置内クロックとに基づき生成する請求項1記載の送端切替方法。
- 前記受端局は、2フレーム分以上のデータ信号列が蓄積されるメモリ回路にデータ信号列を書き込んだ後、最低1/2フレーム時間以上経過してからデータ信号列の読み出しを行うように前記メモリ回路の書き込みアドレスおよび読み出しアドレスをそれぞれ設定および制御する請求項1記載の送端切替方法。
- 前記受端局は、前記自走フレームパルスと装置内クロックとに基づき前記メモリ回路の書き込みアドレスの位相を制御する請求項2または3記載の送端切替方法。
- 前記装置基準クロックを固定するステップは、
伝送路クロックと装置基準クロックとの位相差をあらかじめ記憶するステップと、
この記憶した位相差に基づき装置基準クロックを固定するステップと
を有し、
データ信号列が正常であることが確認されているときに限定して前記記憶するステップを実行する
請求項1記載の送端切替方法。 - 前記疑似データ信号列には、あらかじめ複数のパターンが用意され、外部からの設定によりいずれかのパターンが選択されて生成される請求項1記載の送端切替方法。
- 送端局は、送端切替に先立って、当該切替を実施する旨の情報をデータ信号列に多重して対向局である受端局に伝達する手段を備え、
この受端局は、
前記情報を受け取ると装置基準クロックを固定する手段と、
この装置基準クロックに基づき生成される自走フレームパルスと装置内クロックとに基づき疑似データ信号列を生成する手段と、
この生成された疑似データ信号列を通常のデータ信号列に切替えて後段に送出する手段と、
前記切替終了後に、前記疑似データ信号列を前記通常のデータ信号列に切戻す手段と
を備えたことを特徴とするセット予備端局装置。 - 前記受端局には、通常のデータ信号列が蓄積されるメモリ回路が設けられ、このメモリ回路から当該データ信号列を読み出すための読み出しアドレスを、前記自走フレームパルスと装置内クロックとに基づき生成する手段を備えた請求項7記載のセット予備端局装置。
- 前記メモリ回路には、2フレーム分以上のデータ信号列が蓄積され、
前記受端局は、前記メモリ回路にデータ信号列を書き込んだ後、最低1/2フレーム時間以上経過してからデータ信号列の読み出しを行うように前記メモリ回路の書き込みアドレスおよび読み出しアドレスをそれぞれ設定および制御する手段を備えた
請求項7記載のセット予備端局装置。 - 前記受端局は、前記自走フレームパルスと装置内クロックとに基づき前記メモリ回路の書き込みアドレスの位相を制御する手段を備えた請求項8または9記載のセット予備端局装置。
- 前記装置基準クロックを固定する手段は、
伝送路クロックと装置基準クロックとの位相差をあらかじめ記憶する手段と、
この記憶した位相差に基づき装置基準クロックを固定する手段と
を備え、
前記記憶する手段は、データ信号列が正常であることが確認されているときに限定して前記位相差を記憶する手段を備えた
請求項7記載のセット予備端局装置。 - 前記疑似データ信号列には、あらかじめ複数のパターンが用意され、外部からの設定によりいずれかのパターンを選択して生成する手段を備えた請求項7記載のセット予備端局装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216022A JP4679090B2 (ja) | 2004-07-23 | 2004-07-23 | 送端切替方法およびセット予備端局装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216022A JP4679090B2 (ja) | 2004-07-23 | 2004-07-23 | 送端切替方法およびセット予備端局装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041718A true JP2006041718A (ja) | 2006-02-09 |
JP4679090B2 JP4679090B2 (ja) | 2011-04-27 |
Family
ID=35906265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004216022A Expired - Fee Related JP4679090B2 (ja) | 2004-07-23 | 2004-07-23 | 送端切替方法およびセット予備端局装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4679090B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009540724A (ja) * | 2006-06-14 | 2009-11-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 通信システムにおいてデータを通信する方法 |
WO2010103576A1 (ja) * | 2009-03-13 | 2010-09-16 | 富士通株式会社 | データ受信回路 |
JP5423810B2 (ja) * | 2009-12-21 | 2014-02-19 | 日本電気株式会社 | 光伝送システムおよび光伝送方法 |
-
2004
- 2004-07-23 JP JP2004216022A patent/JP4679090B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009540724A (ja) * | 2006-06-14 | 2009-11-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 通信システムにおいてデータを通信する方法 |
WO2010103576A1 (ja) * | 2009-03-13 | 2010-09-16 | 富士通株式会社 | データ受信回路 |
JP5067504B2 (ja) * | 2009-03-13 | 2012-11-07 | 富士通株式会社 | データ受信回路 |
US8396171B2 (en) | 2009-03-13 | 2013-03-12 | Fujitsu Limited | Data receiver circuit |
JP5423810B2 (ja) * | 2009-12-21 | 2014-02-19 | 日本電気株式会社 | 光伝送システムおよび光伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4679090B2 (ja) | 2011-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040015770A1 (en) | Path error monitoring method and apparatus thereof | |
JP2010130267A (ja) | 伝送装置 | |
JPH11112389A (ja) | 無瞬断回線切替システム及び伝送装置 | |
JP4679090B2 (ja) | 送端切替方法およびセット予備端局装置 | |
US6754172B1 (en) | Non-interruptive protection switching device and network system using the same | |
JPH0936826A (ja) | 伝送路の無瞬断切替装置および方法 | |
EP2557726B1 (en) | Transmission system | |
JPH09261210A (ja) | 同期伝送システムの同期クロック分配方式 | |
JP4183535B2 (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
JP2007221259A (ja) | 無瞬断切り替え装置 | |
JP4793117B2 (ja) | 通信装置、ラインプロテクション制御システムおよびラインプロテクション制御方法 | |
JPH08223130A (ja) | 無瞬断切替方式 | |
US7418036B2 (en) | Method and circuit for timing pulse generation | |
JP5354093B2 (ja) | 伝送装置及び方法 | |
JP3950741B2 (ja) | 無瞬断切替方式 | |
JPH118643A (ja) | タイミングソース切替方法及びシステム | |
JP2010219850A (ja) | 伝送通信装置の同期タイミングソース切り替え方法 | |
KR100532290B1 (ko) | 이동통신 시스템에서 기지국의 동기 장치 및 방법 | |
JP3692994B2 (ja) | 同期検出回路と回線信号処理回路と回線切替装置と回線信号処理方法および回線切替方法 | |
JP2894435B2 (ja) | 無瞬断切替システムの位相調整回路 | |
JPH01264427A (ja) | 伝送路切替方式 | |
JP4187480B2 (ja) | クロック同期切替装置 | |
JP5863030B2 (ja) | 無瞬断切替装置と方法 | |
JP4564682B2 (ja) | 交換装置 | |
JP2001298469A (ja) | リングネットワークにおける受信端パス切替システム及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080326 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090203 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090225 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |