CN103828287B - 用于中继器电路的低时延数字抖动终止 - Google Patents

Abstract

提供了用于减少数字信号中的抖动的电路，其包括：时钟和数据恢复级，其操作来接收输入数据信号并响应于输入数据信号产生恢复的数据信号、恢复的时钟信号和未滤波内插器代码；滤波器级，其操作来接收未滤波内插器代码并响应于未滤波内插器代码产生已滤波时钟信号；以及存储部件，其操作来接收恢复的数据信号、恢复的时钟信号和已滤波时钟信号；使用恢复的时钟信号对恢复的数据信号采样；存储因而产生的采样位；以及通过使用已滤波时钟信号对所存储的位选择来产生输出数据信号。

Description

用于中继器电路的低时延数字抖动终止

技术领域

本公开涉及在数字通信中的抖动终止的领域。

背景技术

数字通信系统中的中继器电路通常在将信号从起源节点发送到目的地节点的过程中作为中间节点操作。中继器经由例如电缆的传输介质的第一链路接收从起源节点发送的数字信号，并经由第二链路将输入信号的修改版本输出到目的地节点（其可以是另一中继器）。通过中继器对信号做出的修改通常旨在消除由传输介质的第一链路对信号引入的模拟假象，例如信号衰减或相位抖动，并通常改善通信链路的扫描输入（SI）。

在这样的系统中的中继器或目的地节点能够追踪在输入数据信号上的相对低频抖动。用于对输入数据信号采样的时钟信号从输入数据信号中被提取，并包含与输入数据信号相同的低频抖动。这有效地消除了位采样错误的可能性。然而，通过这种采样方法创建的输出信号还包含在输入数据信号中包含的相同抖动。在中继器信号的情况下，这意味着低频抖动作为中继器的输出信号的部分被转移到目的地节点。如果接着在传输中（在中继器和目的地节点之间）由第二链路引入额外的抖动，则到达目的地节点的抖动的总量可能超过目的地节点的抖动容限，导致在目的地的采样中的位错误。

因此，当传统的中继器被插入链路中时，在链路的第二部分中（中继器的下游）的抖动容许量被多少抖动由中继器转移所影响。传统的中继器用相同的带宽追踪并转移抖动。这使在链路的第二半中的抖动的量变得不可预测和潜在地破坏性的。

已经制造了包含额外的抖动终止部件的中继器电路，该抖动终止部件被设计成从输出信号滤除该低频抖动，从而使抖动追踪和抖动转移去耦并导致到目的地节点的更干净的输出信号。然而，中继器电路的这些抖动终止机制一般利用昂贵的滤波部件（例如锁相环（PLL）），其占据电路裸片上的大区域并引入可减小在通常遇到的频率处的抖动容限的额外模拟假象。

发明内容

本申请涉及用于减少数字信号中的抖动的方法和设备。在第一方面中，本发明提供了用于减少数字信号中的抖动的电路，其包括：时钟和数据恢复级，其操作来接收输入数据信号并响应于输入数据信号产生恢复的数据信号、恢复的时钟信号和未滤波内插器代码；滤波器级，其操作来接收未滤波内插器代码并响应于未滤波内插器代码产生已滤波时钟信号；以及存储部件，其操作来接收恢复的数据信号、恢复的时钟信号和已滤波时钟信号；使用恢复的时钟信号对恢复的数据信号采样；存储所产生的采样位；以及通过使用已滤波时钟信号对所存储的位采样来产生输出数据信号。

在第二方面中，未滤波内插器代码对输入数据信号的相位随时间的变化进行编码。

在另一方面中，时钟和数据恢复级从第一通信链路接收输入数据信号，且存储部件将输出数据信号转送到第二通信链路。

在又一方面中，恢复的数据信号对在输入数据信号上承载的数据进行编码。

在另一方面中，恢复的时钟信号具有与恢复的数据信号的相位匹配的相位。

在另一方面中，存储部件将从恢复的数据信号采样的位存储在存储寄存器的先进先出队列的输入端处。

在另一方面中，存储部件通过使用已滤波时钟信号从存储寄存器的先进先出队列的输出端采样来对所存储的位采样以用于输出数据信号。

在另一方面中，时钟数据和恢复级包括：操作来接收输入数据信号并响应于输入数据信号产生恢复的数据信号的数据恢复级；操作来接收输入数据信号并响应于输入数据信号产生未滤波内插器代码的相位对准器；以及操作来接收未滤波内插器代码并响应于未滤波内插器代码产生恢复的时钟信号的第一相位内插器级。

在另一方面中，滤波器级包括操作来接收未滤波内插器代码并响应于未滤波内插器代码产生已滤波内插器代码的数字低通滤波器和操作来接收已滤波内插器代码并响应于已滤波内插器代码产生对滤除相位抖动的输入数据信号的时钟信号进行编码的已滤波时钟信号的第二相位内插器。

在另一方面中，已滤波内插器代码对高频分量被移除的未滤波内插器代码进行编码。

在另一方面中，本发明还提供了由第一相位内插器和第二相位内插器使用来分别产生恢复的时钟信号和已滤波时钟信号的时基时钟。

在另一方面中，本发明提供用于减少数字信号中的抖动的方法，其包括：接收输入数据信号；响应于输入数据信号产生恢复的数据信号、恢复的时钟信号和未滤波内插器代码；基于未滤波内插器代码产生已滤波时钟信号；使用恢复的时钟信号对恢复的数据信号采样并将所产生的采样位存储在存储部件中；以及通过使用已滤波时钟信号对所存储的位采样来产生输出数据信号。

在另一方面中，未滤波内插器代码对输入数据信号的相位随时间的变化进行编码。

在另一方面中，输入数据信号从第一通信链路被接收，且包括将输出数据信号转送到第二通信链路的另一步骤。

在又一方面中，恢复的数据信号对在输入数据信号上承载的数据进行编码。

在另一方面中，恢复的时钟信号具有与恢复的数据信号的相位匹配的相位。

在另一方面中，存储采样位的步骤包括将采样位存储在存储寄存器的先进先出队列的输入端处。

在另一方面中，对所存储的位采样的步骤包括使用已滤波时钟信号从存储寄存器的先进先出队列的输出端对所存储的位采样。

在另一方面中，产生恢复的数据信号、恢复的时钟信号和未滤波内插器代码的步骤包括：基于输入数据信号产生恢复的数据信号；使用相位对准器来基于输入数据信号产生未滤波内插器代码；以及使用第一相位内插器来基于未滤波内插器代码产生恢复的时钟信号。

在另一方面中，产生已滤波时钟信号的步骤包括：使用数字低通滤波器来接收未滤波内插器代码并响应于未滤波内插器代码产生已滤波内插器代码，以及使用第二相位内插器来接收已滤波内插器代码并响应于已滤波内插器代码产生对滤除相位抖动的输入数据信号的时钟信号进行编码的已滤波时钟信号。

在另一方面中，第一相位内插器和第二相位内插器使用时基时钟来分别产生恢复的时钟信号和已滤波时钟信号。

当结合附图阅读本发明的具体实施方式的下面的描述时，本发明的其它方面和特征将对本领域中的普通技术人员变得明显。

附图说明

图1是由示例性中继器接收到的示例性输入数据信号的眼图。

图2是由示例性传统中继器产生的示例性输出数据信号的眼图。

图3是示例性传统中继器的抖动容限和抖动追踪函数的图，频率（以赫兹为单位度量）沿着横轴增加且抖动的幅度（以时钟周期为单位度量）沿着纵轴增加。

图4是示例性传统中继器的抖动容限、抖动追踪和抖动转移函数的图，频率（以赫兹为单位度量）沿着横轴增加且抖动的幅度（以时钟周期为单位度量）沿着纵轴增加。

图5是使用PLL来产生已滤波时钟信号的具有抖动终止的示例性中继器的方框图。

图6是由具有抖动终止的示例性中继器产生的示例性输出数据信号的眼图。

图7是具有抖动终止的示例性中继器的抖动容限和抖动转移函数的图，频率（以赫兹为单位度量）沿着横轴增加且抖动的幅度（以时钟周期为单位度量）沿着纵轴增加。

图8是使用相位对准器、数字低通滤波器和两个相位内插器来产生已滤波时钟信号的根据本发明的示例性实施方式的具有抖动终止的示例性中继器的方框图。

图9是图8的示例性中继器的抖动容限和抖动转移函数的图，频率（以赫兹为单位度量）沿着横轴增加且抖动的幅度（以时钟周期为单位度量）沿着纵轴增加。

图10是根据示例性实施方式的示出校准效果的已滤波内插器代码和未滤波的内插器代码的一对信号图。

图11是消转器值与数字更新周期指标的图，其示出在不使用移动平均滤波功能的情况下在示例性中继器电路中的残响波干扰。

图12是根据示例性实施方式的未滤波的内插器代码随时间的增量的图。

图13是如根据示例性实施方式维持的来自图12的增量的移动平均的图。

图14是根据示例性实施方式的相位斜波的示例性序列的图。

图15是根据示例性实施方式的具有抖动终止的低时延中继器电路的简化电路图。

图16是比较图15的示例性低时延中继器电路的全速率输入数据信号、未滤波时钟信号、偶输入数据信号、奇输入数据信号、已滤波时钟信号、偶输出数据信号和奇输出数据信号的图。

图17是根据示例性实施方式的具有抖动终止的高时延中继器电路的简化电路图。

图18是使用死区滤波器的具有抖动终止的示例性中继器的抖动容限和抖动转移函数的图，频率（以赫兹为单位度量）沿着横轴增加且抖动的幅度（以时钟周期为单位度量）沿着纵轴增加。

具体实施方式

本文描述的示例性实施方式包括低时延机制来将抖动追踪从抖动转移去耦，有效地终止抖动并减少由中继器传递的抖动的量，从而与传统中继器相比提高了下游链路中的抖动容许量。本文描述的机制的示例性实施方式可例如适合于与包括串行数字接口（SDI）的各种数据通信系统一起使用。对于一些应用，本文描述的示例性实施方式可配置成提供具有小于10UI（时钟周期）的时延的抖动终止，并提供低至700KHz的高达1.5UI的抖动终止。

为了提供对示例性实施方式的更好理解，将在介绍本发明的特定特征之前提供中继器电路的一般描述。在典型数据通信系统中的传统中继器电路通过传输介质接收从起源节点发送的输入信号。图1是示例性输入信号100的眼图，其示出在位转换变得不清楚的情况下数字信号的明显失真和损坏。传统中继器从输入信号100中提取恢复的时钟信号，其接着用于在每个恢复的时钟周期的中心处对输入信号采样，以便产生恢复的数据信号。图2是由示例性传统中继器产生的示例性恢复的数据信号200的眼图，其展示比图1的输入信号少得多的损坏和失真。在该阶段，由于在抖动引起位转换偏离通过其时钟周期的中点的情形下的采样错误，存在于输入信号中的任何高频抖动可在产生恢复的数据信号时导致位错误。然而，大部分高频抖动（其幅度太低而不能产生这样的位错误）在恢复的时钟信号或恢复的数据信号中未被捕获。另一方面，低频抖动202通常在恢复的时钟信号中被再次产生，且因此也作为恢复的数据信号200的一部分被生成，在图2的眼图中，该低频抖动202在视觉上显现为模糊效应，在眼图中的50ps（皮秒）和150ps标记处的位转换204根据抖动202的幅度彼此稍微异相地出现。恢复的时钟和数据信号因此展示与输入数据信号100相同的低频抖动202，且当恢复的数据信号200被继续再发送到目的地节点时，该低频抖动202被传递到通信系统中的下一链路。

实际上，典型的传统中继器电路在传输的位速率（BR）除以1667之下和附近的抖动频率处呈现相当大量的抖动转移。在BR/1667和10×BR/1667之间，非常小的抖动由一般的传统中继器滤出。例如，在承载每秒10千兆位（10Gbps）传输的通信系统中，从600KHz到600MHz的频带将呈现明显的抖动转移，这可能只被专用集成电路（ASIC）中的典型接收机部分地追踪。

在没有追踪抖动的能力的情况下，数字信号接收机可通常容忍等于用于对数字数据信号采样的时钟信号的周期的持续时间的1/2的抖动幅度。如果抖动幅度超过该量，则数字数据信号的相位可增加或减小很多，使得用于对数据信号采样的时钟信号读取数据信号的前一或后一位，从而产生位错误。在图1和图2中，例如所示信号100、200具有100皮秒的时钟周期持续时间。当对在大约100皮秒标记（即，时钟周期的中部）处的图1的输入信号100采样以产生图2的恢复的数据信号200时，位错误可从改变数据信号的相位的任何抖动产生，以便向右推在大约50ps处的位转换或向左推在大约150ps处的位转换从而经过大致标记时钟周期的中部的100ps点。因此，在幅度上大于大约50ps或时钟周期持续时间的1/2的该信号上的任何抖动可产生位错误。

图3和图4表示具有带有抖动追踪能力的中继器电路的系统的抖动容限302、抖动追踪304和抖动转移306的曲线。抖动频率（以赫兹为单位度量）在横轴上用对数指示，且抖动幅度（以时钟周期为单位度量）在纵轴上被指示。在低频（在图中小于频率BR/(10×1667)）处，系统的抖动容限302非常高，因为非常高幅度的低频抖动可成功地被中继器并被在目的地节点处的接收机追踪。在抖动频率域的临界区308中，在抖动非常可能显现的BR/(10×1667)和10×BR/1667之间，由于抖动转移306的相对高的幅度与中继器和接收机追踪抖动304的降低的能力的结合，系统的抖动容限302落到低点312。在较高的频率（大于10×BR/1667）处，由于中继器的抖动追踪部件不能追踪抖动，抖动容限保持为低，并将系统限制到为时钟周期持续时间310的1/2的其内在抖动容限302的幅度。

中继器电路可利用抖动终止部件，允许它追踪输入信号中的抖动，但从转送到通信系统中的下一链路的信号消除该抖动。在图5中示出示例性中继器电路500，其使用PLL作为其抖动终止部件之一。在这里，输入信号502由CDR（时钟和数据恢复）级504接收，该CDR级504执行与如上所述的传统中继器电路的第一级相同的职责：它从输入信号提取恢复的数据信号506和恢复的时钟信号508。然而在该中继器电路中，在重新定时输出数据信号并将它转送到通信系统中的下游链路之前，由CDR级504产生的这两个信号被馈送到被设计用于终止信号中的抖动的另外的部件。

恢复的时钟信号508和恢复的数据信号506被馈送到具有多个存储寄存器（例如开关或触发器）的FIFO（先进先出）数字存储部件514中。FIFO部件514将恢复的数据信号506的输入位存储在FIFO存储缓冲器中，其中最老的所存储的位被最新的输入位推出。

恢复的时钟信号508也被馈送到用作从恢复的时钟信号508有效地滤出抖动的低通滤波器的PLL510中，从而产生已低通滤波的时钟信号512。

该已低通滤波的时钟信号继而被馈送到FIFO部件514的另一输入端并用于从FIFO存储缓冲器518采样。只要在输入信号502上的抖动的幅度不超过FIFO存储缓冲器518的深度（即，只要FIFO存储缓冲器518的深度等于或超过输入信号502的相位由于抖动所失真的时钟周期的数量），已低通滤波的时钟信号512就可与恢复的时钟508比较，在两个时钟之间的时钟周期中的延迟（即，歪斜）用作访问FIFO部件514中的正确存储寄存器（触发器）的指标，并产生无抖动的干净的重构数据信号516。在一些实施方式中通过使用未滤波的恢复的时钟508将数据信号506的位写到FIFO缓冲器518的左侧处并使用已滤波时钟信号512将位从FIFO缓冲器518的右侧读出为干净重构的数据信号516，来实现基于时钟歪斜的该指标化。该干净重构的数据信号516可接着被转送到通信系统中的下一链路。图6是示例性干净重构的数据信号600的眼图。

使用PLL510的抖动终止的另一益处是伴随传统中继器的抖动追踪能力的抖动放大的减轻。在图3和图4中的传统中继器的抖动追踪304和抖动转移306的图示出在临界ASIC抖动频率范围的中间附近的稍微向上的隆起314，且在这些图中的抖动容限302的曲线具有在同一频率区中的相应的向下隆起312。在抖动追踪304和抖动转移306中的该增加是从电路的抖动追踪部件（例如在PLL510中使用的反馈回路）的过冲产生的抖动峰化的结果。一般在这种类型的电路中需要使用二阶PLL以提供正确的带宽，且由二阶PLL使用的电压控制振荡器（VCO）可能将额外的噪声引入反馈回路中，导致过冲和抖动峰化（即，由于由过冲导致的PLL反馈回路的采样时钟错误而引起的额外抖动的引入）。在抖动追踪304和抖动转移306由来自PLL的该额外的抖动放大的情况下，系统的抖动容限302相应地减小。在传统中继器中，该放大出现在临界ASIC抖动频率范围308的中部中，在对数上大约以频率BR/1667为中心。然而在具有抖动终止500的中继器中，抖动追踪从抖动转移706的去耦意味着当抖动追踪704出现在与传统中继器相同的频率范围712中时，抖动转移706的峰值替代地在临界ASIC抖动频率范围708外部的低频范围714中，如图7所示。当该抖动转移到目的地节点时，峰化出现在低频范围714中，在此目的地节点的抖动容限通常高，而不是在传统中继器的范围712中的中频带峰化。

在上述中继器电路500中的作为低通滤波器的PLL500的使用以相当大的代价出现。在电路中使用的每个PLL500是昂贵的，并占据电路裸片上的大量表面积。因此，下面描述了在不使用PLL500的情况下实现抖动终止的示例性实施方式。除了在价格和裸片面积上的节约以外，下面描述的至少一些实施方式还展示消除上面描述的中继器500的抖动峰化效应的进一步特征，从而相对于传统中继器进一步减小了抖动转移。

图8示出在不使用PLL的情况下呈现抖动终止的中继器电路800的示例性实施方式的方框图。该实施方式不直接对恢复的时钟信号进行滤波，而是替代地从时钟信号产生数字相位编码并使用数字低通滤波器对该相位编码进行滤波以实现抖动终止。CDR级804接收输入信号802并产生恢复的数据信号806。不是直接产生恢复的时钟信号808，CDR级804使用相位对准器820来找到输入信号802的每个符号的中心并使用该信息来产生数字未滤波的内插器代码822，其对从输入信号的一个时钟周期到下一时钟周期的相位的变化进行编码。在一些实施方式中，该未滤波的内插器代码被编码为多位数字字。该未滤波的内插器代码822被转送到接收相位内插器824，其内插该（数字）未滤波的内插器代码822并使用它来产生（模拟）恢复的时钟信号808。

未滤波的内插器代码822也由数字滤波器810接收，数字滤波器810对未滤波的内插器代码进行数字低通滤波以产生仅对输入信号802的相位中非常低频的变化进行编码的已滤波内插器代码826。已滤波内插器代码826由传输相位内插器828接收，传输相位内插器828使用它来产生只具有非常低频的抖动的已滤波时钟信号812。相位内插器824、828都使用由时钟乘法器单元（CMU）产生的共享时基时钟830作为其参考以产生其输出时钟信号808、812。在一些实施方式中，这两个相位内插器824、828是以相同的速率（例如每时钟单位间隔（UI）64个相位阶跃）旋转的相位旋转器。每UI64个相位阶跃的示例性速率将提供在UI的1/64内对时钟的采样位置的控制。在一些实施方式中，由旋转器速率提供的分辨率程度不小于系统所展示的最大抖动，因为任何更精细的分辨率（即，采样位置控制的更大精度）在相同幅度的抖动存在时将不提供益处。

恢复的数据信号806、恢复的时钟信号808和已滤波时钟信号812都由FIFO存储部件814接收。该FIFO存储部件814将恢复的数据信号的位存储在存储寄存器818的先进先出阵列中，并通过基于由恢复的时钟808和已滤波时钟812之间的时钟周期中的延迟（歪斜）产生的指标从存储寄存器818选择位来产生输出数据信号816。如在关于图5描述的实施方式中的，在一些实施方式中通过使用未滤波的恢复的时钟808将数据信号806的位写到FIFO缓冲器814的左侧，并使用已滤波时钟信号812将位从FIFO缓冲器818的右侧读出为输出数据信号816，来实现基于时钟歪斜的指标化。

如在上面的示例性实施方式中描述的利用数字滤波器810及其相关的部件代替PLL510也可减小抖动放大：一些这样的实施方式不仅保留将抖动转移峰化效应推到临界ASIC抖动频率范围308、708之外的益处，而且减小或完全消除了抖动峰化，这是由于前馈数字滤波器而不是反馈PLL滤波器的使用，避免了由PLL的VCO引入的噪声以及通过PLL反馈回不正确的定位决定的潜在可能。图9用曲线图表示根据上面描述的示例性实施方式使用数字低通滤波器和相关的部件的具有抖动终止的中继器800的抖动容限902、抖动追踪904和抖动转移906。虽然抖动追踪曲线904与前面描述的中继器的抖动追踪304、704类似，但使用数字部件来代替PLL以实现抖动终止产生在临界ASIC抖动频率范围908的低端914处没有呈现抖动峰化的抖动转移曲线906，从而进一步增加在通信系统的下游链路中的该频带的抖动容许量。

在至少一些实施方式中，数字滤波器810是使用非常便宜和紧凑的部件实现的数字低通滤波器。其它实施方式可使用具有其它特征的数字滤波器。一些实施方式允许数字滤波器810滤除在可编程带宽内的抖动。在一些实施方式中，数字滤波器810实现以下特征：例如初始校准功能、移动平均功能和/或看门狗功能。下面描述这些功能中的每个的例子。

初始校准可由数字滤波器810使用来最大化2UI（单位间隔）峰间定时裕度。通常，该校准要求在恢复的时钟信号808和已滤波时钟信号812之间的定时裕度是两个时钟单位间隔的最大值。校准可用于通过首先估计未滤波内插器代码822和已滤波内插器代码826之间的垂直偏差（即，已滤波和未滤波时钟之间的相位差）然后使传输相位内插器828一次行进一个相位阶跃以抵消偏差来使已滤波内插器代码826位于未滤波内插器代码822的中心。图10示出当已滤波相位内插器代码826行进直到已滤波时钟信号812与未滤波时钟信号808同相为止时，初始校准对已滤波时钟信号812的影响。未滤波时钟信号808展示相对于已滤波时钟信号812的抖动1004的量明显大量的抖动1002。一旦这两个时钟信号移动成彼此同相，它们就移动到输入数据信号802的数据眼的中心。

移动平均功能可由数字滤波器810使用来确保趋势追踪和无偏平滑化。使用移动平均功能的至少两种不同的滤波方法在不同的实施方式中可用。第一种方法对接收相位内插器824的相位阶跃求积分以确定接收相位斜波，然后将移动平均功能应用于接收相位斜波以使它平滑，从而将所产生的平滑相位斜波用于已滤波内插器代码826。第二种方法首先将移动平均功能应用于接收相位内插器824的相位阶跃以使它们平滑，然后对平滑接收相位阶跃求积分，从而将所产生的平滑相位斜波用于已滤波内插器代码826。这两种方法都解决了在相位斜波的末尾处的残响波干扰（wrap-around）和需要使用用于内插器代码的长的字长的问题。图11示出残响波干扰的问题，其中在作为相位斜波1104重新开始之前相位斜波1106在点1102处变成不连续的。图12示出未滤波内插器代码822随时间的增量1202，而图13示出如根据上面描述的第二种方法维持的来自图12的增量的移动平均。该第二种方法（其中增量相位的移动平均在平滑增量相位的积分之前被计算）可在滤波是线性的和积分是线性的两种情况下使用。这样的线性过程通过使用足够的位来被保证以代表每个增量相位编码，以便防止量化噪声的任何积分。通过将内插器代码822、826实现为移动平均1302，内插器代码字所需的位的数量被最小化。

看门狗功能可由数字滤波器810使用来立即禁用滤波，以便顺利地进行至未滤波操作。数字滤波器810的看门狗功能监控在未滤波内插器代码822和已滤波内插器代码826之间的幅度的差异。当该差异大于预定的阈值时，看门狗功能被触发，紧接着禁用滤波，但通过允许传输相位内插器828一次向后回去一个相位阶跃直到已滤波内插器代码826匹配未滤波内插器代码822，来允许系统顺利地转变到使用未滤波内插器代码822。看门狗功能可被总结如下，其中是给定样本的相位差，是已滤波内插器代码的相位，且是未滤波内插器代码的相位：

1.监控

对于所有n

2.触发

3.使滤波失效，开始向后回去，然后使用Rx代码

图14示出相位斜波的示例性序列，其中在未滤波内插器代码1422和已滤波内插器代码1426之间的幅度的差异落在阈值2UI（在点1402处）之下。

在一些实施方式中，中继器电路800的抖动终止特征可完全被禁用，以允许完全的抖动转移。

图15示出具有上面描述的一些额外的滤波器部件的低时延中继器电路1500的示例性实施方式。输入信号802由电路接收并直接传递到作为FIFO缓冲器814的最左边的寄存器操作的第一触发器1502。输入信号802也由边缘检测器1514和中心检测器1516接收，它们的输出由CDR部件1518使用来产生未滤波内插器代码822。穿过边缘检测器1514、中心检测器1516和CDR模块1518的输入信号802的该组合执行与图8所示的简化实施方式的CDR级804和相位对准器820相同的功能。类似地，图8的数字低通滤波器810在这里由移动平均滤波器1520和看门狗滤波器旁路1522的组合实现，该组合采用未滤波内插器代码822并通过移动平均滤波器1520对其进行滤波或者当看门狗滤波器旁路1522被触发时绕过移动平均滤波器以使未滤波信号通过。如上所述，该旁路1522在一些实施方式中可由大于预定阈值的（在未滤波内插器代码822和已滤波内插器代码826之间的）相位差触发，使看门狗滤波器旁路1522顺利地向后行进已滤波代码826回到未滤波代码822的相位。

如在图8所示的简化实施方式中的，已滤波内插器代码822由接收相位内插器824接收，而已滤波内插器代码826由传输相位内插器828接收。这两个相位内插器824、828都使用CMU时钟1512所产生的CMU时钟信号830。由接收相位内插器824产生的未滤波时钟信号808用于将输入信号802的值写到第一触发器1502。在该实施方式中，低时延中继器电路1500以输入信号的数据速率的一半操作，所以第一触发器1502的一个触发被写在未滤波时钟808的上升沿上，而另一触发被写在下降沿上。下面更详细地描述了示出半速率数据操作的操作的图16。

缓冲器1508将延迟引入数据和时钟信号分别从第一触发器1502和未滤波时钟808到第二触发器1504的传播中。该延迟匹配由时钟滤波和重构部件的操作引入的延迟，从而同步整个电路的操作。第二触发器1504基于延迟的未滤波时钟808的上升沿和下降沿来利用第一触发器1502的值重写。

相位检测模块1526检测在延迟的未滤波时钟信号808和已滤波时钟信号812之间的相位差。该相位差在一些实施方式中可由软件控制模块1524（例如嵌入式系统的固件）使用来启动或停用看门狗滤波器旁路1522。检测到的相位差也在初始校准期间被使用，如上所述。

如在图8的简化实施方式中的，已滤波时钟信号812用于读FIFO814的最右边的寄存器，其在该实施方式中被实现为第三触发器1506。位从已滤波时钟信号812的上升沿上的一个触发并从下降沿上的另一触发被读出，且该半速率数据接着由串行化器模块1510串行化回到全速率以产生输出信号816。

在图16中示出示例性低时延中继器电路1500的半速率数据传播的操作。未滤波时钟信号808的上升沿和下降沿被同步到输入信号802的符号1616的中心。基于未滤波时钟808的上升沿利用接收偶数据1606的值写第一触发器1502的触发之一，接收偶数据1606具有跨越未滤波时钟808的两个周期（2UI）的符号。基于下降沿用接收奇数据1608的值写第一触发器1502的第二触发。类似地，第三触发器1506的触发之一基于已滤波时钟812的上升沿被读出作为传输偶数据1612的值，而第二触发基于下降沿被读出作为传输奇数据1614的值。

在图17中示出可选的实施方式，图17示出以输入信号802的时钟速率的1/20操作的高时延中继器电路1700。因为输入数据必须被多路复用到20个并行路径并在发送之前被再次串行化，因而该电路的时延明显高于前面描述的低时延实施方式1500。该实施方式利用20通道宽的总线来承载未滤波数据信号806、边缘解串器1514和中心解串器1516的输出信号以及FIFO818到数据串行化器1510的输出。FIFO818本身是20位宽的一系列触发器，与图15的实施方式中的二位宽的一系列触发器1502、1504、1506不同。与图15的实施方式一样，该实施方式也以输入信号的数据速率的一半运行，如图16所示。因为在该实施方式中总线比图15的二位宽总线宽十倍，所以未滤波时钟808和已滤波时钟812被时钟除法器1702、1704除以十以产生被转送到CDR模块1518、FIFO818和相位检测器1526的分割的未滤波时钟1706和分割的已滤波时钟1708。该实施方式还示出承载内插器代码822、826的七位宽的总线，从而能够适应七位相位内插器代码字。

一些实施方式可利用一个或多个数字滤波部件来直接滤波时钟信号，而不是使用在内插器代码上操作。这样的实施方式相对于抖动终止的基于PLL的实施可实现在成本和裸片空间方面的节约，但这些节约可能被减小，且它们可能不展示在抖动容许量上与滤波器内插器代码的实施方式相同的增加。

在一些实施方式中，抖动终止可使用死区（dead-band）或矩形滤波器在同步系统中实现。访问由输入数据信号802使用的相同时钟的同步系统将能够通过将其滤波器的极设置得足够低来完全消除临界ASIC中间带频率范围中的抖动，从而创建死区滤波器。这样的滤波器对电路的抖动转移的影响在图18中示出。抖动转移曲线1806在临界ASIC频率范围908的低端下降，因为在该频率范围中的所有抖动通过死区滤波器从内插器代码中消除。

本文描述的实施方式是具有与在权利要求中详述的本发明的元件相应的元件的结构、系统或方法的例子。该书面描述可使本领域中的技术人员能够做出并使用具有同样与在权利要求中详述的本发明的元件相对应的可选元件的实施方式。本发明的预期范围因此包括并不与权利要求的文字语言不同的其它结构、系统或方法，且还包括与权利要求的文字语言无实质性差异的其它结构、系统或方法。

Claims (19)

1.一种用于减少数字信号中的抖动的电路，包括：

时钟和数据恢复级，其操作来接收输入数据信号并响应于所述输入数据信号产生恢复的数据信号、恢复的时钟信号和未滤波内插器代码，所述未滤波内插器代码对从所述输入数据信号的一个时钟周期至下一时钟周期所述输入数据信号的相位随时间的变化进行编码以减少所述输入数据信号中的抖动；

所述时钟和数据恢复级包括：

相位对准器，其操作来接收所述输入数据信号并响应于所述输入数据信号产生所述未滤波内插器代码；

滤波器级，其操作来接收所述未滤波内插器代码并响应于所述未滤波内插器代码产生已滤波时钟信号；以及

存储部件，其操作来：

接收所述恢复的数据信号、所述恢复的时钟信号和所述已滤波时钟信号；

使用所述恢复的时钟信号对所述恢复的数据信号采样；

存储所产生的采样位；以及

通过使用所述已滤波时钟信号对所存储的位采样来产生输出数据信号。

2.如权利要求1所述的电路，其中所述时钟和数据恢复级从第一通信链路接收所述输入数据信号，且所述存储部件将所述输出数据信号转送到第二通信链路。

3.如权利要求1所述的电路，其中所述恢复的数据信号对在所述输入数据信号上承载的数据进行编码。

4.如权利要求1所述的电路，其中所述恢复的时钟信号具有与所述恢复的数据信号的相位匹配的相位。

5.如权利要求1所述的电路，其中所述存储部件将从所述恢复的数据信号采样的位存储在存储寄存器的先进先出队列的输入端处。

6.如权利要求5所述的电路，其中所述存储部件通过使用所述已滤波时钟信号从所述存储寄存器的先进先出队列的输出端采样来对所存储的位采样以用于所述输出数据信号。

7.如权利要求1到6中任一项所述的电路，其中所述时钟数据和恢复级还包括：

数据恢复级，其操作来接收所述输入数据信号并响应于所述输入数据信号产生所述恢复的数据信号；以及

第一相位内插器级，其操作来接收所述未滤波内插器代码并响应于所述未滤波内插器代码产生所述恢复的时钟信号。

8.如权利要求7所述的电路，其中所述滤波器级包括：

数字低通滤波器，其操作来接收所述未滤波内插器代码并响应于所述未滤波内插器代码产生已滤波内插器代码；以及

第二相位内插器，其操作来接收所述已滤波内插器代码并响应于所述已滤波内插器代码产生对滤除相位抖动的所述输入数据信号的时钟信号进行编码的已滤波时钟信号。

9.如权利要求8所述的电路，其中所述已滤波内插器代码对高频分量被移除的所述未滤波内插器代码进行编码。

10.如权利要求8所述的电路，还包括由所述第一相位内插器和所述第二相位内插器使用来分别产生所述恢复的时钟信号和所述已滤波时钟信号的时基时钟。

11.一种用于减少数字信号中的抖动的方法，包括：

接收输入数据信号；

响应于所述输入数据信号产生恢复的数据信号、恢复的时钟信号和未滤波内插器代码，所述未滤波内插器代码对从所述输入数据信号的一个时钟周期至下一时钟周期所述输入数据信号的相位随时间的变化进行编码以减少所述输入数据信号中的抖动；

产生所述未滤波内插器代码包括使用相位对准器来基于所述输入数据信号产生所述未滤波内插器代码；

基于所述未滤波内插器代码产生已滤波时钟信号；

使用所述恢复的时钟信号对所述恢复的数据信号采样并将所产生的采样位存储在存储部件中；以及

通过使用所述已滤波时钟信号对所存储的位采样来产生输出数据信号。

12.如权利要求11所述的方法，其中所述输入数据信号从第一通信链路被接收，且包括将所述输出数据信号转送到第二通信链路的另一步骤。

13.如权利要求11所述的方法，其中所述恢复的数据信号对在所述输入数据信号上承载的数据进行编码。

14.如权利要求11所述的方法，其中所述恢复的时钟信号具有与所述恢复的数据信号的相位匹配的相位。

15.如权利要求11所述的方法，其中存储采样位的步骤包括将采样位存储在存储寄存器的先进先出队列的输入端处。

16.如权利要求15所述的方法，其中对所存储的位采样的步骤包括使用所述已滤波时钟信号从存储寄存器的先进先出队列的输出端对所存储的位采样。

17.如权利要求11到16中任一项所述的方法，其中产生恢复的数据信号、恢复的时钟信号的步骤包括：

基于所述输入数据信号产生所述恢复的数据信号；

以及

使用第一相位内插器来基于所述未滤波内插器代码产生所述恢复的时钟信号。

18.如权利要求17所述的方法，其中产生已滤波时钟信号的步骤包括：

使用数字低通滤波器来接收所述未滤波内插器代码并响应于所述未滤波内插器代码产生已滤波内插器代码，以及

使用第二相位内插器来接收所述已滤波内插器代码并响应于所述已滤波内插器代码产生对滤除相位抖动的所述输入数据信号的时钟信号进行编码的已滤波时钟信号。

19.如权利要求18所述的方法，其中所述第一相位内插器和所述第二相位内插器使用时基时钟来分别产生所述恢复的时钟信号和所述已滤波时钟信号。