CN101819451A - 用于从非扩展时钟域向扩展时钟域传送数据的系统和方法 - Google Patents

用于从非扩展时钟域向扩展时钟域传送数据的系统和方法 Download PDF

Info

Publication number
CN101819451A
CN101819451A CN201010123479A CN201010123479A CN101819451A CN 101819451 A CN101819451 A CN 101819451A CN 201010123479 A CN201010123479 A CN 201010123479A CN 201010123479 A CN201010123479 A CN 201010123479A CN 101819451 A CN101819451 A CN 101819451A
Authority
CN
China
Prior art keywords
clock signal
pointer
frequency
controller
hysteresis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010123479A
Other languages
English (en)
Other versions
CN101819451B (zh
Inventor
穆斯塔法·埃尔图鲁尔·厄内尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of CN101819451A publication Critical patent/CN101819451A/zh
Application granted granted Critical
Publication of CN101819451B publication Critical patent/CN101819451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/005—Correction by an elastic buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及用于从非扩展时钟域向扩展时钟域传送数据的系统和方法。本发明提供一种用于在非扩展域中向扩展域传送数据的设备。所述设备包括：先入先出(FIFO)存储器；写入指针产生器，其适于响应于非扩展时钟信号而产生用于向所述FIFO存储器中写入数据的写入指针；扩展时钟产生器，其适于基于所述非扩展时钟信号而产生扩展时钟信号；读取指针产生器，其适于响应于所述扩展时钟信号而产生用于从所述FIFO存储器读取数据的读取指针；以及控制器，其适于响应于指示所述FIFO存储器的预定潜在数据上溢或下溢的所述读取和写入指针而控制所述扩展时钟产生器。

Description

用于从非扩展时钟域向扩展时钟域传送数据的系统和方法
技术领域
本发明大体上涉及数据传送系统，且特定来说涉及用于从非扩展时钟域向扩展时钟域传送数据的系统和方法。
背景技术
在许多应用中，数据是以串行方式从发射装置向接收装置发送。为了正确地接收串行数据，接收装置通常需要关于何时将接收到串行数据的每一数据项、符号或位的时序信息。在一些情况下，数据是以相关联的时钟信号来传输，所述时钟信号提供接收装置正确接收数据所需的时序信息。在其它情况下，接收装置通过感测传入的串行数据的相位来形成相关联的时钟信号。在两种情况下，相关联的时钟信号均具有大体上恒定的频率。由于此原因，相对高的能量集中于大体上单个频率，其可能导致电磁干扰(EMI)问题。参考以下实例对此进行更多解释。
图1说明串行化器/解串行化器(Ser/Des)通信系统100的框图。Ser/Des通信系统100包含以通信方式耦合到解串行化器104的串行化器102。串行化器102通常包含多个用以接收时间敏感并行数据的输入，和一用以接收时钟信号CLK1的输入。通过使用时钟信号CLK1，串行化器102多路复用并行数据以产生串行数据，且将串行数据传送到解串行化器104。解串行化器104又使用另一时钟信号CLK2来接收串行数据且将串行数据转换回并行数据。为了将串行数据正确转换到并行数据，解串行化器104的时钟信号CLK2应以与串行化器102的时钟信号CLK1的频率大体上相同的频率进行循环。
通常，两个时钟信号CLK1-2均经配置以用大体上恒定的频率进行循环。由于此原因，时钟信号以及数据的能量大体上集中于单个频率。这可能导致以大体上所述特定频率发射电磁干扰(EMI)。这可不利地影响在解串行化器104附近操作的其它组件。因此，需要减少此Ser/Des通信系统100中的EMI。
发明内容
本发明的一方面涉及一种用于在非扩展域中向扩展域传送数据的设备。所述设备包括：先入先出(FIFO)存储器；写入指针产生器，其适于响应于非扩展时钟信号而产生用于向所述FIFO存储器中写入数据的写入指针；扩展时钟产生器，其适于基于所述非扩展时钟信号而产生扩展时钟信号；读取指针产生器，其适于响应于所述扩展时钟信号而产生用于从所述FIFO存储器读取数据的读取指针；以及控制器，其适于响应于指示所述FIFO存储器的预定潜在数据上溢或下溢的所述读取和写入指针而控制所述扩展时钟产生器。
在本发明的另一方面中，所述控制器适于确定所述读取指针到所述写入指针的滞后以防止FIFO存储器的数据上溢或下溢。举例来说，如果控制器确定滞后减小到低于一个或一个以上预定阈值(例如，接近数据上溢情形)，那么控制器指示扩展时钟产生器针对每次跨越阈值将一正频率偏移添加到扩展时钟的频率。如果(尽管经过校正)控制器确定滞后减小到超过非常接近于发生数据损失的上溢情形的另一预定阈值，那么控制器复位系统的操作。
类似地，如果控制器确定滞后增加到高于一个或一个以上预定阈值(例如，接近数据下溢情形)，那么控制器指示扩展时钟产生器针对每次跨越阈值将一负频率偏移添加到扩展时钟的频率。如果(尽管经过校正)控制器确定滞后增加到超过非常接近于发生数据损失的下溢情形的另一预定阈值，那么控制器复位系统的操作。
当结合附图考虑时，从以下对本发明的详细描述中将明了本发明的其它方面、优点和新颖特征。
附图说明
图1说明串行化器/解串行化器(Ser/Des)通信系统的框图。
图2A说明根据本发明一实施例的示范性通信系统的框图。
图2B说明根据本发明另一实施例的示范性串行化器/解串行化器(Ser/Des)通信系统的框图。
图2C说明根据本发明另一实施例的另一示范性串行化器/解串行化器(Ser/Des)通信系统的框图。
图3说明根据本发明另一实施例的用于在非扩展时钟域中向扩展时钟域传送数据的示范性设备的框图。
图4说明根据本发明另一实施例的在用于在非扩展时钟域中向扩展时钟域传送数据的示范性设备中产生的示范性信号的图。
图5A说明根据本发明另一实施例的在正常操作中写入和读取指针的示范性相对相位的图。
图5B说明根据本发明另一实施例的包含校正阈值的写入和读取指针的示范性相对相位的图。
图6A说明根据本发明另一实施例的包含上溢复位阈值的写入和读取指针的示范性相对相位的图。
图6B说明根据本发明另一实施例的包含下溢复位阈值的写入和读取指针的示范性相对相位的图。
图7A说明根据本发明另一实施例的响应于潜在上溢情形的示范性方法的流程图。
图7B说明根据本发明另一实施例的响应于潜在下溢情形的示范性方法的流程图。
图8A说明根据本发明另一实施例的响应于潜在上溢情形的另一示范性方法的流程图。
图8B说明根据本发明另一实施例的响应于潜在下溢情形的另一示范性方法的流程图。
具体实施方式
图2A说明根据本发明另一实施例的示范性通信系统200的框图。总的来说，通信系统200尤其适于减少非扩展域中到扩展域的转换器数据造成的电磁干扰(EMI)。明确地说，通信系统200包括数据源202和非扩展到扩展转换器204。数据源202产生并行数据并使用大体恒定频率(非扩展)时钟信号CLK将数据传送到转换器204。
转换器204又使用非扩展时钟信号CLK来接收并行数据或对并行数据进行时钟输入。转换器204又从非扩展时钟信号CLK产生频率调制(扩展)时钟信号CLKS。转换器204使用扩展时钟信号CLKS对并行数据进行时钟输出。因为扩展时钟CLKS对并行数据进行时钟输出，所以输出的并行数据的能量散布于较大频率范围内。因此，能量的集中不再处于大体单一频率，而是散布于由调制指定的频率范围内。这可具有减少EMI的有益效果。
图2B说明根据本发明一实施例的示范性串行化器/解串行化器(Ser/Des)通信系统220的框图。Ser/Des通信系统200说明先前论述的非扩展到扩展转换器的一个示范性应用。总的来说，Ser/Des通信系统220包含处于接收侧的非扩展到扩展域转换器以将时钟信号(以及数据)的能量散布于较大频率范围内，以便减少处于大体单一频率的能量的集中，且因此减少电磁干扰(EMI)。
明确地说，Ser/Des通信系统220包括处于数据发射侧的串行化器222，以及处于数据接收侧的解串行化器224和非扩展到扩展域转换器226。串行化器222接收并行数据，并使用时钟信号CLK1对并行数据进行多路复用以产生串行数据并将其从发射侧发射到接收侧。解串行化器224接收串行数据并使用另一时钟信号CLK2将串行数据转换回到并行数据。解串行化器224的时钟信号CLK2的频率可与串行化器222的时钟信号CLK1的频率大体相同。解串行化器224产生的并行数据施加到非扩展到扩展域转换器226的输入。
如下文更详细论述，转换器226从解串行化器224的时钟信号CLK2产生扩展时钟信号CLK2S。这可通过对时钟信号CLK2进行频率调制以便产生扩展时钟信号CLK2S来实现。时钟信号CLK2由转换器226使用以对来自解串行化器224的并行数据进行时钟输入。扩展时钟信号CLK2S由转换器226使用以对并行数据进行时钟输出。因为扩展时钟CLK2S对并行数据进行时钟输出，所以并行数据的能量散布于较大频率范围内。因此，能量的集中不再处于大体单一频率，而是散布于由调制指定的频率范围内。这可具有减少EMI的有益效果。
图2C说明根据本发明一实施例的另一示范性Ser/Des通信系统240的框图。在先前实施例220中，在数据接收侧采用非扩展到扩展转换器226。应了解，可在数据发射侧采用此转换器，如参照当前实施例240所论述。
明确地说，Ser/Des通信系统240包括均处于数据发射侧的非扩展到扩展转换器242和串行化器244，以及处于数据接收侧的解串行化器246。转换器242使用大体恒定频率(非扩展)时钟信号CLK1在非扩展域中接收并行数据，以及使用频率调制(扩展)时钟信号CLK1S在扩展域中将并行数据传输到串行化器244。串行化器244又使用扩展时钟信号CLK1S将并行数据转换为串行数据。接着将串行数据传输到处于数据接收侧的解串行化器246。解串行化器246接收串行数据并使用另一扩展时钟信号CLK2S将串行数据转换回到并行数据。解串行化器246的扩展时钟信号CLK2S的频率调制可与串行化器244的扩展时钟信号CLK1S的频率调制大体相同。
图3说明根据本发明另一实施例的用于在非扩展时钟域中向扩展时钟域传送数据的示范性设备300的框图。设备300可以是先前论述的非扩展到扩展域转换器206的示范性详细实施方案。设备300包括多个先入先出(FIFO)存储器装置302，并行数据的每一位对应一个FIFO存储器装置302。出于简洁性目的，仅展示一个FIFO存储器装置。设备300进一步包括写入指针产生器310、读取指针产生器312、FIFO控制器314和扩频锁相回路316。
FIFO装置302又包括多个输入触发器304-1到304-32、多路复用器(MUX)306，以及输出触发器308。输入触发器304-1-32的数据(D)输入经配置以从解串行化器204的输出的一个并行线接收相应数据。输入触发器304-1-32的时钟输入经配置以分别接收写入指针产生器310的写入指针输出ENW-1-32。输入触发器304-1-32的Q输出耦合到MUX 306的相应输入。MUX 306又包含适于接收读取指针产生器312的读取指针ENR[32:1]的选择输入。MUX 306的输出耦合到输出触发器308的数据(D)输入。输出触发器308的时钟输入经配置以从扩频锁相回路316的输出接收扩展时钟信号RCLK。并行数据输出的相应位产生于输出触发器308的Q输出处。尽管在此实例中FIFO 302的大小为32，但应了解，所述大小应经选择以适应如参看图4更详细描述的峰值相位摆动“A”。峰值相位摆动A取决于扩展时钟RCLK的调制频率、扩展量以及中心频率。
写入指针产生器310响应于时钟信号WCLK针对输入触发器304-1-32的相应时钟输入产生写入指针ENW[32:1]。时钟信号WCLK是非扩展时钟信号且具有与解串行化器204的时钟信号CLK2的恒定频率大体相同的频率。如下文更详细论述，扩频锁相回路316基于来自FIFO控制器314的输出的控制信号从非扩展时钟信号WCLK产生扩展时钟信号RCLK。所产生的扩展时钟RCLK应为中心扩展，但可采用任何大体对称轮廓。读取指针产生器312响应于扩展时钟信号RCLK产生读取指针ENR[32:1]。FIFO控制器314响应于分别由写入指针产生器310和读取指针产生器312产生的写入ENW[32:1]和读取ENR[32:1]指针而产生针对扩频锁相回路316的控制信号。
现将论述系统300的操作。写入指针产生器310产生写入指针ENW[32:1]以用循环方式将来自输入DIN的数据选通到输入触发器304-1-32的相应Q输出。即，在第一循环中，写入指针产生器310可在ENW1中产生上升沿以将输入DIN处的第一数据选通到输入触发器304-1的Q输出。在第二循环中，写入指针产生器310可在ENW2中产生上升沿以将输入DIN处的第二数据选通到输入触发器304-2的Q输出。在第三循环中，写入指针产生器310可在ENW3中产生上升沿以将输入DIN处的第三数据选通到输入触发器304-3的Q输出。此过程继续，直到写入指针产生器310在ENW32中产生上升沿以将输入DIN处的数据选通到输入触发器304-32的Q输出为止，且接着所述过程通过将随后数据选通到触发器304-1的Q输出而再次重复。由于写入指针产生器310响应于大体恒定频率时钟信号WCLK，所以数据以大体恒定速率选通到输入触发器304-1-32的输出。
读取指针产生器312产生读取指针ENR[32:1]连同扩展时钟信号RCLK，以用循环方式将来自MUX 306的输入的数据选通到输出触发器308的输出。即，在第一循环中，读取指针产生器312可产生指针ENR1以将来自触发器304-1的输出的第一数据选通到触发器308的输出。在第二循环中，接收器指针产生器312可产生指针ENR2以将来自触发器304-2的输出的第二数据选通到触发器308的输出。在第三循环中，接收器指针产生器312可产生指针ENR3以将来自触发器304-3的输出的第三数据选通到触发器308的输出。此过程继续，直到读取指针产生器312产生指针ENR32以将来自触发器304-32的输出的数据选通到触发器308的输出为止，且接着所述过程通过将来自触发器304-1的输出的随后数据选通到触发器308的输出而再次重复。
在此情况下，读取指针产生器310和输出触发器308响应于扩展时钟信号RCLK。由于扩展时钟信号RCLK可在频域中调制，所以数据以取决于调制的速率选通到触发器308的输出。作为一实例，写入指针产生器310可以近似100MHz的速率(例如，WCLK的频率)将数据选通到触发器304-1-32的相应输出。然而，如果将百分之四(4)中心扩展对称频率调制应用于扩展时钟信号RCLK，那么读取指针产生器312可以从96MHz到104MHz变化的速率将数据选通到触发器308的输出。如先前所论述，此导致所输出数据的能量散布于一频率范围内，其可导致EMI减少。
为了实现适当操作，数据从MUX 306的输入到触发器308的输出的选通滞后于将数据从输入DIN写入到触发器304-1-32的相应输出。滞后量随应用于扩展时钟RCLK的调制而变化。为了使上溢或下溢条件最小化，读取指针ENR[32:1]到写入指针ENW[32:1]的平均滞后或中间滞后应为FIFO 302的大小的一半。举例来说，在此情况下，FIFO 302的大小为32。因此，读取指针ENR[32:1]到写入指针ENW[32:1]的平均滞后或中间滞后应为16。作为一实例，当写入指针产生器310将来自输入DIN的数据选通到输入触发器304-16的输出时，读取指针产生器312将来自输入触发器304-1的数据选通到触发器308的输出。然而，因为调制应用于扩展时钟RCLK，所以滞后从小于16(例如，11)到大于16(例如，21)变化。这参照以下实例更多地阐释。
图4说明根据本发明另一实施例的用于在非扩展时钟域中向扩展时钟域传送数据的示范性设备300中产生的示范性信号的图。该图的顶部部分说明扩展时钟信号RCLK的频率随时间变化时的曲线图。尽管这是扩展时钟的一个实例，但可采用任何中心扩展轮廓。带有在从1到32范围内的数字的多边形表示读取指针ENR[32:1]到写入指针ENW[32:1]的滞后。滞后的一实例是当将数据写入到触发器304-1时，从触发器304-16读取数据。因此，滞后为16。具有相应罗马数字的箭头的上部集合指向对于扩展时钟信号RCLK的相应频率读取指针ENR[32:1]到写入指针ENW[32:1]的相应滞后。底部图表示扩展时钟信号RCLK相对于非扩展时钟信号WCLK的相位。具有相应罗马数字的箭头的下部集合指向对于读取指针ENR[32:1]到写入指针ENW[32:1]的相应滞后扩展时钟信号RCLK的频率调制的相应相位。
如顶部图说明，扩展时钟信号RCLK的频率初始设定为近似频率调制摆动的中心fRCLKMID。举例来说，当启用扩展时，FIFO 302应适当初始化。如果一启用扩展就激活FIFO，那么在扩展PLL锁定到时钟信号WCLK之后，写入指针到位置一(1)的初始化需要将中间触发器的左边的读取指针初始化A/2(如果FIFO大小N，那么初始化为N/2-A/2)。如果扩展量或FM为可编程的，那么FIFO 302初始化应可编程，因为A变化。或者，如果当扩展轮廓达到正峰值时FIFO开启，那么对于所有扩展量和调制频率，将写入指针初始化到位置一(1)同时将读取指针初始化到中间位置将是优选的。
作为一实例，如标记有罗马数字I的上部箭头所指示，读取指针ENR[32:1]到写入指针ENW[32:1]的初始滞后为11，且其对应于当扩展时钟信号RCLK的频率近似处于频率调制摆动的中心fRCLK MID时。随着扩展时钟信号RCLK的频率根据调制增加到最大频率fRCLK MAX，读取指针ENR[32:1]到写入指针ENW[32:1]的滞后从11增加到16，如标记有罗马数字II的上部箭头所指示。注意，当扩展时钟信号RCLK的频率为最大值时，滞后为FIFO的大小的一半(例如，16)。因此，如上文所论述，初始化方法要求FIFO控制器314感测何时扩展时钟信号RCLK的频率大体为最大值，且接着初始化读取指针使得读取指针与写入指针之间的滞后为FIFO大小的一半(例如，16)。作为一实例，在初始化时，指针初始化使得写入指针产生器310将数据写入到触发器304-1，且读取指针产生器312从触发器304-17读取数据(例如，滞后为16(17-1)，或FIFO大小的一半)。
随着扩展时钟信号RCLK的频率根据调制从最大频率fRCLK MAX减小到中心频率fRCLK MID，读取指针ENR[32:1]到写入指针ENW[32:1]的滞后从16增加到21，如标记有罗马数字III的上部箭头所指示。随着扩展时钟信号RCLK的频率根据调制频率摆动继续从中心频率fRCLK MID减小到最小频率fRCLK MIN，读取指针ENR[32:1]到写入指针ENW[32:1]的滞后从21减小到16，如标记有罗马数字IV的上部箭头所指示。
随着扩展时钟信号RCLK的频率根据调制再次从最小频率fRCLK MIN增加到中心频率fRCLK MID，读取指针ENR[32:1]到写入指针ENW[32:1]的滞后从16减小回到11，如标记有罗马数字V的上部箭头所指示。如此图所说明，读取指针ENR[32:1]到写入指针ENW[32:1]的滞后在11与21之间变化。因此，滞后的变化集中于约16，其是MUX 306的输入的中心。在正常操作中，这通过在两侧上留下相等/平衡的容限并使触发器308的设置/保持时间最大化而确保数据不会由于滞后变为零(0)时的上溢或滞后变为32时的下溢而损失。
如先前所论述，底部图说明扩展时钟RCLK的频率调制的相位。如所示，标记有罗马数字I和V的下部箭头指示当读取指针ENR[32:1]与写入指针ENW[32:1]之间的滞后为11时，扩展时钟RCLK的频率调制的相位相对于时钟信号WCLK的相位为零(0)。标记有罗马数字II和IV的下部箭头指示当读取指针ENR[32:1]与写入指针ENW[32:1]之间的滞后为16时，扩展时钟RCLK的频率调制的相位相对于时钟信号WCLK的相位为A/2*2*pi。且，标记有罗马数字III的下部箭头指示当读取指针ENR[32:1]与写入指针ENW[32:1]之间的滞后相对于时钟信号WCLK的相位为21时，扩展时钟RCLK的频率调制的相位为A*2*pi。符号A是峰值相位摆动，且对于三角波调制可给定如下：A＝fWCLK*s/(4*fM)，其中fWCLK是非扩展时钟信号WCLK的频率，s是调制扩展(例如，对于±4％扩展，s＝0.04)，且fM是调制频率。
图5A说明根据本发明另一实施例的在正常操作中写入指针与读取指针的示范性相对相位的图。在此实例中，写入指针设定为参考相位零(0)。如注意到，在正常操作期间，读取指针ENR[32:1]与写入指针ENW[32:1]之间的滞后从11变化到21，其中16是所述范围的中间值。然而，系统300经常可经受可使读取指针和/或写入指针偏离正常操作的系统噪声或干扰。这可导致滞后范围的下端更挨近写入指针(其中可发生上溢情形，例如当读取指针与写入指针冲突时)。或者，所述系统噪声或干扰可导致滞后范围的上端更挨近写入指针(其中可发生下溢情形，例如当读取指针与写入指针冲突时)。在下溢和上溢两种情形中，可发生数据的损失，其应加以避免。
图5B说明根据本发明另一实施例的包含校正阈值的写入指针与读取指针的示范性相对相位的图。在此实例中，设立三个校正阈值IO、IIO和IIIO以处理潜在上溢情形，且设立三个校正阈值IU、IIU和IIIU以处理潜在下溢情形。FIFO控制器314监视分别由写入指针产生器310和读取指针产生器312产生的写入指针和读取指针，并确定读取指针是否跨越这些阈值的任一者。如果其是，那么FIFO控制器314将控制信号发送到扩频锁相回路316以调节扩展时钟信号RCLK的频率，从而校正潜在上溢或下溢情形。
举例来说，如果FIFO控制器314确定读取指针跨越阈值IO，这可意味着读取指针到写入指针的滞后在7与17之间变化，而不是11到21的正常滞后范围，那么控制器314促使扩频锁相回路316将DC频率偏移添加到扩展时钟信号RCLK的频率以试图将滞后范围定位到其正常范围。即使在应用此校正之后，如果读取指针跨越下一阈值IIO，这可意味着读取指针到写入指针的滞后在5与15之间变化，那么控制器314促使扩频锁相回路316进一步添加DC频率偏移以增加扩展时钟信号RCLK的频率以试图将滞后范围定位到其正常范围。类似地，即使在应用第二校正之后，如果读取指针跨越第三阈值IIIO，这可意味着读取指针到写入指针的滞后在3与13之间变化，那么控制器314促使扩频锁相回路316进一步添加DC频率偏移以增加扩展时钟信号RCLK的频率以试图将滞后范围定位到其正常范围。
针对潜在下溢的校正以与针对潜在上溢的校正相同的方式工作，相反方向上除外。举例来说，如果FIFO控制器314确定读取指针跨越阈值IU，这可意味着读取指针到写入指针的滞后在15与25之间变化，而不是11到21的正常滞后范围，那么控制器314促使扩频锁相回路316减去DC频率偏移以减小扩展时钟信号RCLK的频率以试图将滞后范围定位到其正常范围。即使在应用此校正之后，如果读取指针跨越下一阈值IIU，这可意味着读取指针到写入指针的滞后在17与27之间变化，那么控制器314促使扩频锁相回路316进一步减去DC频率偏移以减小扩展时钟信号RCLK的频率以试图将滞后范围定位到其正常范围。类似地，即使在应用第二校正之后，如果读取指针跨越第三阈值IIIU，这可意味着读取指针到写入指针的滞后在20与30之间变化，那么控制器314促使扩频锁相回路316进一步减去DC频率偏移以减小扩展时钟信号RCLK的频率以试图将滞后范围定位到其正常范围。
图6A说明根据本发明另一实施例的包含上溢复位阈值的写入指针与读取指针的示范性相对相位的图。如先前所论述，当读取指针与写入指针之间的滞后达到零(0)时发生上溢情形。当此发生时，数据的损失不可避免。因此，如果此情形即将发生，那么仅复位系统会较好，而不是继续应用校正。因此，FIFO控制器314监视分别由写入指针产生器310和读取指针产生器312产生的写入指针和读取指针，并确定读取指针是否跨越上溢复位阈值IVO。如果其是，那么FIFO控制器314将控制信号发送到写入指针产生器310、读取指针产生器312和扩频锁相回路316以复位操作。还注意到，FIFO控制器314可每八(8)个循环确定读取指针和写入指针位置，以便防止读取指针快速下降到上溢情形的情况下的数据损失。
图6B说明根据本发明另一实施例的包含下溢复位阈值的写入指针与读取指针的示范性相对相位的图。如先前所论述，当读取指针与写入指针之间的滞后达到MUX 306的最大大小(例如，32)时发生下溢情形。当此发生时，数据的损失不可避免。因此，如果此情形即将发生，那么仅复位系统会较好，而不是继续应用校正。因此，FIFO控制器314监视分别由写入指针产生器310和读取指针产生器312产生的写入指针和读取指针，并确定读取指针是否跨越下溢复位阈值IVU。如果其是，那么FIFO控制器314将控制信号发送到写入指针产生器310、读取指针产生器312和扩频锁相回路316以复位操作。还注意到，FIFO控制器314可每八(8)个循环确定读取指针和写入指针位置，以便防止读取指针快速上升到下溢情形的情况下的数据损失。
图7A说明根据本发明另一实施例的响应于潜在上溢情形的示范性方法700的流程图。方法700可由FIFO控制器314实施。根据方法700，控制器314确定读取指针与写入指针位置的差ΔP(框702)。控制器314接着确定滞后或读取指针与写入指针差ΔP是否小于第一上溢校正阈值IO(框704)。如果其不是，那么控制器314依据框702进行滞后或读取指针与写入指针差ΔP的另一测量。另一方面，如果控制器314确定滞后ΔP小于阈值IO，那么控制器314将控制信号发送到扩频锁相回路316以将正(+)频率偏移Δf1施加到扩展时钟信号RCLK的频率fRCLK(框706)。
控制器314接着进行对滞后或读取指针与写入指针差ΔP的另一测量(框708)。控制器314接着通过评估最大滞后ΔPMAX是否等于正常范围最大滞后ΔPNOMMAX来确定读取指针与写入指针滞后范围是否已返回到正常(框710)。如果控制器314确定读取指针与写入指针滞后范围已返回到正常，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除所有正(+)频率偏移(框716)，并继续前进到框702。否则，控制器314确定读取指针与写入指针滞后ΔP是否小于第二上溢校正阈值IIO(框712)。如果控制器314确定滞后ΔP不小于阈值IIO，那么控制器314依据框708进行对读取指针与写入指针滞后ΔP的另一测量，并继续前进到框710。另一方面，如果控制器314确定读取指针与写入指针滞后ΔP小于第二阈值IIO(例如，上溢可能性已变得更糟)，那么控制器314接着将控制信号发送到扩频锁相回路316以将更多正(+)频率偏移Δf2添加到扩展时钟信号RCLK的频率fRCLK(框714)。
控制器314接着进行对滞后或读取指针与写入指针差ΔP的另一测量(框718)。控制器314接着通过评估最大滞后ΔPMAX是否等于正常范围最大滞后ΔPNOMMAX来确定读取指针与写入指针滞后范围是否已返回到正常(框720)。如果控制器314确定读取指针与写入指针滞后范围已返回到正常，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除所有正(+)频率偏移(框716)，并继续前进到框702。否则，控制器314确定读取指针与写入指针滞后ΔP是否小于第三上溢校正阈值IIIO(框722)。如果控制器314确定滞后ΔP不小于阈值IIIO，那么控制器314依据框718进行对读取指针与写入指针滞后ΔP的另一测量，并继续前进到框720。另一方面，如果控制器314确定读取指针与写入指针滞后ΔP小于第三阈值IIIO(例如，上溢可能性已变得更糟)，那么控制器314接着将控制信号发送到扩频锁相回路316以再次将更多正(+)频率偏移Δf3添加到扩展时钟信号RCLK的频率fRCLK(框724)。
控制器314接着进行滞后或读取指针与写入指针差ΔP的另一测量(框726)。控制器314接着通过评估最大滞后ΔPMAX是否等于正常范围最大滞后ΔPNOMMAX来确定读取指针与写入指针滞后范围是否已返回到正常(框728)。如果控制器314确定读取指针与写入指针滞后范围已返回到正常，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除所有正(+)频率偏移(框716)，并继续前进到框702。否则，控制器314确定读取指针与写入指针滞后ΔP是否小于上溢复位阈值IVO(框730)。如果控制器314确定滞后ΔP不小于复位阈值IVO，那么控制器314依据框726进行读取指针与写入指针滞后ΔP的另一测量，并继续前进到框728。另一方面，如果控制器314确定读取指针与写入指针滞后ΔP小于复位阈值IVO(例如，校正不在改善上溢情形)，那么控制器314接着将复位控制信号发送到写入指针产生器310、读取指针产生器312和扩频锁相回路316(框732)。应了解，频率偏移Δf1、Δf2和Δf3可以相同或不同，且可为静态或动态的。
图7B说明根据本发明另一实施例的响应于潜在下溢情形的示范性方法750的流程图。下溢校正方法750类似于先前论述的上溢校正方法700。然而，为了完整起见，下文完整地论述方法750。方法700可由FIFO控制器314与上溢校正方法700同时实施。
根据方法750，控制器314确定读取指针与写入指针位置的差ΔP(框752)。控制器314接着确定滞后ΔP是否大于第一下溢校正阈值IU(框754)。如果其不是，那么控制器314依据框752进行滞后ΔP的另一测量。另一方面，如果控制器314确定滞后ΔP大于阈值IU，那么控制器314将控制信号发送到扩频锁相回路316以将负(-)频率偏移Δf1添加到扩展时钟信号RCLK的频率fRCLK(框756)。
控制器314接着进行读取指针与写入指针滞后ΔP的另一测量(框758)。控制器314接着通过评估最小滞后ΔPMIN是否等于正常范围最小滞后ΔPNOMMIN来确定读取指针与写入指针滞后范围是否已返回到正常(框760)。如果控制器314确定读取指针与写入指针滞后范围已返回到正常，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除所有负(-)频率偏移(框766)，并继续前进到框752。否则，控制器314确定读取指针与写入指针滞后ΔP是否大于第二下溢校正阈值IIU(框762)。如果控制器314确定滞后ΔP不大于阈值IIU，那么控制器314依据框758进行读取指针与写入指针滞后ΔP的另一测量，并继续前进到框760。另一方面，如果控制器314确定读取指针与写入指针滞后ΔP大于第二阈值IIU(例如，下溢可能性已变得更糟)，那么控制器314接着将控制信号发送到扩频锁相回路316以再次将更多负(-)频率偏移Δf2添加到扩展时钟信号RCLK的频率fRCLK(框764)。
控制器314接着进行滞后或读取指针与写入指针差ΔP的另一测量(框768)。控制器314接着通过评估最小滞后ΔPMIN是否等于正常范围最小滞后ΔPNOMMIN来确定读取指针与写入指针滞后范围是否已返回到正常(框770)。如果控制器314确定读取指针与写入指针滞后范围已返回到正常，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除所有负(-)频率偏移(框766)，并继续前进到框752。否则，控制器314确定读取指针与写入指针滞后ΔP是否大于第三下校正阈值IIIU(框772)。如果控制器314确定滞后ΔP不大于阈值IIIU，那么控制器314依据框768进行读取指针与写入指针滞后ΔP的另一测量，并继续前进到框770。另一方面，如果控制器314确定读取指针与写入指针滞后ΔP大于第三阈值IIIU(例如，下溢可能性已变得更糟)，那么控制器314接着将控制信号发送到扩频锁相回路316以将更多负(-)频率偏移Δf3添加到扩展时钟信号RCLK的频率fRCLK(框774)。
控制器314接着进行滞后或读取指针与写入指针差ΔP的另一测量(框776)。控制器314接着通过评估最小滞后ΔPMIN是否等于正常范围最小滞后ΔPNOMMIN来确定读取指针与写入指针滞后范围是否已返回到正常(框778)。如果控制器314确定读取指针与写入指针滞后范围已返回到正常，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除所有负(-)频率偏移(框766)，并继续前进到框752。否则，控制器314确定读取指针与写入指针滞后ΔP是否大于下溢复位阈值IVU(框780)。如果控制器314确定滞后ΔP不大于复位阈值IVU，那么控制器314依据框776进行读取指针与写入指针滞后ΔP的另一测量，并继续前进到框778。另一方面，如果控制器314确定读取指针与写入指针滞后ΔP大于复位阈值IVU(例如，校正不在改善下溢情形)，那么控制器314接着将复位控制信号发送到写入指针产生器310、读取指针产生器312和扩频锁相回路316(框782)。应了解，频率偏移Δf1、Δf2和Δf3可以相同或不同，且可为静态或动态的。
图8A说明根据本发明另一实施例的响应于潜在上溢情形的另一示范性方法800的流程图。方法800可由FIFO控制器314实施。根据方法800，控制器314确定读取和写入指针位置的差ΔP(框802)。控制器314随后确定滞后或读取和写入指针差ΔP是否小于第一上溢校正阈值IO(框804)。如果不小于，那么控制器314依据框802进行对滞后或读取和写入指针差ΔP的另一测量。另一方面，如果控制器314确定滞后ΔP小于阈值IO，那么控制器314将控制信号发送到扩频锁相回路316以将正(+)频率偏移Δf1添加到扩展时钟信号RCLK的频率fRCLK(框806)。
控制器314随后进行对滞后或读取和写入指针差ΔP的另一测量(框808)。控制器314随后通过评估最大滞后ΔPMAX是否等于正常范围最大滞后ΔPNOMMAX(框810)来确定读取和写入指针滞后范围是否已返回到正常。如果控制器314确定读取和写入指针滞后范围已返回到正常，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除正(+)频率偏移Δf1(框816)，且继续到框802。否则，控制器314确定读取和写入指针滞后ΔP是否小于第二上溢校正阈值IIO(框812)。如果控制器314确定滞后ΔP不小于阈值IIO，那么控制器314依据框808进行对读取和写入指针滞后ΔP的另一测量，且继续到框810。另一方面，如果控制器314确定读取和写入指针滞后ΔP小于第二阈值IIO(例如，上溢可能性已变得较糟糕)，那么控制器314将控制信号发送到扩频锁相回路316以将更多正(+)频率偏移Δf2添加到扩展时钟信号RCLK的频率fRCLK(框814)。
控制器314随后进行对滞后或读取和写入指针差ΔP的另一测量(框818)。控制器314随后确定滞后ΔP是否大于第二上溢阈值IIO(框820)。如果控制器314确定滞后ΔP大于第二上溢阈值IIO(例如，意味着潜在上溢情形正在改善)，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除正(+)频率偏移Δf2(框821)，且继续到框808。否则，控制器314确定读取和写入指针滞后ΔP是否小于第三上溢校正阈值IIIO(框822)。如果控制器314确定滞后ΔP不小于阈值IIIO，那么控制器314依据框818进行对读取和写入指针滞后ΔP的另一测量，且继续到框820。另一方面，如果控制器314确定读取和写入指针滞后ΔP小于第三阈值IIIO(例如，上溢可能性已变得更糟糕)，那么控制器314将控制信号发送到扩频锁相回路316以将更多正(+)频率偏移Δf3添加到扩展时钟信号RCLK的频率fRCLK(框824)。
控制器314随后进行对滞后或读取和写入指针差ΔP的另一测量(框826)。控制器314随后确定滞后或读取和写入指针差ΔP是否大于第三阈值IIIO(框828)。如果控制器314确定滞后ΔP大于第三阈值IIIO(例如，意味着潜在上溢情形正在改善)，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除正(+)频率偏移Δf3(框829)，且继续到框818。否则，控制器314确定读取和写入指针滞后ΔP是否小于上溢复位阈值IVO(框830)。如果控制器314确定滞后ΔP不小于复位阈值IVO，那么控制器314依据框826进行对读取和写入指针滞后ΔP的另一测量，且继续到框828。另一方面，如果控制器314确定读取和写入指针滞后ΔP小于复位阈值IVO(例如，校正没有在改善上溢情形)，那么控制器314将复位控制信号发送到写入指针产生器310、读取指针产生器312以及扩频锁相回路316(框832)。应了解，频率偏移Δf1、Δf2和Δf3可相同或不同，且可为静态或动态的。
图8B说明根据本发明另一实施例的响应于潜在下溢情形的另一示范性方法850的流程图。下溢校正方法850类似于先前论述的上溢校正方法800。然而为了完整性目的，下文完全地论述方法850。方法850可由FIFO控制器314与上溢校正方法800同时实施。
根据方法850，控制器314确定读取和写入指针位置的差ΔP(框852)。控制器314随后确定滞后或读取和写入指针差ΔP是否大于第一下溢校正阈值IU(框854)。如果不大于，那么控制器314依据框852进行对滞后或读取和写入指针差ΔP的另一测量。另一方面，如果控制器314确定滞后ΔP大于阈值IU，那么控制器314将控制信号发送到扩频锁相回路316以将负(-)频率偏移Δf1添加到扩展时钟信号RCLK的频率fRCLK(框856)。
控制器314随后进行对滞后或读取和写入指针差ΔP的另一测量(框858)。控制器314随后通过评估最小滞后ΔPMIN是否等于正常范围最小滞后ΔPNOMMIN(框860)来确定读取和写入指针滞后范围是否已返回到正常。如果控制器314确定读取和写入指针滞后范围已返回到正常，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除负(-)频率偏移Δf1(框866)，且继续到框852。否则，控制器314确定读取和写入指针滞后ΔP是否大于第二下溢校正阈值IIU(框862)。如果控制器314确定滞后ΔP不大于阈值IIU，那么控制器314依据框858进行对读取和写入指针滞后ΔP的另一测量，且继续到框860。另一方面，如果控制器314确定读取和写入指针滞后ΔP大于第二阈值IIU(例如，下溢可能性已变得较糟糕)，那么控制器314将控制信号发送到扩频锁相回路316以将更多负(-)频率偏移Δf2添加到扩展时钟信号RCLK的频率fRCLK(框864)。
控制器314随后进行对滞后或读取和写入指针差ΔP的另一测量(框868)。控制器314随后确定滞后ΔP是否小于第二下溢阈值IIU(框870)。如果控制器314确定滞后ΔP小于第二下溢阈值IIU(例如，意味着潜在下溢情形正在改善)，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除负(-)频率偏移Δf2(框871)，且继续到框858。否则，控制器314确定读取和写入指针滞后ΔP是否大于第三下溢校正阈值IIIU(框872)。如果控制器314确定滞后ΔP不大于阈值IIIU，那么控制器314依据框868进行对读取和写入指针滞后ΔP的另一测量，且继续到框870。另一方面，如果控制器314确定读取和写入指针滞后ΔP大于第三阈值IIIU(例如，下溢可能性已变得更糟糕)，那么控制器314将控制信号发送到扩频锁相回路316以将更多负(-)频率偏移Δf3添加到扩展时钟信号RCLK的频率fRCLK(框874)。
控制器314随后进行对滞后或读取和写入指针差ΔP的另一测量(框876)。控制器314随后确定滞后或读取和写入指针差ΔP是否小于第三阈值IIIU(框878)。如果控制器314确定滞后ΔP小于第三阈值IIIU(例如，意味着潜在下溢情形正在改善)，那么控制器314将控制信号发送到扩频锁相回路316以从扩展时钟信号RCLK的频率fRCLK移除负(-)频率偏移Δf3(框879)，且继续到框868。否则，控制器314确定读取和写入指针滞后ΔP是否大于下溢复位阈值IVU(框880)。如果控制器314确定滞后ΔP不大于复位阈值IVU，那么控制器314依据框876进行对读取和写入指针滞后ΔP的另一测量，且继续到框878。另一方面，如果控制器314确定读取和写入指针滞后ΔP大于复位阈值IVU(例如，校正没有在改善下溢情形)，那么控制器314将复位控制信号发送到写入指针产生器310、读取指针产生器312以及扩频锁相回路316(框882)。应了解，频率偏移Δf1、Δf2和Δf3可相同或不同，且可为静态或动态的。
虽然已结合各种实施例描述了本发明，但将了解，本发明能够进行另外的修改。本申请案既定涵盖大体上遵循本发明的原理的对本发明的任何变化、使用或改动，且包含在本发明所属技术内已知且常规实践中的与本发明的此类偏离。

Claims (29)

1.一种用于在非扩展域中向扩展域传送数据的设备，其包括：
先入先出(FIFO)存储器；
写入指针产生器，其适于响应于以大体上恒定频率进行循环的第一时钟信号而产生用于向所述FIFO存储器中写入数据的写入指针；
扩展时钟产生器，其适于基于所述第一时钟信号而产生经频率调制的第二时钟信号；
读取指针产生器，其适于响应于所述第二时钟信号而产生用于从所述FIFO存储器读取数据的读取指针；以及
控制器，其适于响应于所述读取和写入指针而控制所述扩展时钟产生器。
2.根据权利要求1所述的设备，其中所述控制器适于确定所述读取指针到所述写入指针的滞后。
3.根据权利要求2所述的设备，其中所述控制器适于控制所述扩展时钟产生器以使得所述扩展时钟产生器在所述滞后减小到低于第一预定阈值的情况下将第一正频率偏移添加到所述第二时钟信号的频率。
4.根据权利要求3所述的设备，其中所述控制器适于控制所述扩展时钟产生器以使得所述扩展时钟产生器在所述滞后返回到默认范围的情况下从所述第二时钟信号的所述频率移除所述第一正频率偏移。
5.根据权利要求3所述的设备，其中所述控制器适于控制所述扩展时钟产生器以使得所述扩展时钟产生器在所述滞后减小到低于小于所述第一预定阈值的第二预定阈值的情况下再次将第二正频率偏移添加到所述第二时钟信号的所述频率。
6.根据权利要求5所述的设备，其中所述控制器适于控制所述扩展时钟产生器以使得所述扩展时钟产生器在所述滞后增加到高于所述第二预定阈值的情况下从所述第二时钟信号的所述频率移除所述第二正频率偏移。
7.根据权利要求2所述的设备，其中所述控制器适于在所述滞后减小到低于预定复位阈值的情况下复位所述写入和读取指针产生器。
8.根据权利要求2所述的设备，其中所述控制器适于控制所述扩展时钟产生器以使得所述扩展时钟产生器在所述滞后增加到高于第一预定阈值的情况下将第一负频率偏移添加到所述第二时钟信号的所述频率。
9.根据权利要求8所述的设备，其中所述控制器适于控制所述扩展时钟产生器以使得所述扩展时钟产生器在所述滞后返回到默认范围的情况下从所述第二时钟信号的所述频率移除所述第一负频率偏移达到默认值。
10.根据权利要求8所述的设备，其中所述控制器适于控制所述扩展时钟产生器以使得所述扩展时钟产生器在所述滞后增加到高于大于所述第一预定阈值的第二预定阈值的情况下将第二负频率偏移添加到所述第二时钟信号的所述频率。
11.根据权利要求10所述的设备，其中所述控制器适于控制所述扩展时钟产生器以使得所述扩展时钟产生器在所述滞后减小到低于所述第二预定阈值的情况下从所述第二时钟信号的所述频率移除所述第二负频率偏移。
12.根据权利要求2所述的设备，其中所述控制器适于在所述滞后增加到高于预定复位阈值的情况下复位所述写入和读取指针产生器。
13.根据权利要求1所述的设备，其中所述FIFO存储器包括：
多个输入触发器，其每一者包含适于在所述非扩展域中接收所述数据的数据输入，和适于接收所述写入指针的对应部分的时钟输入；
多路复用器，其包含多个耦合到所述输入触发器的相应输出的输入，和一适于接收所述读取指针的选择输入；以及
输出触发器，其包含耦合到所述多路复用器的输出的数据输入、适于接收所述第二时钟信号的时钟输入，以及适于在所述扩展域中产生所述数据的输出。
14.根据权利要求1所述的设备，其中所述扩展时钟产生器包括锁相回路。
15.根据权利要求2所述的设备，其中所述控制器适于基于所述第一或第二时钟信号的循环数目来确定所述滞后。
16.根据权利要求3所述的设备，其中所述第一正频率偏移是可编程的或可动态调节的。
17.根据权利要求1所述的设备，其中所述控制器适于：
确定所述第二时钟信号的所述频率何时大体上最大；以及
控制所述写入指针产生器和读取指针产生器以初始化所述读取和写入指针，以使得所述读取与写入指针之间的滞后为所述FIFO存储器的大小的大体上一半。
18.根据权利要求1所述的设备，其中所述FIFO存储器的所述大小是基于所述第一时钟信号的频率、所述第二时钟信号的频率扩展以及所述第二时钟信号的频率调制。
19.一种在非扩展域中向扩展域传送数据的方法，其包括：
基于读取指针和以大体上恒定频率进行循环的第一时钟信号向先入先出(FIFO)存储器中写入数据；
产生经频率调制的第二时钟信号；
基于写入指针和所述第二时钟信号从所述FIFO存储器读取数据；以及
响应于所述读取和写入指针而控制所述第二时钟信号的频率。
20.根据权利要求19所述的方法，其中控制所述第二时钟信号的所述频率包括确定所述读取指针到所述写入指针的滞后。
21.根据权利要求20所述的方法，其中控制所述第二时钟信号的所述频率包括在所述滞后减小到低于预定阈值的情况下将正频率偏移添加到所述第二时钟信号的所述频率。
22.根据权利要求21所述的方法，其中控制所述第二时钟信号的所述频率包括在所述滞后返回到默认范围的情况下从所述第二时钟信号的所述频率移除所述正频率偏移。
23.根据权利要求21所述的方法，其进一步包括在所述滞后减小到低于预定复位阈值的情况下复位所述数据的所述写入和读取。
24.根据权利要求19所述的方法，其中控制所述第二时钟信号的所述频率包括在所述滞后增加到高于预定阈值的情况下将负频率偏移添加到所述第二时钟信号的所述频率。
25.根据权利要求24所述的方法，其中控制所述第二时钟信号的所述频率包括在所述滞后返回到默认范围的情况下从所述第二时钟信号的所述频率移除所述负频率偏移。
26.根据权利要求19所述的方法，其进一步包括在所述滞后增加到高于预定复位阈值的情况下复位所述数据的所述写入和读取。
27.一种通信系统，其包括：
数据源，其适于产生并行数据和非扩展时钟信号；以及
转换器，其适于响应于大体上扩展时钟信号而传送所述并行数据，其中所述转换器包括：
多个先入先出(FIFO)存储器，其适于接收相应的并行数据；
写入指针产生器，其适于响应于所述非扩展时钟信号而产生用于分别向所述FIFO存储器中写入所述并行数据的写入指针；
扩展时钟产生器，其适于产生所述扩展时钟信号；
读取指针产生器，其适于响应于所述第二时钟信号而产生用于从所述相应FIFO存储器读取所述并行数据的读取指针；以及
控制器，其适于响应于指示所述FIFO存储器的预定潜在数据上溢或下溢的所述读取和写入指针而控制所述扩展时钟产生器。
28.根据权利要求27所述的通信系统，其中所述数据源包括解串行化器。
29.根据权利要求27所述的通信系统，其进一步包括串行化器，所述串行化器适于将来自所述相应FIFO存储器的所述并行数据转换为串行数据。
CN201010123479.XA 2009-02-26 2010-02-26 用于从非扩展时钟域向扩展时钟域传送数据的系统和方法 Active CN101819451B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/393,902 US8270552B1 (en) 2009-02-26 2009-02-26 System and method for transferring data from non-spread clock domain to spread clock domain
US12/393,902 2009-02-26

Publications (2)

Publication Number Publication Date
CN101819451A true CN101819451A (zh) 2010-09-01
CN101819451B CN101819451B (zh) 2015-04-01

Family

ID=42654580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010123479.XA Active CN101819451B (zh) 2009-02-26 2010-02-26 用于从非扩展时钟域向扩展时钟域传送数据的系统和方法

Country Status (3)

Country Link
US (1) US8270552B1 (zh)
CN (1) CN101819451B (zh)
DE (1) DE102010009296A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694640A (zh) * 2010-12-24 2012-09-26 索尼公司 数据输入/输出设备、方法和信息处理设备
CN102880442A (zh) * 2011-07-13 2013-01-16 瑞昱半导体股份有限公司 用于时钟树转换处的先入先出（fifo）装置与方法
CN103828287A (zh) * 2011-07-25 2014-05-28 西姆特科加拿大有限公司 用于中继器电路的低时延数字抖动终止
CN105634485A (zh) * 2015-12-22 2016-06-01 华为技术有限公司 扩频时钟产生装置和生成扩频时钟信号的方法
CN110677216A (zh) * 2019-09-29 2020-01-10 华南理工大学 面向电子对抗的数字射频前端及射频信号频率检测方法
CN111512261A (zh) * 2017-12-11 2020-08-07 超威半导体公司 具有指针偏移的异步缓冲器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219471B2 (en) * 2014-04-24 2015-12-22 Taiwan Semiconductor Manufacturing Company Limited Circuitry for phase detector
JP5931236B1 (ja) * 2015-02-05 2016-06-08 力晶科技股▲ふん▼有限公司 半導体装置の制御回路及び方法、並びに半導体装置
US10447461B2 (en) * 2015-12-01 2019-10-15 Infineon Technologies Austria Ag Accessing data via different clocks
TWI658470B (zh) * 2018-05-03 2019-05-01 智原科技股份有限公司 運用於雙倍資料率記憶體系統的先進先出電路
US10892794B1 (en) * 2020-02-06 2021-01-12 Global Unichip Corporation Multi-channel transmission device
CN115037287B (zh) * 2021-03-05 2023-07-28 默升科技集团有限公司 扩频时钟转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941156A (en) * 1987-05-19 1990-07-10 Crystal Semiconductor Linear jitter attenuator
US20020172310A1 (en) * 2001-05-18 2002-11-21 Manop Thamsirianunt Jitter attenuator fifo overflow-underflow protection using digital-phase locked loop's bandwidth adaptation
CN1892528A (zh) * 2004-08-06 2007-01-10 三星电子株式会社 产生数字信号处理器和存储器的时钟信号的电路和方法
US20070189360A1 (en) * 2006-02-14 2007-08-16 Agere Systems Inc. Method and apparatus for generation of asynchronous clock for spread spectrum transmission

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941156A (en) * 1987-05-19 1990-07-10 Crystal Semiconductor Linear jitter attenuator
US20020172310A1 (en) * 2001-05-18 2002-11-21 Manop Thamsirianunt Jitter attenuator fifo overflow-underflow protection using digital-phase locked loop's bandwidth adaptation
CN1892528A (zh) * 2004-08-06 2007-01-10 三星电子株式会社 产生数字信号处理器和存储器的时钟信号的电路和方法
US20070189360A1 (en) * 2006-02-14 2007-08-16 Agere Systems Inc. Method and apparatus for generation of asynchronous clock for spread spectrum transmission

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694640A (zh) * 2010-12-24 2012-09-26 索尼公司 数据输入/输出设备、方法和信息处理设备
CN102880442A (zh) * 2011-07-13 2013-01-16 瑞昱半导体股份有限公司 用于时钟树转换处的先入先出（fifo）装置与方法
CN102880442B (zh) * 2011-07-13 2015-05-27 瑞昱半导体股份有限公司 用于时钟树转换处的先入先出(fifo)装置与方法
CN103828287A (zh) * 2011-07-25 2014-05-28 西姆特科加拿大有限公司 用于中继器电路的低时延数字抖动终止
CN103828287B (zh) * 2011-07-25 2016-08-17 西姆特科加拿大有限公司 用于中继器电路的低时延数字抖动终止
CN105634485A (zh) * 2015-12-22 2016-06-01 华为技术有限公司 扩频时钟产生装置和生成扩频时钟信号的方法
WO2017107901A1 (zh) * 2015-12-22 2017-06-29 华为技术有限公司 扩频时钟产生装置和生成扩频时钟信号的方法
CN111512261A (zh) * 2017-12-11 2020-08-07 超威半导体公司 具有指针偏移的异步缓冲器
CN110677216A (zh) * 2019-09-29 2020-01-10 华南理工大学 面向电子对抗的数字射频前端及射频信号频率检测方法
CN110677216B (zh) * 2019-09-29 2022-01-18 华南理工大学 面向电子对抗的数字射频前端及射频信号频率检测方法

Also Published As

Publication number Publication date
CN101819451B (zh) 2015-04-01
DE102010009296A1 (de) 2010-10-21
US8270552B1 (en) 2012-09-18

Similar Documents

Publication Publication Date Title
CN101819451A (zh) 用于从非扩展时钟域向扩展时钟域传送数据的系统和方法
KR102522742B1 (ko) 3-페이즈 인터페이스에 대한 멀티페이즈 클록 데이터 복구
US20210294376A1 (en) Memory system with multiple channel interfaces and method of operating same
US10289600B2 (en) Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
KR100971428B1 (ko) 듀티 보정 회로
JP5720346B2 (ja) 無線制御装置および無線制御方法
EP3788740A1 (en) Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface
WO2013179349A1 (ja) クロック乗せ換え回路、映像処理システム、および半導体集積回路
US20070006010A1 (en) Synchronous signal generator
KR101447506B1 (ko) 바이어스 및 랜덤 지연 소거
CN1852087B (zh) 包交换网络中的时钟同步方法及实现装置
US20190189226A1 (en) Link training mechanism by controlling delay in data path
CN103782267A (zh) 用于电压域交叉的数据存储装置
US20190326894A1 (en) Analog delay based t-spaced n-tap feed-forward equalizer for wireline and optical transmitters
CN110768664A (zh) 数据采样方法和装置
EP3529956B1 (en) Reducing transmitter encoding jitter in a c-phy interface using multiple clock phases to launch symbols
US8581654B2 (en) Method of compensating clock skew, clock skew compensating circuit for realizing the method, and input/output system including the clock skew compensating circuit
CN105230088B (zh) 异步tdd系统相位同步方法和装置
CN105406838A (zh) 数字倍频电路及修正时钟占空比的方法
US10942884B2 (en) Dual-edge triggered ring buffer and communication system
US8990606B2 (en) Constant frequency architectural timer in a dynamic clock domain
JP5221609B2 (ja) Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ
KR20170050175A (ko) 파일럿 신호 생성 장치 및 그 방법, 송신 장치
TW201027558A (en) Method of dynamically adjusting a timing value of a circuit system
US10735229B1 (en) Limiter for trasmitters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Maxim Integrated Products Inc.

Address before: American California

Applicant before: Maxim Integrated Products

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MAXIM INTEGRATED PRODUCTS, INC. TO: MAXIM INTEGRATED PRODUCTS INC.

C14 Grant of patent or utility model
GR01 Patent grant